專利名稱：高精度倍頻處理的軟件實現(xiàn)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高精度倍頻處理的軟件實現(xiàn)方法。
背景技術(shù)：
在數(shù)字電路中，時鐘脈沖信號是最重要的信號之一。一個數(shù)字電路往往需要多種頻率的脈沖作為驅(qū)動，但一個晶振的頻率是固定的，使用多個不同頻率的晶振來產(chǎn)生多種脈沖的方法，無論是從經(jīng)濟(jì)上，還是從電路體積結(jié)構(gòu)上講都是不合理的。因此往往采用一個高頻晶振產(chǎn)生一種高頻率的脈沖，再利用其他的倍頻方法進(jìn)行倍頻，從而產(chǎn)生各種不同頻率的脈沖，是一種常用的方法。具體在發(fā)動機(jī)與旋轉(zhuǎn)機(jī)械性能測試分析過程中，轉(zhuǎn)速是一個不可或缺的測量參數(shù)。對轉(zhuǎn)速的測量有著相當(dāng)?shù)木纫?，對于包含轉(zhuǎn)速測量的性能分析中，倍頻技術(shù)是重要的分析手段和技術(shù)參數(shù)。目前實現(xiàn)倍頻的方法有許多種，可以通過附加倍頻電路的方式來達(dá)到分頻的目的，也可以利用軟件進(jìn)行倍頻的設(shè)計。

發(fā)明內(nèi)容
為了達(dá)到倍頻的目的，有硬件和軟件兩種方法可以選擇。硬件通過增加一個倍頻電路，通常有傅立葉等三種算法來實現(xiàn)。軟件則是利用硬件頻率，定時觸發(fā)一定的時間中斷，從而達(dá)到倍頻的目的。通常來說，硬件實現(xiàn)的方法比較穩(wěn)定并且減少了軟件控制的復(fù)雜性，而軟件實現(xiàn)的方法較硬件實現(xiàn)而言更為經(jīng)濟(jì)且設(shè)計不存在冗余。本文提出了一種純軟件實現(xiàn)的方法，以角度采樣為例，能夠在保證倍頻穩(wěn)定的條件下，大幅提高一般軟件實現(xiàn)的精度。


圖1為序號倍頻詳細(xì)流程圖。圖2為采樣數(shù)據(jù)-角度關(guān)聯(lián)信息。圖3為采樣數(shù)據(jù)-時間關(guān)聯(lián)信息。圖4-5為保存于內(nèi)存中的數(shù)據(jù)格式舉例。
具體實施例方式下面對本發(fā)明技術(shù)方案進(jìn)行詳細(xì)說明，但是本發(fā)明的保護(hù)范圍不局限于所述實施例。實施例:如圖1，首先給出了倍頻的主要流程。在一個周期內(nèi)，即4沖程2個360度的區(qū)間內(nèi)，一般可以截取到60各齒的角度信號，即每12度一信號，這是完全不能達(dá)到采樣說需要的要求的。
于是我們對于12度的角度信號進(jìn)行倍頻處理，最快能夠達(dá)到I周期內(nèi)14400個采樣的精度，即0.1度采樣水準(zhǔn)。在處理中，所需要的采樣分析的參數(shù)包括:1.設(shè)定采樣的頻率(PusleNum)2.周期信號的時間(CycleTime)3.計測脈沖周期時間(PusleTime = CycIeTime/PuIseNum)4.處理角度脈沖信號5.延遲時間對于采樣得到的數(shù)據(jù)，為了能夠匹配告訴采樣，需要利用內(nèi)存對數(shù)據(jù)進(jìn)行存儲，存儲內(nèi)容包括如下:1.角度關(guān)聯(lián)信息此部分信息如圖2所示。I)當(dāng)前轉(zhuǎn)速(Rpm)精度:± Irpm2)當(dāng)前周期內(nèi)計測脈沖周期時間(PulseTime)精度:20nS3)計測脈沖周期.角度信息4)角度脈沖內(nèi)的計測脈沖數(shù):全部周期的總數(shù)需與實際計測脈沖數(shù)一致5)角度脈沖周期(AngleTime)精度:20nS2.時間關(guān)聯(lián)信息此部分主要保存了計測脈沖的周期.角度信息，如圖3所示。根據(jù)如上方法，每個周期的保存格式如下:
權(quán)利要求
1.數(shù)字電路中，時鐘脈沖信號是最重要的信號之一，一個數(shù)字電路往往需要多種頻率的脈沖作為驅(qū)動，但一個晶振的頻率是固定的，使用多個不同頻率的晶振來產(chǎn)生多種脈沖的方法，無論是從經(jīng)濟(jì)上，還是從電路體積結(jié)構(gòu)上講都是不合理的，因此往往采用一個高頻晶振產(chǎn)生一種高頻率的脈沖，再利用其他的倍頻方法進(jìn)行倍頻，從而產(chǎn)生各種不同頻率的脈沖，是一種常用的方法。
2.倍頻算法是采用VerilogHDL描述語言，采用參數(shù)化設(shè)計思想實現(xiàn)的一種軟件化的倍頻方法，具有占用資源少的特點(diǎn)，所謂參數(shù)化是指程序中的精度要求可以直接通過對參數(shù)設(shè)定改變而實現(xiàn)，從而滿足不同的需求。
3.際應(yīng)用中，此種算法可嵌入到任何一個集成系統(tǒng)中，采用不同的VerilogHDL程序語句，可以實現(xiàn)相同的倍頻功能，但綜合后，其所占用的邏輯單元數(shù)卻差別很大，而體積大小是嵌入式系統(tǒng)的一個重要指標(biāo)。
4.頻軟件的設(shè)計思想是對輸入脈沖的沒N/2個周期相應(yīng)一次，利用簡單的邊沿觸發(fā)來控制輸出，即對輸入脈沖進(jìn)行計數(shù)，沒輸入N/2個脈沖，輸出反轉(zhuǎn)一次，則輸出脈沖頻率是輸入脈沖頻率的1/N倍，從而實現(xiàn)了 N倍頻。
全文摘要
在數(shù)字電路中，時鐘脈沖信號是最重要的信號之一。一個數(shù)字電路往往需要多種頻率的脈沖作為驅(qū)動，但一個晶振的頻率是固定的，使用多個不同頻率的晶振來產(chǎn)生多種脈沖的方法，無論是從經(jīng)濟(jì)上，還是從電路體積結(jié)構(gòu)上講都是不合理的。因此往往采用一個高頻晶振產(chǎn)生一種高頻率的脈沖，再利用其他的倍頻方法進(jìn)行倍頻，從而產(chǎn)生各種不同頻率的脈沖，是一種常用的方法。本文通過以發(fā)動機(jī)與旋轉(zhuǎn)機(jī)械的轉(zhuǎn)速測量為例，給出了角度倍頻的具體方法。此種方法可應(yīng)用于各種嵌入式系統(tǒng)當(dāng)中，相當(dāng)程度提高了倍頻的精度，同時簡化了系統(tǒng)集成的復(fù)雜性，在設(shè)計上，這種方法也相應(yīng)縮短了設(shè)計周期。
文檔編號H03K5/13GK103095258SQ20111034423
公開日2013年5月8日 申請日期2011年11月4日 優(yōu)先權(quán)日2011年11月4日
發(fā)明者邵永松 申請人:鎮(zhèn)江潤欣科技信息有限公司