專利名稱：一種可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路，具體涉及片上系統(tǒng)、寬帶數(shù)據(jù)通信系統(tǒng)、高速無線通信系統(tǒng)等數(shù)據(jù)轉(zhuǎn)換的產(chǎn)品應(yīng)用。
背景技術(shù)：
隨著通信技術(shù)和多媒體技術(shù)的迅速發(fā)展，利用數(shù)字系統(tǒng)處理模擬信號變得非常普遍。但是數(shù)字系統(tǒng)處理的是數(shù)字信號，現(xiàn)實世界中大多數(shù)物理量都是連續(xù)變化的模擬量，如語音信號、視頻信號等，這些模擬量通過各種各樣的傳感器轉(zhuǎn)換成與之對應(yīng)的電壓、電流等電信號模擬量。要用數(shù)字系統(tǒng)對上述電模擬量進行檢測、運算和控制，就需要一個能將模擬量轉(zhuǎn)換成數(shù)字量的電路——模數(shù)轉(zhuǎn)換器。模數(shù)轉(zhuǎn)換器是模擬信號向數(shù)字信號轉(zhuǎn)換的橋梁， 是電子技術(shù)發(fā)展的關(guān)鍵同時也是瓶頸所在。由于需要數(shù)字化的信號帶寬越來越寬，要求數(shù)據(jù)轉(zhuǎn)換器的工作速度越來越高，流水線結(jié)構(gòu)很好的解決了速度和精度之間的矛盾，為數(shù)字視頻和數(shù)字通信領(lǐng)域提供了高速高精度的ADC。在速度優(yōu)化方面主要有提升單元電路本身的帶寬和響應(yīng)速度，優(yōu)化運算放大器的建立特性，采用補償技術(shù)、壓擺率增強設(shè)計、零極點合理分布、合理分割壓擺區(qū)和線性建立區(qū)等技術(shù)。但是流水線結(jié)構(gòu)串行處理數(shù)據(jù)的特點使得數(shù)據(jù)的轉(zhuǎn)換時間較長，即數(shù)字輸出需要等到所有級單元處理完成，一般會延遲幾個時鐘周期以上。

發(fā)明內(nèi)容
針對當(dāng)前高速低功耗片上系統(tǒng)、寬帶通信技術(shù)以及高速數(shù)字信號處理等的高速發(fā)展，本發(fā)明提出了一種可編程零周期時延與高速的流水線模數(shù)轉(zhuǎn)換器。為達到以上目的，本發(fā)明是采取如下技術(shù)方案予以實現(xiàn)的一種可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器，通過模式選擇編程為零周期時延模式時，外部采樣時鐘接到內(nèi)部快速鎖相環(huán)的參考頻率端，產(chǎn)生高于外部采樣時鐘的倍頻時鐘信號，通過一定的邏輯運算產(chǎn)生控制流水線級間轉(zhuǎn)換的時鐘信號，這樣使得內(nèi)部的流水線模數(shù)轉(zhuǎn)換器的實際采樣頻率高于外部時鐘頻率，提高了內(nèi)部數(shù)據(jù)的處理速度。提高內(nèi)部采樣頻率后，使得級單元可以在外部時鐘的一個周期內(nèi)完成，確保了外部時鐘的下一個時鐘即可輸出數(shù)字信號，實現(xiàn)了零周期時延。通過模式選擇編程為高速模式時，外部采樣時鐘的頻率等于零周期時延模式時鎖相環(huán)的輸出頻率，通過邏輯運算直接產(chǎn)生控制流水線級間轉(zhuǎn)換的時鐘信號，加快了第一級的采樣頻率，實現(xiàn)了高速轉(zhuǎn)換，提高了輸入信號的帶覓ο具體技術(shù)方案為—種可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器，包括一個對輸入采樣時鐘信號進行倍頻的快速鎖相環(huán)、一個流水線模數(shù)轉(zhuǎn)換器和一個流水線級間轉(zhuǎn)換時鐘邏輯控制單兀。所述鎖相環(huán)的輸入為外部輸入的采樣時鐘，鎖相環(huán)的輸出連接到流水線級間轉(zhuǎn)換時鐘的邏輯控制單元的一個輸入端；流水線級間轉(zhuǎn)換時鐘的邏輯控制單元的另一個輸入端為外部輸入的采樣時鐘，控制端為外部模式選擇的端口，輸出端連接到流水線模數(shù)轉(zhuǎn)換器的各級時鐘端。所述流水線模數(shù)轉(zhuǎn)換器的采樣頻率由外部模式選擇端來確定；當(dāng)模式選擇為零周期時延時，流水線級間轉(zhuǎn)換時鐘由鎖相環(huán)產(chǎn)生的時鐘控制；當(dāng)模式選擇為高速時，流水線級間轉(zhuǎn)換時鐘由外部時鐘控制。所述鎖相環(huán)的輸入為外部輸入的采樣時鐘信號。所述流水線模數(shù)轉(zhuǎn)換器處于零周期時延模式時，系統(tǒng)在每個外部時鐘的上升沿采樣，接著在外部時鐘的下一個上升沿輸出轉(zhuǎn)換的數(shù)字信號。所述流水線模數(shù)轉(zhuǎn)換器處于高速模式時，系統(tǒng)在每個外部時鐘的上升沿采樣，接著在幾個外部時鐘周期后輸出轉(zhuǎn)換的數(shù)字信號，具體的時鐘數(shù)由流水線的級數(shù)決定。所述流水線級間轉(zhuǎn)換時鐘的邏輯控制單元通過模式選擇端決定流水線模數(shù)轉(zhuǎn)換器內(nèi)部級間轉(zhuǎn)換的時鐘。上述方案中，所述外部時鐘由外部提供，在零周期時延模式時，對外部模擬信號采樣為外部時鐘信號的上升沿，而流水線模數(shù)轉(zhuǎn)換器內(nèi)部級間的轉(zhuǎn)換時鐘為鎖相環(huán)輸出的時鐘信號，為了保證快速輸出特性，信號頻率與外部時鐘滿足奈奎斯特定理。本發(fā)明通過內(nèi)部集成鎖相環(huán)技術(shù)提高了內(nèi)部流水線級間電路實際的處理數(shù)據(jù)速度，使得流水線模數(shù)轉(zhuǎn)換器可以在外部輸入時鐘的下一個周期即可輸出數(shù)字信號，提高了流水線模數(shù)轉(zhuǎn)換器數(shù)據(jù)輸出的速度。同時，可以通過外部編程實現(xiàn)高速轉(zhuǎn)換模式。通過此項技術(shù)，在確保流水線模數(shù)轉(zhuǎn)換器自身優(yōu)勢的同時，提高了系統(tǒng)集成度，一方面可以縮短數(shù)字輸出的轉(zhuǎn)換時間，另一方面可以提高輸入信號的帶寬，可以廣泛地應(yīng)用于快速轉(zhuǎn)換、高速高精度的模數(shù)轉(zhuǎn)換器產(chǎn)品中。


圖1為本文發(fā)明的可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器。圖2為高速模式輸出示意。圖3為零周期時延模式輸出示意。
具體實施例方式以下結(jié)合附圖及具體實例對本發(fā)明作進一步的詳細說明。圖1為本文發(fā)明的可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器，圖2為高速模式輸出示意，圖3為零周期時延模式輸出示意。如圖1所示，模擬輸入信號10接到流水線模數(shù)轉(zhuǎn)換器30的模擬輸入端，流水線模數(shù)轉(zhuǎn)換器30的輸出端60即為轉(zhuǎn)換完成輸出的數(shù)字信號。外部輸入的采樣時鐘信號20輸入到內(nèi)部鎖相環(huán)40的參考頻率端，同時接到時鐘邏輯80的輸入端。內(nèi)部鎖相環(huán)40的輸出倍頻信號50接到時鐘邏輯80的另一個輸入端。時鐘邏輯80的控制端為模式選擇端70。此處以10位流水線模數(shù)轉(zhuǎn)換器為例，且每一級采用1. 5位的結(jié)構(gòu)，當(dāng)系統(tǒng)處于高速采樣模式時，通過模式選擇端口將外部時鐘信號接入到流水線模數(shù)轉(zhuǎn)換器的各級電路， 采用交叉采樣處理數(shù)據(jù)的方式轉(zhuǎn)換完成一個數(shù)據(jù)直到輸出需要5個時鐘周期，如圖2所示?？紤]到低功耗設(shè)計，此時可以關(guān)掉鎖相環(huán)電路。當(dāng)系統(tǒng)處于零周期時延模式時，內(nèi)部鎖相環(huán) 40采用5倍頻設(shè)置，其產(chǎn)生的時鐘信號可以使得完成一個數(shù)據(jù)的輸出僅需要外部時鐘的一個周期，如圖3所示。當(dāng)系統(tǒng)開始啟動后，在每個外部時鐘信號20的上升沿，內(nèi)部流水線模數(shù)轉(zhuǎn)換器30的第一級開始保持，此時內(nèi)部鎖相環(huán)40的輸出時鐘信號上升沿也處于同時刻， 可以將采樣保持的外部模擬信號進行第一級轉(zhuǎn)換處理，同時進行第二級采樣。后續(xù)級間采樣保持均采用內(nèi)部鎖相環(huán)40的輸出時鐘信號。當(dāng)5個內(nèi)部時鐘周期50完成后，也就是外部時鐘20開始再次出現(xiàn)上升沿之前，所有的級間轉(zhuǎn)換已經(jīng)完成，此時只需將外部時鐘信號 20的上升沿設(shè)置為數(shù)字信號輸出的使能信號，即通過控制流水線模數(shù)轉(zhuǎn)換器30的延遲與校正電路，使得最終的數(shù)字輸出由外部時鐘20的上升沿沿觸發(fā)，這樣即在外部時鐘的下一個周期開始輸出數(shù)據(jù)。綜上所述，可編程零周期時延與高速模數(shù)轉(zhuǎn)換器處于零周期時延模式時，在外部時鐘信號20的上升沿處采樣，然后通過內(nèi)部鎖相環(huán)得到的高頻時鐘信號進行級間轉(zhuǎn)換，并且鎖相環(huán)的輸出時鐘足以使內(nèi)部級間轉(zhuǎn)換可以在外部時鐘的下一次上升沿之前完成所有轉(zhuǎn)換，這樣當(dāng)外部時鐘的下一次上升沿到來時，即可輸出經(jīng)過流水線數(shù)字延遲與校正的最終數(shù)字信號。同時，下一次采樣與級間轉(zhuǎn)換循環(huán)以上過程?？删幊塘阒芷跁r延與高速模數(shù)轉(zhuǎn)換器處于高速模式時，外部時鐘信號直接作為采樣時鐘信號，而且其頻率可以高于零周期時延模式時的外部時鐘頻率，實現(xiàn)高速轉(zhuǎn)換。以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施方式
僅限于此，對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單的推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明由所提交的權(quán)利要求書確定專利保護范圍。
權(quán)利要求
1.一種可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器，其特征在于包括一個對輸入采樣時鐘信號進行倍頻的快速鎖相環(huán)、一個流水線模數(shù)轉(zhuǎn)換器和一個流水線級間轉(zhuǎn)換時鐘邏輯控制單元。
2.如權(quán)利要求1所述一種可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器，其特征在于， 所述鎖相環(huán)的輸入為外部輸入的采樣時鐘，鎖相環(huán)的輸出連接到流水線級間轉(zhuǎn)換時鐘的邏輯控制單元的一個輸入端；流水線級間轉(zhuǎn)換時鐘的邏輯控制單元的另一個輸入端為外部輸入的采樣時鐘，控制端為外部模式選擇的端口，輸出端連接到流水線模數(shù)轉(zhuǎn)換器的各級時鐘端。
3.如權(quán)利要求1所述一種可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器，其特征在于， 所述流水線模數(shù)轉(zhuǎn)換器的采樣頻率由外部模式選擇端來確定；當(dāng)模式選擇為零周期時延時，流水線級間轉(zhuǎn)換時鐘由鎖相環(huán)產(chǎn)生的時鐘控制；當(dāng)模式選擇為高速時，流水線級間轉(zhuǎn)換時鐘由外部時鐘控制。
4.如權(quán)利要求1所述一種可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器，其特征在于， 所述鎖相環(huán)的輸入為外部輸入的采樣時鐘信號。
5.如權(quán)利要求2所述一種可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器，其特征在于， 所述流水線模數(shù)轉(zhuǎn)換器處于零周期時延模式時，系統(tǒng)在每個外部時鐘的上升沿采樣，接著在外部時鐘的下一個上升沿輸出轉(zhuǎn)換的數(shù)字信號。
6.如權(quán)利要求2所述一種可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器，其特征在于， 所述流水線模數(shù)轉(zhuǎn)換器處于高速模式時，系統(tǒng)在每個外部時鐘的上升沿采樣，接著在幾個外部時鐘周期后輸出轉(zhuǎn)換的數(shù)字信號，具體的時鐘數(shù)由流水線的級數(shù)決定。
7.如權(quán)利要求1所述一種可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器，其特征在于， 所述流水線級間轉(zhuǎn)換時鐘的邏輯控制單元通過模式選擇端決定流水線模數(shù)轉(zhuǎn)換器內(nèi)部級間轉(zhuǎn)換的時鐘。
全文摘要
本發(fā)明公開了一種可編程零周期時延與高速流水線模數(shù)轉(zhuǎn)換器，主要包括一個用于倍頻采樣時鐘信號的鎖相環(huán)、一個流水線級間轉(zhuǎn)換時鐘邏輯控制單元和一個流水線模數(shù)轉(zhuǎn)換器。其中，外部輸入的采樣時鐘信號接到鎖相環(huán)的輸入，鎖相環(huán)的輸出與外部時鐘為時鐘邏輯控制單元的兩個輸入，時鐘邏輯控制單元的另一個輸入為模式選擇端口，可以通過外部編程實現(xiàn)零周期時延與高速的模式轉(zhuǎn)換。通過以上技術(shù)，一方面可以在一個外部時鐘周期內(nèi)完成內(nèi)部流水線多級間的連續(xù)轉(zhuǎn)換，提高了模數(shù)轉(zhuǎn)換器輸出數(shù)據(jù)的速度，實現(xiàn)了流水線模數(shù)轉(zhuǎn)換器的零周期時延，提高了系統(tǒng)處理數(shù)據(jù)的實時性；另一方面，可以提高外部采樣時鐘與輸入模擬信號帶寬，從而實現(xiàn)高速轉(zhuǎn)換。此發(fā)明可以廣泛地應(yīng)用于高速高精度的模數(shù)轉(zhuǎn)換器產(chǎn)品中。
文檔編號H03M1/12GK102386922SQ201110282118
公開日2012年3月21日 申請日期2011年9月21日 優(yōu)先權(quán)日2011年9月21日
發(fā)明者劉佑寶, 吳龍勝, 郭仲杰 申請人:中國航天科技集團公司第九研究院第七七一研究所