專利名稱：多級(jí)并行模數(shù)轉(zhuǎn)換器的位同步校正方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，具體而言，涉及一種多級(jí)并行模數(shù)轉(zhuǎn)換器的位同步校正方法。
背景技術(shù)：
目前，高速模數(shù)轉(zhuǎn)換器廣泛地應(yīng)用在無(wú)線通訊系統(tǒng)、數(shù)字電視、液晶顯示驅(qū)動(dòng)電路和硬盤驅(qū)動(dòng)電路等領(lǐng)域。其中，快閃型模數(shù)轉(zhuǎn)換器是速度最高的，但隨著分辨率的提高，比較器的數(shù)目呈指數(shù)級(jí)增長(zhǎng)，導(dǎo)致功耗很高。多級(jí)并行模數(shù)轉(zhuǎn)換器把模數(shù)轉(zhuǎn)換分成粗細(xì)轉(zhuǎn)換兩部分，大大地減少了比較器的數(shù)目從而減低功耗，且細(xì)轉(zhuǎn)換模塊和粗轉(zhuǎn)換模塊處于并行的工作方式，因此多級(jí)并行模數(shù)轉(zhuǎn)換器的速度和快閃型模數(shù)轉(zhuǎn)換器相當(dāng)。由于多級(jí)并行模數(shù)轉(zhuǎn)換器中的細(xì)轉(zhuǎn)換模塊和粗轉(zhuǎn)換模塊處于并行的工作方式，使·得粗細(xì)轉(zhuǎn)換模塊之間存在同步問(wèn)題。粗細(xì)轉(zhuǎn)換模塊之間任何小的時(shí)間傳輸延遲或者失調(diào)電壓的不匹配都可能引起整個(gè)模數(shù)轉(zhuǎn)換器大的非線性誤差，如圖I所示。所以在編碼器中需要增加額外的電路來(lái)完成同步校正，因此需要額外的同步校正模塊。以一位同步校正為例，理想狀況下粗轉(zhuǎn)換模塊的MSB位的轉(zhuǎn)換電平正好和細(xì)轉(zhuǎn)換模塊的最高位LSB轉(zhuǎn)換電平相重合，因此可以通過(guò)LSB來(lái)判斷并校正MSB輸出，如圖2所示。具體實(shí)現(xiàn)是由兩個(gè)比較器構(gòu)成，參考電平定義了校正范圍。兩個(gè)比較器輸出分別為sync_H和sync_L，在這個(gè)校正范圍內(nèi)，MSB由LSB來(lái)決定，SP
MSB 二 HE(I)其它范圍內(nèi)，MSB仍由自己來(lái)決定。因此，只需要對(duì)sync_H、sync_I^P LSB進(jìn)行一定的邏輯組合就可以得到經(jīng)同步校正后的MSB。通常，低分辨率的多級(jí)并行模數(shù)轉(zhuǎn)換器(4 6位)較多采用一位同步校正。而當(dāng)分辨率較高(7 10位)時(shí)，則需要多位的同步校正，需要定義多個(gè)校正范圍，因此需要較多的比較器，而且所需的比較器數(shù)目隨同步校正位數(shù)的增加而指數(shù)上升，導(dǎo)致同步校正模塊的功耗較大。

發(fā)明內(nèi)容
本發(fā)明提供一種多級(jí)并行模數(shù)轉(zhuǎn)換器的位同步校正方法，用以降低同步校正模塊的功耗。為達(dá)到上述目的，本發(fā)明提供了一種多級(jí)并行模數(shù)轉(zhuǎn)換器的位同步校正方法，其包括以下步驟通過(guò)折疊電路的差分輸出連接比較器，生成確定校正范圍的同步校正信號(hào)；根據(jù)同步校正信號(hào)和細(xì)轉(zhuǎn)換模塊的輸出對(duì)粗轉(zhuǎn)換模塊的輸出進(jìn)行η位同步校正MSB(m) = syncl · LSB + sync2 · LSB H-----l· sync(m -1) · LSB + sync(m) · LSB+ syncl · syncl.....sync(m) · MSB{m)'
其中，MSB(m)’表示粗轉(zhuǎn)換模塊中未被同步校正前的第m位二進(jìn)制碼輸出，sync (m)表示折疊電路產(chǎn)生的第m個(gè)同步校正信號(hào)，MSB (m)表示粗轉(zhuǎn)換模塊最終的第m位高位輸出，m、η為自然數(shù),并且I彡m彡η。上述實(shí)施例的η位同步校正邏輯簡(jiǎn)單，而且校正范圍可以定義，可以實(shí)現(xiàn)寬范圍的誤差校正和位同步，同步校正邏輯用靜態(tài)電路或者動(dòng)態(tài)電路實(shí)現(xiàn)均可。對(duì)于η位的同步校正,傳統(tǒng)的使用比較器定義校正范圍的同步校正方法，同步校正模塊和粗轉(zhuǎn)換模塊至少需要3 (2η_1)個(gè)比較器，而在本實(shí)施例中采用折疊器定義校正范圍的同步校正方法只需要2η個(gè)比較器。因此，本實(shí)施例的同步校正的辦法，減少了所使用的比較器的數(shù)目，從而降低功耗。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為相關(guān)技術(shù)中粗細(xì)轉(zhuǎn)換不同步的不意圖；圖2為傳統(tǒng)的同步校正示意圖；圖3為本發(fā)明一實(shí)施例的折疊電路連接圖；圖4為本發(fā)明一實(shí)施例的多級(jí)并行模數(shù)轉(zhuǎn)換器的位同步校正方法流程圖；圖5為本發(fā)明一實(shí)施例的兩位同步校正邏輯的實(shí)現(xiàn)原理圖；圖6為本發(fā)明一實(shí)施例的三位同步校正邏輯的實(shí)現(xiàn)原理圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有付出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。圖3為本發(fā)明一實(shí)施例的折疊電路示意圖。將如圖3所示的折疊電路的差分輸出連接比較器，就能得到隨輸入信號(hào)變化的數(shù)字輸出，這樣，折疊電路的功能被進(jìn)一步拓展，可以利用折疊電路來(lái)生成確定校正范圍的同步校正信號(hào)。圖4為本發(fā)明一實(shí)施例的多級(jí)并行模數(shù)轉(zhuǎn)換器的位同步校正方法流程圖；如圖4所示，該位同步校正方法包括以下步驟S102，通過(guò)折疊電路的差分輸出連接比較器，生成確定校正范圍的同步校正信號(hào);S104，根據(jù)所述同步校正信號(hào)和細(xì)轉(zhuǎn)換模塊的輸出對(duì)粗轉(zhuǎn)換模塊的輸出進(jìn)行η位同步校正MSB(m) = syncl · LSB + sync2 · LSB H-----l· sync(m -1) · LSB + sync(m) · LSB (2)+ syncl · syncl.....sync(m) ■ MSB{m)'其中，MSB(m)’表示粗轉(zhuǎn)換模塊中未被同步校正前的第m位二進(jìn)制碼輸出，sync (m)表示所述折疊電路產(chǎn)生的第m個(gè)同步校正信號(hào)，MSB (m)表示所述粗轉(zhuǎn)換模塊最終的第m位高位輸出，m、n為自然數(shù),并且I < m < η。本實(shí)施例的η位同步校正邏輯簡(jiǎn)單，而且校正范圍可以定義，可以實(shí)現(xiàn)寬范圍的誤差校正和位同步，同步校正邏輯用靜態(tài)電路或者動(dòng)態(tài)電路實(shí)現(xiàn)均可。對(duì)于η位的同步校正，傳統(tǒng)的使用比較器定義校正范圍的同步校正方法，同步校正模塊和粗轉(zhuǎn)換模塊至少需要3 (2η-1)個(gè)比較器，而在本實(shí)施例中采用折疊器定義校正范圍的同步校正方法只需要2η個(gè)比較器。因此，本實(shí)施例的同步校正的辦法，減少了所使用的比較器的數(shù)目，從而降低功耗。下面以兩位同步校正為例，來(lái)說(shuō)明利用折疊電路完成的同步校正邏輯，多位同步校正和其類似。 圖5為本發(fā)明一實(shí)施例的兩位同步校正邏輯示意圖。如圖5所示,syncl和sync2是用折疊電路產(chǎn)生的位同步校正信號(hào)，用來(lái)定義需要位同步校正的區(qū)域范圍，如圖5所示即區(qū)域A和B。其中，MSBI’和MSB2’是粗轉(zhuǎn)換模塊中未被同步校正前的二進(jìn)制碼輸出，它由折疊器的差分輸出經(jīng)比較器后直接生成。LSB來(lái)自細(xì)轉(zhuǎn)換模塊，使用LSB來(lái)同步校正MSB1’和 MSB2，。在區(qū)域A，syncl有效，粗轉(zhuǎn)換模塊最終的輸出MSBl和MSB2由LSB決定
權(quán)利要求
1.一種多級(jí)并行模數(shù)轉(zhuǎn)換器的位同步校正方法，其特征在于，包括以下步驟 通過(guò)折疊電路的差分輸出連接比較器，生成確定校正范圍的同步校正信號(hào)； 根據(jù)所述同步校正信號(hào)和細(xì)轉(zhuǎn)換模塊的輸出對(duì)粗轉(zhuǎn)換模塊的輸出進(jìn)行η位同步校正MSB{m) - syncl. LSB + sync2. LSB H-----l· sync{m — I). LSB + sync{m). LSB+ syncl. syncl.....sync{m). MSB{m)' 其中，MSB (m)’表示粗轉(zhuǎn)換模塊中未被同步校正前的第m位二進(jìn)制碼輸出，sync (m)表示所述折疊電路產(chǎn)生的第m個(gè)同步校正信號(hào)，MSB (m)表示所述粗轉(zhuǎn)換模塊最終的第m位高位輸出，m、η為自然數(shù)，并且I彡m<n。
2.根據(jù)權(quán)利要求I所述的位同步校正方法，其特征在于，所述折疊電路為靜態(tài)電路。
3.根據(jù)權(quán)利要求I所述的位同步校正方法，其特征在于，所述折疊電路為動(dòng)態(tài)電路。
全文摘要
本發(fā)明公開(kāi)了一種多級(jí)并行模數(shù)轉(zhuǎn)換器的位同步校正方法，其包括以下步驟通過(guò)折疊電路的差分輸出連接比較器，生成確定校正范圍的同步校正信號(hào)；根據(jù)所述同步校正信號(hào)和細(xì)轉(zhuǎn)換模塊的輸出對(duì)粗轉(zhuǎn)換模塊的輸出進(jìn)行n位同步校正。本發(fā)明邏輯簡(jiǎn)單，而且校正范圍可以定義，可以實(shí)現(xiàn)較寬范圍的誤差校正和位同步，而且減少了所使用的比較器的數(shù)目，降低了功耗。
文檔編號(hào)H03M1/10GK102957427SQ20111023802
公開(kāi)日2013年3月6日 申請(qǐng)日期2011年8月18日 優(yōu)先權(quán)日2011年8月18日
發(fā)明者郭寶安, 徐樹(shù)民, 劉振 申請(qǐng)人:航天信息股份有限公司