專利名稱：成像系統(tǒng)和成像裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及成像系統(tǒng)和成像裝置。
背景技術(shù)：
在近年的成像裝置中使用的A/D (模數(shù))轉(zhuǎn)換方法的例子是對(duì)于圖像傳感器的各像素列安裝A/D轉(zhuǎn)換器的稱為列A/D的方法。在列A/D中使用的A/D轉(zhuǎn)換的例子是積分型A/D轉(zhuǎn)換。日本專利公開No. 2005-348325特別公開了分開地對(duì)于高位和低位(higher andlower bits)在兩個(gè)或更多個(gè)步驟中執(zhí)行A/D轉(zhuǎn)換的多步驟方案。
日本專利公開No. 2005-348325公開了包括以二維陣列布置的感測(cè)元件和與感測(cè)元件的列一一對(duì)應(yīng)地設(shè)置的A/D轉(zhuǎn)換器的成像裝置。在該成像裝置中，各A/D轉(zhuǎn)換器在存儲(chǔ)單元中保持與感測(cè)元件的模擬信號(hào)對(duì)應(yīng)的電信號(hào)作為初始值。存儲(chǔ)單元通過(guò)之后輸入的第一固定信號(hào)被充電或放電。從充電或放電的開始離散地測(cè)量時(shí)間，直到存儲(chǔ)單元中的電信號(hào)達(dá)到基準(zhǔn)信號(hào)。存儲(chǔ)單元通過(guò)之后輸入的第二固定信號(hào)被放電或充電。直到測(cè)量之后的存儲(chǔ)單元中的已超過(guò)基準(zhǔn)信號(hào)的電信號(hào)達(dá)到基準(zhǔn)信號(hào)的時(shí)間被離散地測(cè)量為數(shù)字值。更具體而言，來(lái)自積分器的輸出被設(shè)為像素信號(hào)電壓，然后，積分作為負(fù)的斜率而開始。在一定的時(shí)間，積分器的輸出降到基準(zhǔn)電壓以下，并且，N個(gè)高位的A/D轉(zhuǎn)換結(jié)束。在結(jié)束時(shí)暫時(shí)中斷積分。但是，由于以離散的時(shí)間控制開關(guān)，因此，積分器輸出與基準(zhǔn)電壓之間的差不為0，并且，在它們之間存在電勢(shì)差(殘余信號(hào))。在下一步驟中，第一電勢(shì)差被再次積分，由此轉(zhuǎn)換M個(gè)低位。在后來(lái)的一定的時(shí)間，積分器的輸出與比較器的基準(zhǔn)電壓相交，并且，M個(gè)低位的A/D轉(zhuǎn)換結(jié)束。但是，在上述的現(xiàn)有技術(shù)中，如果作為高位轉(zhuǎn)換之后的積分器輸出與基準(zhǔn)電壓之間的差的殘余信號(hào)包含由泄漏或延遲等導(dǎo)致的偏移，那么可能直到低位計(jì)數(shù)時(shí)段結(jié)束才能完成確定，或者，相反地，來(lái)自比較器的輸出可能在低位轉(zhuǎn)換計(jì)數(shù)之前被反轉(zhuǎn)。在這種情況下，轉(zhuǎn)換線性(linearity)變得更差。

發(fā)明內(nèi)容
本發(fā)明提供有利于調(diào)整輸入到A/D轉(zhuǎn)換電路的電壓電平和從A/D轉(zhuǎn)換電路輸出的數(shù)字信號(hào)的線性的技術(shù)。本發(fā)明的第一方面提供一種成像系統(tǒng)，包括以矩陣布置的多個(gè)像素和多個(gè)A/D轉(zhuǎn)換電路，所述多個(gè)像素中的每一個(gè)輸出與入射光對(duì)應(yīng)的像素信號(hào)，所述多個(gè)A/D轉(zhuǎn)換電路與所述多個(gè)像素的列對(duì)應(yīng)地設(shè)置，A/D轉(zhuǎn)換電路包含保持單元，將像素信號(hào)作為電壓電平而保持；比較器，比較由保持單元保持的電壓電平與基準(zhǔn)電平；電路，能夠改變由保持單元保持的電壓電平以便以第一速率(rate)和比第一速率低的第二速率中的一個(gè)接近基準(zhǔn)電平，其中，由保持單元保持的像素信號(hào)的電壓電平被所述電路以第一速率改變，高位根據(jù)基準(zhǔn)電平與由保持單元保持的電壓電平之間的關(guān)系的反轉(zhuǎn)被確定，之后，由保持單元保持的電壓電平以第二速率被改變，并且低位根據(jù)基準(zhǔn)電平與由保持單元保持的電壓電平之間的關(guān)系的反轉(zhuǎn)被確定；以及調(diào)整單元，在確定高位之后直到由保持單元保持的電壓電平以第二速率被改變的時(shí)段期間調(diào)整由保持單元保持的電壓電平，使得由保持單元保持的電壓電平與低位在確定高位之后保持單元所保持的電壓電平的整個(gè)可能范圍上保持線性關(guān)系。從參照附圖對(duì)示例性實(shí)施例的以下描述，本發(fā)明的進(jìn)一步的特征將變得明顯。


圖I是示出應(yīng)用本發(fā)明的成像系統(tǒng)的框圖；圖2是用于解釋第一實(shí)施例的電路圖；圖3是示出圖2中的驅(qū)動(dòng)定時(shí)和操作波形的時(shí)序圖；圖4A至4C是用于解釋超限(overrange)狀態(tài)的時(shí)序·
圖5是用于解釋根據(jù)本發(fā)明的差分調(diào)整方法的電路圖；圖6是用于解釋第二實(shí)施例的電路圖；圖7是示出圖6中的驅(qū)動(dòng)定時(shí)和操作波形的時(shí)序圖；圖8是用于解釋第三實(shí)施例的電路圖；圖9是示出圖8中的驅(qū)動(dòng)定時(shí)和操作波形的時(shí)序圖；圖10是用于解釋第四實(shí)施例的電路圖；圖11是示出圖10中的驅(qū)動(dòng)定時(shí)和操作波形的時(shí)序圖；以及圖12是示出根據(jù)第五實(shí)施例的驅(qū)動(dòng)定時(shí)的時(shí)序圖。
具體實(shí)施例方式圖I示出根據(jù)本發(fā)明的實(shí)施例的成像系統(tǒng)。參照?qǐng)D1，成像系統(tǒng)50包含光學(xué)系統(tǒng)I、成像裝置8、構(gòu)成調(diào)整單元或調(diào)整電路的調(diào)整裝置7、以及信號(hào)處理電路5。光學(xué)系統(tǒng)I可以是成像裝置8的一部分。成像裝置8包含成像單元2、A/D轉(zhuǎn)換電路3和存儲(chǔ)器4。光學(xué)系統(tǒng)I在成像單元2的成像面上形成對(duì)象的圖像。成像單元2是諸如CMOS圖像傳感器或CCD圖像傳感器的固態(tài)圖像傳感器。成像單元2在其成像面上具有以二維陣列、即以由多個(gè)行和多個(gè)列形成的矩陣布置的像素。各像素包含根據(jù)入射光產(chǎn)生像素信號(hào)的光電轉(zhuǎn)換元件。由成像單元2感測(cè)到的圖像的信號(hào)作為模擬像素信號(hào)V_pix從其被輸出。A/D轉(zhuǎn)換電路3將從成像單元2輸出的模擬像素信號(hào)V_pix轉(zhuǎn)換成數(shù)字信號(hào)并輸出它。信號(hào)處理電路5處理從A/D轉(zhuǎn)換電路3輸出的數(shù)字信號(hào)，并且從輸出端子6輸出被處理的數(shù)字信號(hào)。 可在一個(gè)半導(dǎo)體芯片上或在多個(gè)半導(dǎo)體芯片上形成包含成像單元2和A/D轉(zhuǎn)換電路3的電路。在單個(gè)半導(dǎo)體芯片上至少形成成像單元2的像素陣列和A/D轉(zhuǎn)換電路。存儲(chǔ)器4還可與成像單元2形成在同一半導(dǎo)體芯片上。當(dāng)在一個(gè)半導(dǎo)體芯片上形成成像單元2和A/D轉(zhuǎn)換電路3時(shí)，可對(duì)于一個(gè)或多個(gè)像素列設(shè)置A/D轉(zhuǎn)換電路。作為替代方案，可設(shè)置數(shù)量等于像素信號(hào)輸出的A/D轉(zhuǎn)換電路，或者，可以采用任何其它形式。調(diào)整裝置7包含向A/D轉(zhuǎn)換電路3提供多個(gè)基準(zhǔn)信號(hào)的提供單元71、以及在存儲(chǔ)器4中存儲(chǔ)調(diào)整數(shù)據(jù)的處理單元72。注意，例如，使用電池支持的易失性存儲(chǔ)器或非易失性存儲(chǔ)器作為存儲(chǔ)器4。圖2是示出根據(jù)第一實(shí)施例的執(zhí)行兩步驟A/D轉(zhuǎn)換(S卩高位轉(zhuǎn)換和低位轉(zhuǎn)換)的A/D轉(zhuǎn)換電路3的布置的電路圖。用作第一電流源的高位電流源電路101和用作第二電流源的低位電流源電路102分別以圖3所示的第一斜率Λ Vl/Atl和第二斜率AV2/At2改變由構(gòu)成保持單元的積分電路12保持的電壓電平。高位電流源電路101和低位電流源電路102分別向積分電路12供給電流I_hi和I_lo。這些電流的值確定第一速率和比第一速率低的第二速率。表述“供給電流”包括使電流流向積分電路12的操作和從積分電路12引出電流的操作兩者。當(dāng)執(zhí)行M位的低位轉(zhuǎn)換時(shí)，I_hi =-I_loX2M。由來(lái)自控制單元1001的控制信號(hào)Ctl控制的開關(guān)103選擇高位電流源電路101和低位電流源電路102中的一個(gè)。由來(lái)自控制單元1001的控制信號(hào)C1控制的開關(guān)104選擇所選的電流源和像素輸出V_pix中的一個(gè)。由開關(guān)104選擇的信號(hào)經(jīng)由輸入電容105被供給到構(gòu)成保持單元的積分電路12。積分電路12包含運(yùn)算放大器106、由來(lái)自控制單元1001的控制信號(hào)C2控制的復(fù)位開關(guān)107、由積分控制電路115控制的積分控制開關(guān)108、以及積分電容109。積分電路12的輸出被提供給節(jié)點(diǎn)Vout，并且經(jīng)由連接電容110被供給到比較器111。比較器111在時(shí)鐘信號(hào)CLKl的前沿(leading edge)比較積分電路12的輸出與基準(zhǔn)電壓Vref。當(dāng)積分電路12的輸出小于基準(zhǔn)電壓Vref時(shí)，比較器111輸出信號(hào)latch_h。當(dāng)積分電路12的輸出大于基準(zhǔn)電壓Vref時(shí)，比較器111輸出信號(hào)latch_l。輸出latch_h和latch_l分別被供給到高位存儲(chǔ)器112和低位存儲(chǔ)器113。計(jì)數(shù)器114被其相位通過(guò)可變移相器99來(lái)調(diào)整的時(shí)鐘信號(hào)CLK2和來(lái)自控制單元1001的控制信號(hào)C4控制。計(jì)數(shù)器114分別向高位存儲(chǔ)器112和低位存儲(chǔ)器113供給高位計(jì)數(shù)值C0UNT_hi和低位計(jì)數(shù)值C0UNT_Ιο。高位存儲(chǔ)器112和低位存儲(chǔ)器113分別保持當(dāng)信號(hào)latch_h和latch_l被輸入時(shí)的計(jì)數(shù)值。A/D轉(zhuǎn)換的最終數(shù)字信號(hào)輸出是通過(guò)組合作為高位存儲(chǔ)器112的值的高位與作為低位存儲(chǔ)器113的值的低位所獲得的值。積分控制電路115開/關(guān)控制積分控制開關(guān)108。積分控制電路115基于時(shí)鐘信號(hào)CLK2和來(lái)自控制單元1001的控制信號(hào)C3操作，以在信號(hào)latch_h被輸入之后的時(shí)鐘信 號(hào)CLK2的前沿關(guān)斷積分控制開關(guān)108。積分控制電路115還在控制信號(hào)C3已變高之后從可變移相器99輸入的時(shí)鐘信號(hào)CLK2的前沿接通積分控制開關(guān)108。參照?qǐng)D2，寫入單元11經(jīng)由開關(guān)104在構(gòu)成保持單元的積分電路12中設(shè)定像素輸出V_pix作為初始值。圖3是示出圖2中的驅(qū)動(dòng)狀態(tài)的驅(qū)動(dòng)定時(shí)和操作波形的時(shí)序圖。參照?qǐng)D3，Vout代表圖2中的節(jié)點(diǎn)Vout的電勢(shì)。將首先描述在正常成像操作中使A/D轉(zhuǎn)換電路3對(duì)從成像單元2輸出的模擬像素信號(hào)V_pix進(jìn)行A/D轉(zhuǎn)換的操作。包含于寫入單元11中的開關(guān)104選擇像素信號(hào)V_pix以將其供給到積分電路12。節(jié)點(diǎn)Vout通過(guò)像素信號(hào)V_pix被充電。在時(shí)間t31處，積分控制電路115同步于時(shí)鐘信號(hào)CLK2的前沿接通積分控制開關(guān)108，以開始用于確定高位的積分操作。此時(shí)，由于開關(guān)103和104選擇高位電流源電路101作為對(duì)于積分電路12的輸入，因此，積分電路12通過(guò)高位電流I_hi被放電以降低節(jié)點(diǎn)Vout的電壓電平。由此執(zhí)行以第一斜率(第一速率)(=_AV1/Atl)從設(shè)定在像素輸出V_pix的初始電平改變積分電路12的電壓電平的操作。比較器111在時(shí)鐘信號(hào)CLKl的前沿執(zhí)行比較。出于這種原因，在與節(jié)點(diǎn)Vout的電壓電平降低到基準(zhǔn)電壓Vref以下之后、即電壓關(guān)系已被反轉(zhuǎn)之后的時(shí)鐘信號(hào)CLKl的第一前沿對(duì)應(yīng)的時(shí)間t32處，比較器111反轉(zhuǎn)比較結(jié)果并且輸出高電平的信號(hào)latch_h。在接收到高電平的信號(hào)latch_h時(shí)，高位存儲(chǔ)器112保持在該時(shí)間點(diǎn)的計(jì)數(shù)值。該計(jì)數(shù)值被確定為高位值。另一方面，積分控制電路115在高電平的信號(hào)latch_h已被輸入之后的時(shí)鐘信號(hào)CLK2的前沿關(guān)斷積分控制開關(guān)108，以在時(shí)間t33處停止積分操作。時(shí)間t34是計(jì)數(shù)器114的高位為“111”的定時(shí)，并且與高位轉(zhuǎn)換的結(jié)束時(shí)間對(duì)應(yīng)。在高位確定之后的時(shí)間t35處，開關(guān)103與低位電流源電路102連接，并且，積分控制開關(guān)108被再次接通以開始用于確定低位的積分操作。由此執(zhí)行以第二斜率(第二速率)(=+AV2/At2)改變與基準(zhǔn)電壓Vref相交以產(chǎn)生與基準(zhǔn)電壓Vref的差的積分電路12的輸出電壓電平的操作。在時(shí)間t36處，積分電路12的輸出電壓電平超過(guò)基準(zhǔn)電壓Vref (即，電壓關(guān)系被再次反轉(zhuǎn))。由此，比較器111再次反轉(zhuǎn)比較結(jié)果并輸出高電平的信號(hào)latch_l。在接收到高電平的信號(hào)latch_l時(shí)，低位存儲(chǔ)器113保持在該時(shí)間點(diǎn)的計(jì)數(shù)值。時(shí)間t37是計(jì)數(shù)器114的低位為“111”的定時(shí)，并且與低位轉(zhuǎn)換的結(jié)束時(shí)間對(duì)應(yīng)。在本實(shí)施例中，比較器111和積分控制開關(guān)108基于時(shí)鐘信號(hào)CLKl和CLK2操作。這在從執(zhí)行比較的時(shí)間t32到積分操作停止的時(shí)間t33的時(shí)段p31期間對(duì)基準(zhǔn)電壓Vref與積分電路12的輸出電壓電平之間的差的產(chǎn)生量施加偏移?？勺円葡嗥?9可通過(guò)改變時(shí)鐘信號(hào)CLKl和CLK2的定時(shí)來(lái)調(diào)整時(shí)段p31。可變移相器99包含例如DLL電路?？赏ㄟ^(guò)時(shí)段P31的長(zhǎng)度來(lái)調(diào)整要對(duì)殘余信號(hào)施加的偏移量，該殘余信號(hào)是要被提供給節(jié)點(diǎn)Vout的積分電路12的輸出電壓電平與用作基準(zhǔn)電平的基準(zhǔn)電壓Vref之間的差。這使得在低位轉(zhuǎn)換 時(shí)段P2內(nèi)結(jié)束低位確定的調(diào)整成為可能，并因此允許抑制線性的劣化。在本例子中，通過(guò)使用時(shí)鐘信號(hào)CLKl和CLK2進(jìn)行控制。但是，可通過(guò)延遲一個(gè)時(shí)鐘信號(hào)產(chǎn)生兩個(gè)時(shí)鐘信號(hào)。作為替代方案，可通過(guò)使用一個(gè)時(shí)鐘信號(hào)的前沿和后沿產(chǎn)生時(shí)段 P31。作為確定殘余信號(hào)的調(diào)整量的方法，存在基于掃描(sweep)輸入時(shí)的低位輸出(低位的輸出)確定調(diào)整量的方法。圖4A至圖4C示出處于超限狀態(tài)并且處于適當(dāng)范圍內(nèi)的低位輸出。在圖4A中，最小輸出連續(xù)(continue)。在這種情況下，由于殘余信號(hào)比理想情況小，因此出現(xiàn)超限(在圖3中，僅在低位轉(zhuǎn)換時(shí)段p2的前一半中執(zhí)行低位確定)。類似地，圖4B示出最大輸出連續(xù)。由于殘余信號(hào)比理想情況大，因此出現(xiàn)超限(在圖3中，僅在低位轉(zhuǎn)換時(shí)段P2的后一半中執(zhí)行低位確定)。即，如可以看出的那樣，低位在光電轉(zhuǎn)換元件的輸出的變化范圍內(nèi)非線性地變化。相反，圖4C示出適當(dāng)范圍內(nèi)的操作，并且，最小輸出或最大輸出不連續(xù)。更具體而言，顯然地，光電轉(zhuǎn)換元件的輸出的值與數(shù)字信號(hào)的低位信號(hào)的值之間的關(guān)系在光電轉(zhuǎn)換元件的輸出的值的整個(gè)可能范圍上線性地變化(在圖3中，在整個(gè)低位轉(zhuǎn)換時(shí)段P2上執(zhí)行低位確定)。該狀態(tài)被假定為是理想的。由此，如果最小輸出連續(xù)，那么進(jìn)行調(diào)整以增大殘余信號(hào)。相反，如果最大輸出連續(xù)，那么進(jìn)行調(diào)整以減小殘余信號(hào)?？赏ㄟ^(guò)繼續(xù)調(diào)整直到最小或最大輸出停止連續(xù)來(lái)獲得適當(dāng)?shù)恼{(diào)整量。在第一實(shí)施例中，當(dāng)在掃描輸入時(shí)最小輸出連續(xù)時(shí)，時(shí)段p31逐漸被延長(zhǎng)。當(dāng)最小輸出已停止連續(xù)時(shí)所獲得的時(shí)段P31作為調(diào)整量是合適的。接下來(lái)將參照?qǐng)D5描述校準(zhǔn)時(shí)調(diào)整時(shí)段p31的方法。例如，當(dāng)從工廠運(yùn)送時(shí)，可設(shè)置在圖I所示的調(diào)整裝置7的提供單元71中的掃描信號(hào)產(chǎn)生器97可向積分電路12(圖2)供給連續(xù)改變的掃描信號(hào)。更具體而言，掃描信號(hào)產(chǎn)生器97向積分電路12依次供給多個(gè)電壓電平，以執(zhí)行高位和低位A/D轉(zhuǎn)換。來(lái)自低位存儲(chǔ)器113的信號(hào)被供給到可設(shè)置在圖I所示的調(diào)整裝置7的處理單元72中的檢測(cè)電路98，使得檢測(cè)電路98檢測(cè)低位信號(hào)中最大值或最小值的連續(xù)程度。具有例如LUT (查找表)的調(diào)整數(shù)據(jù)確定電路100可根據(jù)來(lái)自檢測(cè)電路98的輸出來(lái)確定調(diào)整數(shù)據(jù)。調(diào)整數(shù)據(jù)被存儲(chǔ)于存儲(chǔ)器4中。注意，檢測(cè)電路98和調(diào)整數(shù)據(jù)確定電路100可被設(shè)置在圖I所示的調(diào)整裝置7的處理單元72中?？赏ㄟ^(guò)調(diào)整數(shù)據(jù)確定電路100的輸出來(lái)控制構(gòu)成差分控制電路(difference control circuit)的可變移相器99。更具體而言，時(shí)鐘信號(hào)CLKl和CLK2之間的相位差被控制以改變時(shí)段p31，使得獲得理想的殘余信號(hào)。如上所述，如果最小輸出連續(xù)，那么時(shí)段P31逐漸被延長(zhǎng)。相反，如果最大輸出連續(xù)，那么時(shí)段P31逐漸被縮短。時(shí)段p31被控制，使得當(dāng)調(diào)整裝置7依次供給多個(gè)電壓電平時(shí)，從A/D轉(zhuǎn)換電路3 輸出的數(shù)字信號(hào)和電壓電平在電壓電平的整個(gè)可能范圍上保持線性關(guān)系。這實(shí)現(xiàn)了如圖4C所示的關(guān)系。由此獲得的時(shí)段p31的數(shù)據(jù)被存儲(chǔ)于圖I或圖5所示的存儲(chǔ)器4中。在成像裝置8的正常操作中，存儲(chǔ)于存儲(chǔ)器4中的時(shí)段P31的數(shù)據(jù)被用作調(diào)整數(shù)據(jù)。注意，可對(duì)于像素區(qū)域中的各列產(chǎn)生要被存儲(chǔ)于存儲(chǔ)器4中的調(diào)整數(shù)據(jù)，并且將其存儲(chǔ)于不同的地址處。作為替代方案，可以存儲(chǔ)對(duì)于所有列共同的調(diào)整數(shù)據(jù)。上述的調(diào)整方法適用于第一實(shí)施例以外的任何實(shí)施例。圖6是示出根據(jù)第二實(shí)施例的A/D轉(zhuǎn)換電路3的布置的電路圖。將解釋與圖2的不同。參照?qǐng)D6，通過(guò)共同的時(shí)鐘信號(hào)CLKl控制比較器111和計(jì)數(shù)器114。第二實(shí)施例的控制單元1002包含脈沖產(chǎn)生電路116。積分控制電路115基于通過(guò)脈沖產(chǎn)生電路116產(chǎn)生的脈沖ENINT的前沿控制積分操作的開始，并且基于信號(hào)latch_h的前沿控制積分操作的停止。在第二實(shí)施例中，低位轉(zhuǎn)換時(shí)計(jì)數(shù)器114的計(jì)數(shù)的開始由控制信號(hào)C4控制，以確保自高位轉(zhuǎn)換中計(jì)數(shù)器114的計(jì)數(shù)的結(jié)束的延遲，并且，在該時(shí)間期間控制脈沖ENINT的輸出。其余的組件與圖2中的相同。圖7是示出圖6中的驅(qū)動(dòng)狀態(tài)的驅(qū)動(dòng)定時(shí)和操作波形的時(shí)序圖。事先通過(guò)像素輸出將節(jié)點(diǎn)Vout充電。在時(shí)間t71處，高電平的脈沖ENINT被輸入到積分控制電路115以接通積分控制開關(guān)108，從而開始高位的積分操作。同時(shí)，計(jì)數(shù)器114開始計(jì)數(shù)操作。此時(shí)，由于開關(guān)103和104選擇高位電流源電路101以向輸入電容105供給電流，因此積分電路通過(guò)高位電流I_hi被放電以降低節(jié)點(diǎn)Vout的電勢(shì)。比較器111在時(shí)鐘信號(hào)CLKl的前沿執(zhí)行比較。出于這種原因，在與節(jié)點(diǎn)Vout的電勢(shì)降低到基準(zhǔn)電壓Vref以下之后的時(shí)鐘信號(hào)CLKl的第一前沿對(duì)應(yīng)的時(shí)間t72處，比較器111反轉(zhuǎn)比較結(jié)果并且輸出高電平的信號(hào)latch_h。在接收到高電平的信號(hào)latch_h時(shí)，高位存儲(chǔ)器112保持該時(shí)間點(diǎn)的計(jì)數(shù)值。在同時(shí)接收到高電平的信號(hào)latch_h時(shí)，積分控制電路115關(guān)斷積分控制開關(guān)108以停止積分操作。時(shí)間t73是計(jì)數(shù)器114的高位為“111”的定時(shí)，并且與高位轉(zhuǎn)換的結(jié)束時(shí)間對(duì)應(yīng)。之后，開關(guān)103與低位電流源電路102連接。在時(shí)間t74處，脈沖ENINT上升，并且積分控制開關(guān)108被再次接通以開始低位積分。此時(shí)，計(jì)數(shù)器114不同步于接通積分控制開關(guān)108而操作。計(jì)數(shù)操作在從時(shí)間t74經(jīng)過(guò)時(shí)段p71之后的時(shí)間t75處開始。時(shí)段p71由產(chǎn)生脈沖ENINT的時(shí)間t74 (從已產(chǎn)生先前的脈沖ENINT的時(shí)間t71起的時(shí)鐘信號(hào)CLKl的數(shù)量)確定。在時(shí)間t76處，比較器111再次反轉(zhuǎn)比較結(jié)果并且輸出高電平的信號(hào)latch_l。在接收到高電平的信號(hào)latch_l時(shí)，低位存儲(chǔ)器113保持該計(jì)數(shù)值。時(shí)間t77是計(jì)數(shù)器114的低位為“111”的定時(shí)，并且與低位轉(zhuǎn)換的結(jié)束時(shí)間對(duì)應(yīng)。在本實(shí)施例中，可通過(guò)從低位積分開始時(shí)間t74到計(jì)數(shù)開始時(shí)間t75的時(shí)段p71的長(zhǎng)度調(diào)整殘余信號(hào)的偏移量。將時(shí)段P71調(diào)整到與和殘余信號(hào)的理想值的差所對(duì)應(yīng)的值使得在低位轉(zhuǎn)換時(shí)段P2內(nèi)執(zhí)行轉(zhuǎn)換的調(diào)整成為可能，并因此允許抑制線性的劣化。調(diào)整量確定方法與在第一實(shí)施例中描述的相同。更具體而言，如第一實(shí)施例中那樣，設(shè)置掃描信號(hào)產(chǎn)生器97、檢測(cè)電路98和調(diào)整數(shù)據(jù)確定電路100。通過(guò)從設(shè)置在提供單元71中的掃描信號(hào)產(chǎn)生器97供給的掃描信號(hào)掃描并且連續(xù)改變對(duì)于積分電路的輸入V_pix。檢測(cè)電路98檢測(cè)此時(shí)從低位存儲(chǔ)器113的輸出。檢測(cè)電路98檢測(cè)低位信號(hào)中最大值或最小值的連續(xù)程度。調(diào)整數(shù)據(jù)確定電路100根據(jù)來(lái)自檢測(cè)電路98的輸出確定調(diào)整數(shù)據(jù)。注意，檢測(cè)電路98和調(diào)整數(shù)據(jù)確定電路100被設(shè)置在圖I所示的調(diào)整裝置7的處理單元72中。調(diào)整數(shù)據(jù)被供給到脈沖產(chǎn)生電路116以控制脈沖ENINT的定時(shí)，由此調(diào)整時(shí)段p71。由此獲得的時(shí)段P71的數(shù)據(jù)被存儲(chǔ)于圖I所示的存儲(chǔ)器4中。在成像裝置8的正常操作中，存儲(chǔ)于存儲(chǔ)器4中的時(shí)段P71的數(shù)據(jù)被用作調(diào)整數(shù)據(jù)以控制脈沖ENINT的定時(shí)。注意，在第二實(shí)施例中，通過(guò)控制信號(hào)C4進(jìn)行的低位轉(zhuǎn)換中的計(jì)數(shù)器114的計(jì)數(shù)開始時(shí)間t75或者脈沖ENINT的定時(shí)t74和計(jì)數(shù)開始時(shí)間t75可以一起被調(diào)整。圖8是示出根據(jù)第三實(shí)施例的A/D轉(zhuǎn)換電路3的布置的例子的電路圖。將解釋與圖2的不同。參照?qǐng)D8，除了高位電流源電路101和低位電流源電路102以外，還設(shè)置偏移電流源電路121。由偏移電流源電路121供給的電流I_off具有任意值。由來(lái)自控制單元 1003的控制信號(hào)C' O控制的開關(guān)122選擇電流源電路101、102和121中的一個(gè)。積分控制開關(guān)108由來(lái)自被信號(hào)CLKl和latch_h驅(qū)動(dòng)的積分控制電路115的信號(hào)控制，并且還由來(lái)自設(shè)置在控制單元1003中的脈沖寬度控制電路150的信號(hào)控制。如果來(lái)自積分控制電路115的信號(hào)和來(lái)自脈沖寬度控制電路150的信號(hào)中的一個(gè)處于高電平，那么連接圖8中的積分控制開關(guān)108。在第三實(shí)施例中，低位轉(zhuǎn)換時(shí)計(jì)數(shù)器114的計(jì)數(shù)的開始由控制信號(hào)C4控制，以確保自高位轉(zhuǎn)換中計(jì)數(shù)器114的計(jì)數(shù)的結(jié)束的延遲，并且，在該時(shí)間期間控制從脈沖寬度控制電路150的信號(hào)的輸出。其余的組件與圖2中的相同。圖9是示出圖8中的驅(qū)動(dòng)狀態(tài)的驅(qū)動(dòng)定時(shí)和操作波形的時(shí)序圖。節(jié)點(diǎn)Vout事先通過(guò)像素輸出被充電。在時(shí)間t91處，積分控制電路115同步于時(shí)鐘信號(hào)CLKl接通積分控制開關(guān)108，以開始高位的積分操作。同時(shí)，計(jì)數(shù)器114開始計(jì)數(shù)操作。此時(shí)，由于開關(guān)122和104選擇高位電流源電路101以向輸入電容105供給電流，因此，積分電路通過(guò)高位電流I_hi被放電以降低節(jié)點(diǎn)Vout的電勢(shì)。比較器111在時(shí)鐘信號(hào)CLKl的前沿執(zhí)行比較。出于這種原因，在與節(jié)點(diǎn)Vout的電勢(shì)降低到基準(zhǔn)電壓Vref以下之后的時(shí)鐘信號(hào)CLKl的第一前沿對(duì)應(yīng)的時(shí)間t92處，比較器111反轉(zhuǎn)比較結(jié)果并且輸出高電平的信號(hào)latch_h。在接收到高電平的信號(hào)latch_h時(shí)，高位存儲(chǔ)器112保持該時(shí)間點(diǎn)的計(jì)數(shù)值。在同時(shí)接收到高電平的信號(hào)latch_h時(shí)，積分控制電路115關(guān)斷積分控制開關(guān)108以停止積分操作。時(shí)間t93是計(jì)數(shù)器114的高位為“111”的定時(shí)，并且與高位轉(zhuǎn)換的結(jié)束時(shí)間對(duì)應(yīng)。之后，開關(guān)122與偏移電流源電路121連接。在時(shí)間t94處，從脈沖寬度控制電路150輸出的信號(hào)0FFSET_SEL下降以接通積分控制開關(guān)。在信號(hào)0FFSET_SEL處于高電平的時(shí)段P91之后，偏移積分在時(shí)間t95處停止。然后，開關(guān)122與低位電流源電路102連接，并且低位的積分和低位計(jì)數(shù)在時(shí)間t96處開始。在時(shí)間t97處，比較器111再次反轉(zhuǎn)比較結(jié)果并且輸出高電平的信號(hào)latch_l。在接收到高電平的信號(hào)latch_l時(shí)，低位存儲(chǔ)器113保持該計(jì)數(shù)值。時(shí)間t98是計(jì)數(shù)器114的低位為“111”的定時(shí)，并且與低位轉(zhuǎn)換的結(jié)束時(shí)間對(duì)應(yīng)。在本實(shí)施例中，在高位轉(zhuǎn)換和低位轉(zhuǎn)換之間設(shè)置注入通過(guò)用作第三電流源的偏移電流源電路121供給的偏移電流I_off的時(shí)段，使得通過(guò)使用任意的偏移電流I_off在時(shí)段P91期間執(zhí)行積分。由此，可通過(guò)改變時(shí)段p91調(diào)整低位殘余量。將時(shí)段p91調(diào)整到與和低位殘余信號(hào)的理想值的差所對(duì)應(yīng)的值使得在低位轉(zhuǎn)換時(shí)段P2內(nèi)結(jié)束低位確定的調(diào)整成為可能，并因此允許抑制線性的劣化。作為詳細(xì)的調(diào)整方法，如上所述，掃描并連續(xù)改變對(duì)于積分電路的輸入V_pix。更具體而言，多個(gè)電壓電平被依次供給到A/D轉(zhuǎn)換電路的積分電路。檢測(cè)電路98檢測(cè)此時(shí)從低位存儲(chǔ)器113的輸出。檢測(cè)電路98檢測(cè)低位信號(hào)中最大值或最小值的連續(xù)程度。調(diào)整數(shù)據(jù)確定電路100根據(jù)來(lái)自檢測(cè)電路98的輸出確定調(diào)整數(shù)據(jù)。檢測(cè)電路98和調(diào)整數(shù)據(jù)確定電路100可被設(shè)置在圖I所示的調(diào)整裝置7的處理單元72中。調(diào)整數(shù)據(jù)被供給到對(duì)信號(hào)OFFSET SEL的脈沖寬度進(jìn)行控制的脈沖寬度控制電路150。積分控制開關(guān)108可由脈沖寬度控制電路150的輸出所控制，以通過(guò)偏移電流I_ofT控制積分時(shí)段Ρ91。由此獲得的時(shí)段p91的數(shù)據(jù)被存儲(chǔ)于圖I所示的存儲(chǔ)器4中。在成像裝置8的正常操作中，存儲(chǔ)于存儲(chǔ)器4中的時(shí)段p91的數(shù)據(jù)被用作調(diào)整數(shù)據(jù)。圖10是根據(jù)第四實(shí)施例的A/D轉(zhuǎn)換電路3的電路圖。將解釋與圖8的不同。參照?qǐng)D10，電流DAC 131被用作電流源電路以供給任意的電流。電流DAC 131的例子是用于從外部供給與數(shù)字控制信號(hào)C" O對(duì)應(yīng)的電流的電路。在第四實(shí)施例中，控制單元1004包含用于固定脈沖寬度的脈沖產(chǎn)生電路150'、以及產(chǎn)生用于根據(jù)調(diào)整數(shù)據(jù)調(diào)整電流DAC 131的電流的控制信號(hào)C" O的電流控制電路160。其余的組件與圖8中的相同。圖11是示出圖10中的驅(qū)動(dòng)狀態(tài)的驅(qū)動(dòng)定時(shí)和操作波形的時(shí)序圖。節(jié)點(diǎn)Vout事先通過(guò)像素輸出被充電。在時(shí)間till處，積分控制電路115同步于時(shí)鐘信號(hào)CLKl接通積分控制開關(guān)108，以開始高位的積分操作。電流DAC 131在時(shí)段pO期間供給高位電流I_hi。在時(shí)間tll2處的高位確定之后，高位轉(zhuǎn)換在作為計(jì)數(shù)器114的高位為“111”的定時(shí)的時(shí)間tll3處結(jié)束。在時(shí)間tll4處，高電平的信號(hào)OFFSET SEL接通積分控制開關(guān)108，以在時(shí)段P112期間執(zhí)行積分操作。時(shí)段pll2可被固定。在時(shí)段pll2期間，電流DAC 131供給由控制信號(hào)C" O確定的任意電流I_ofT。在時(shí)間tll5處，通過(guò)偏移電流進(jìn)行的積分操作停止。在時(shí)間tll6處，低位的積分操作開始。在時(shí)間tll7處，執(zhí)行低位確定。在時(shí)段p2期間，電流DAC 131供給低位電流1_Ιο。當(dāng)執(zhí)行M位的低位轉(zhuǎn)換時(shí)，I_hi =-I_loX2M。使用電流DAC 131使得能夠?qū)⒁跁r(shí)段pll2期間供給的電流I_off設(shè)為任意值并調(diào)整殘余量。將電流I_off調(diào)整到與和低位殘余信號(hào)的理想值的差所對(duì)應(yīng)的值使得在低位轉(zhuǎn)換時(shí)段P2內(nèi)結(jié)束低位確定的調(diào)整成為可能，并因此允許抑制線性的劣化。作為詳細(xì)的調(diào)整方法，如上所述，掃描并連續(xù)改變對(duì)于積分電路的輸入V_pix。更具體而言，多個(gè)電壓電平被依次供給到A/D轉(zhuǎn)換電路的積分電路。 檢測(cè)電路98檢測(cè)此時(shí)從低位存儲(chǔ)器113的輸出。檢測(cè)電路98檢測(cè)低位信號(hào)中最大值或最小值的連續(xù)程度。調(diào)整數(shù)據(jù)確定電路100根據(jù)來(lái)自檢測(cè)電路98的輸出確定調(diào)整數(shù)據(jù)。注意，檢測(cè)電路98和調(diào)整數(shù)據(jù)確定電路100被設(shè)置在圖I所示的調(diào)整裝置7的處理單元72中。調(diào)整數(shù)據(jù)被供給到電流DAC 131以控制電流I_off，由此執(zhí)行調(diào)整。由此獲得的電流值I_off的數(shù)據(jù)被存儲(chǔ)于圖I所示的存儲(chǔ)器4中。在成像裝置8的正常操作中，存儲(chǔ)于存儲(chǔ)器4中的電流I_off的數(shù)據(jù)被用作調(diào)整數(shù)據(jù)。接下來(lái)將解釋根據(jù)第五實(shí)施例的A/D轉(zhuǎn)換電路3。在第五實(shí)施例中，在低位轉(zhuǎn)換中使用冗余位。即，低位的數(shù)量是可變的。要在本實(shí)施例的描述中使用的電路圖與圖2相同。但是，通過(guò)給高位計(jì)數(shù)的M位精度添加一個(gè)冗余位，使用(M+1)位進(jìn)行計(jì)數(shù)器114的低位計(jì)數(shù)。由此，低位輸出是(M+1)位。高位輸出的LSB (Least Significant Bit，最低有效位)與低位輸出的MSB (Most Significant Bit，最高有效位)對(duì)應(yīng)。從電流源電路供給的電流是 I_hi = -I_loX2M。圖12是示出根據(jù)該實(shí)施例的驅(qū)動(dòng)狀態(tài)的驅(qū)動(dòng)定時(shí)和操作波形的時(shí)序圖。Vout_h和Vout_l分別是積分輸出Vout的最大信號(hào)和最小信號(hào)。在時(shí)間tl21處，高位轉(zhuǎn)換開始。關(guān)于積分輸出Vout，比較器在時(shí)間tl22處反轉(zhuǎn)輸出，使得高位計(jì)數(shù)被存儲(chǔ)于高位存儲(chǔ)器112中。之后，在經(jīng)過(guò)與時(shí)鐘信號(hào)CLKl和CLK2之間的相位差對(duì)應(yīng)的時(shí)段p31之后，積分操作在時(shí)間tl23處停止。在與計(jì)數(shù)器114的高位為“111”的定時(shí)對(duì)應(yīng)的時(shí)間tl24處，高位轉(zhuǎn)換結(jié)束。之后，在時(shí)間tl25處，低位積分和計(jì)數(shù)開始。比較器當(dāng)輸入是￥0機(jī)_1!時(shí)在時(shí)間tl26處反轉(zhuǎn)輸出并且當(dāng)輸入是Vout_l時(shí)在時(shí)間tl27處反轉(zhuǎn)輸出，并且輸出信號(hào)latch_ll和latch_12。信號(hào)latch_ll是當(dāng)對(duì)于轉(zhuǎn)換使用Vout_h時(shí)從比較器111輸出的信號(hào)latch_I。信號(hào)latch_12是當(dāng)對(duì)于轉(zhuǎn)換使用Vout_l時(shí)從比較器111輸出的信號(hào)latch_l。時(shí)間tl28是計(jì)數(shù)器114的低位為“1111”的定時(shí)，并且與低位轉(zhuǎn)換的結(jié)束時(shí)間對(duì)應(yīng)。 理想地，在從時(shí)間tl26到時(shí)間tl27的時(shí)段p22的范圍內(nèi)進(jìn)行低位轉(zhuǎn)換。但是，由于隨機(jī)噪聲或ADC之間的變動(dòng),積分器的實(shí)際反轉(zhuǎn)定時(shí)分布由圖12中的低位反轉(zhuǎn)定時(shí)分布表示。當(dāng)?shù)臀话哂辔粫r(shí)，時(shí)段P31被調(diào)整，使得分布落入低位轉(zhuǎn)換時(shí)段p21內(nèi)，由此抑制線性的劣化。在本實(shí)施例中，殘余信號(hào)調(diào)整功能和低位冗余化被組合，以即使在低位輸出變動(dòng)時(shí)也抑制線性的劣化。另外，允許較低的殘余信號(hào)調(diào)整精度。在上述的實(shí)施例中，僅示出與像素陣列的一個(gè)列對(duì)應(yīng)的讀取電路。在二維布置像素的像素陣列中，并列地設(shè)置具有相同布置的讀取電路。在圖2、圖6、圖8和圖10中，高位電流源電路101、低位電流源電路102和計(jì)數(shù)器114對(duì)于多個(gè)讀取電路是共用的。注意，雖然在實(shí)施例中向積分電路供給電流，但是，實(shí)施例也適用于使用電壓的多步驟型A/D轉(zhuǎn)換電路布置。雖然已參照示例性實(shí)施例描述了本發(fā)明，但要理解，本發(fā)明不限于公開的示例性實(shí)施例。以下的權(quán)利要求的范圍要被賦予最寬的解釋，以包含所有的修改、等同的結(jié)構(gòu)和功倉(cāng)泛。本申請(qǐng)要求2010年I月13日提交的日本專利申請(qǐng)No. 2010-005153和2010年7月29日提交的日本專利申請(qǐng)No. 2010-171177的權(quán)益，在此通過(guò)引用而并入它們的全部?jī)?nèi)容。
權(quán)利要求
1.一種成像系統(tǒng)，包括以矩陣布置的多個(gè)像素和多個(gè)A/D轉(zhuǎn)換電路，所述多個(gè)像素中的每一個(gè)輸出與入射光對(duì)應(yīng)的像素信號(hào),所述多個(gè)A/D轉(zhuǎn)換電路與所述多個(gè)像素的列對(duì)應(yīng)地設(shè)置， A/D轉(zhuǎn)換電路包含 保持單元，將像素信號(hào)作為電壓電平而保持； 比較器，比較由保持單元保持的電壓電平與基準(zhǔn)電平； 電路，能夠改變由保持單元保持的電壓電平以便以第一速率和比第一速率低的第二速率中的一個(gè)接近基準(zhǔn)電平，其中，由保持單元保持的像素信號(hào)的電壓電平被所述電路以第一速率改變，高位根據(jù)基準(zhǔn)電平與由保持單元保持的電壓電平之間的關(guān)系的反轉(zhuǎn)被確定，之后，由保持單元保持的電壓電平以第二速率被改變，并且低位根據(jù)基準(zhǔn)電平與由保持單元保持的電壓電平之間的關(guān)系的反轉(zhuǎn)被確定；以及 調(diào)整單元，在確定高位之后直到由保持單元保持的電壓電平以第二速率被改變的時(shí)段期間調(diào)整由保持單元保持的電壓電平，使得由保持單元保持的電壓電平與低位在確定高位之后保持單元所保持的電壓電平的整個(gè)可能范圍上保持線性關(guān)系。
2.一種包括成像裝置的成像系統(tǒng)， 成像裝置包含 成像單元，包含以二維陣列布置多個(gè)光電轉(zhuǎn)換元件的像素區(qū)域； A/D轉(zhuǎn)換電路，將成像單元的輸出轉(zhuǎn)換成包含高位和低位的數(shù)字信號(hào)；以及 存儲(chǔ)器，存儲(chǔ)調(diào)整數(shù)據(jù)，并且 A/D轉(zhuǎn)換電路包含 保持單元，保持電壓電平；以及 寫入單元，使保持單元作為初始電平而保持從成像單元輸出的信號(hào)的電壓電平， 其中，A/D轉(zhuǎn)換電路被配置為以第一斜率將由保持單元保持的電壓電平從初始電平變?yōu)榛鶞?zhǔn)電平，并且將對(duì)從變化開始時(shí)的定時(shí)到電壓電平與基準(zhǔn)電平相交時(shí)的定時(shí)的時(shí)間進(jìn)行計(jì)數(shù)的計(jì)數(shù)器的計(jì)數(shù)值確定作為高位，以及在電壓電平已與基準(zhǔn)電平相交以產(chǎn)生電壓電平與基準(zhǔn)電平之間的差之后，以第二斜率將電壓電平變?yōu)榛鶞?zhǔn)電平，并且將對(duì)從以第二斜率的變化開始時(shí)的定時(shí)到電壓電平再次與基準(zhǔn)電平相交時(shí)的定時(shí)的時(shí)間進(jìn)行計(jì)數(shù)的計(jì)數(shù)器的計(jì)數(shù)值確定作為低位，并且其中，所述差的產(chǎn)生量根據(jù)存儲(chǔ)于存儲(chǔ)器中的調(diào)整數(shù)據(jù)被調(diào)整， 成像系統(tǒng)還包括調(diào)整裝置，該調(diào)整裝置包含 提供單元，向A/D轉(zhuǎn)換電路依次供給多個(gè)電壓電平，并使A/D轉(zhuǎn)換電路將所述多個(gè)電壓電平轉(zhuǎn)換成數(shù)字信號(hào)；以及 處理單元，在存儲(chǔ)器中存儲(chǔ)要被用于調(diào)整所述差的產(chǎn)生量的調(diào)整數(shù)據(jù)，使得所述多個(gè)電壓電平和在接收到所述多個(gè)電壓電平時(shí)從A/D轉(zhuǎn)換電路輸出的數(shù)字信號(hào)的值在電壓電平的整個(gè)可能范圍上保持線性。
3.一種成像裝置，包括成像單元、A/D轉(zhuǎn)換電路、存儲(chǔ)器和調(diào)整電路，成像單元包含以二維陣列布置多個(gè)光電轉(zhuǎn)換元件的像素區(qū)域，A/D轉(zhuǎn)換電路將成像單元的輸出轉(zhuǎn)換成包含高位和低位的數(shù)字信號(hào)，存儲(chǔ)器存儲(chǔ)調(diào)整數(shù)據(jù)， A/D轉(zhuǎn)換電路包含保持單元，保持電壓電平；以及 寫入單元，使保持單元作為初始電平而保持從光電轉(zhuǎn)換元件輸出的信號(hào)的電壓電平，其中，A/D轉(zhuǎn)換電路被配置為以第一斜率將由保持單元保持的電壓電平從初始電平變?yōu)榛鶞?zhǔn)電平，并且將對(duì)從變化開始時(shí)的定時(shí)到電壓電平與基準(zhǔn)電平相交時(shí)的定時(shí)的時(shí)間進(jìn)行計(jì)數(shù)的計(jì)數(shù)器的計(jì)數(shù)值確定作為高位，以及在電壓電平已與基準(zhǔn)電平相交以產(chǎn)生電壓電平與基準(zhǔn)電平之間的差之后，以第二斜率將電壓電平變?yōu)榛鶞?zhǔn)電平，并且將對(duì)從以第二斜率的變化開始時(shí)的定時(shí)到電壓電平再次與基準(zhǔn)電平相交時(shí)的定時(shí)的時(shí)間進(jìn)行計(jì)數(shù)的計(jì)數(shù)器的計(jì)數(shù)值確定作為低位，并且其中，所述差的產(chǎn)生量根據(jù)存儲(chǔ)于存儲(chǔ)器中的調(diào)整數(shù)據(jù)被調(diào)整， 調(diào)整數(shù)據(jù)是要被用于控制所述差的產(chǎn)生量、使得供給到A/D轉(zhuǎn)換電路的多個(gè)電壓電平·和在接收到所述多個(gè)電壓電平時(shí)從A/D轉(zhuǎn)換電路輸出的數(shù)字信號(hào)的值在電壓電平的整個(gè)·可能范圍上保持線性的數(shù)據(jù)，以及 調(diào)整電路包含差分控制電路，所述差分控制電路通過(guò)從存儲(chǔ)器讀出調(diào)整數(shù)據(jù)來(lái)控制所述差的產(chǎn)生量。
4.根據(jù)權(quán)利要求3的裝置，其中，A/D轉(zhuǎn)換電路還包含向保持單元分別供給第一電流和電流值與第一電流不同的第二電流的第一電流源和第二電流源，并且通過(guò)向保持單元供給第一電流和第二電流而以第一斜率和第二斜率改變電壓電平。
5.根據(jù)權(quán)利要求3的裝置，其中，差分控制電路控制驅(qū)動(dòng)A/D轉(zhuǎn)換電路的時(shí)鐘信號(hào)的相位。
6.根據(jù)權(quán)利要求3的裝置，其中，差分控制電路控制從以第二斜率的電壓電平的變化開始時(shí)的定時(shí)到計(jì)數(shù)器開始計(jì)數(shù)時(shí)的定時(shí)的時(shí)間。
7.根據(jù)權(quán)利要求4的裝置，其中，A/D轉(zhuǎn)換電路還包含第三電流源，第三電流源通過(guò)在電壓電平以第一斜率從初始電平變?yōu)榛鶞?zhǔn)電平時(shí)由保持單元保持的電壓電平已與基準(zhǔn)電平相交之后并且在電壓電平以第二斜率變?yōu)榛鶞?zhǔn)電平之前向保持單元供給電流，來(lái)改變電壓電平，以及 差分控制電路通過(guò)控制第三電流源改變電壓電平的時(shí)間段來(lái)控制所述差的產(chǎn)生量。
8.根據(jù)權(quán)利要求3的裝置，其中，A/D轉(zhuǎn)換電路還包含電流源，所述電流源通過(guò)在電壓電平以第一斜率從初始電平變?yōu)榛鶞?zhǔn)電平時(shí)由保持單元保持的電壓電平已與基準(zhǔn)電平相交之后并且在電壓電平以第二斜率變?yōu)榛鶞?zhǔn)電平之前向保持單元供給電流，來(lái)改變電壓電平，以及 差分控制電路通過(guò)控制要從電流源供給到保持單元的電流的值來(lái)控制所述差的產(chǎn)生量。
9.根據(jù)權(quán)利要求3的裝置，其中，A/D轉(zhuǎn)換電路被配置為能夠改變低位的數(shù)量。
全文摘要
一種成像系統(tǒng)包括A/D轉(zhuǎn)換器，該A/D轉(zhuǎn)換器包含保持單元，將像素信號(hào)作為電壓電平而保持；比較器，比較保持的電壓電平與基準(zhǔn)電平；電路，能夠改變電壓電平以便以第一速率和第二速率接近基準(zhǔn)電平，其中，電壓電平以第一速率變化以根據(jù)基準(zhǔn)電平與電壓電平之間的關(guān)系的反轉(zhuǎn)確定高位，之后，電壓電平以第二速率改變以根據(jù)基準(zhǔn)電平與電壓電平之間的關(guān)系的反轉(zhuǎn)確定低位；以及調(diào)整單元，在確定高位之后直到電壓電平以第二速率改變的時(shí)段期間調(diào)整電壓電平，使得低位與電壓電平保持線性關(guān)系。
文檔編號(hào)H03M1/54GK102714704SQ20108006102
公開日2012年10月3日 申請(qǐng)日期2010年12月20日 優(yōu)先權(quán)日2010年1月13日
發(fā)明者山崎和男, 樋山拓己, 池田泰二 申請(qǐng)人:佳能株式會(huì)社