專利名稱：運算放大器的制作方法
技術領域：
本發(fā)明涉及一種運算放大器，具體涉及一種應用在液晶顯示器中的IXD(液晶顯 示器)源驅動器的驅動電路的運算放大器。
背景技術：
有源矩陣型液晶顯示器包括分別沿行方向和列方向的掃描線和數(shù)據(jù)線，并且像素 被布置在掃描線與數(shù)據(jù)線的交叉點的矩陣中。在每個像素中布置有(由薄膜晶體管等形成 的)有源元件。有源元件的柵電極連接至掃描線，而漏電極連接至數(shù)據(jù)線。此外，作為電容 性負載的等同物的液晶電容器的一個端子連接至有源元件的源電極，而液晶電容器的另一 端子連接至公共電極線。掃描線驅動電路和數(shù)據(jù)線驅動電路分別連接至掃描線和數(shù)據(jù)線。在液晶顯示器中，通過掃描線驅動電路從頂部到底部對掃描線進行串聯(lián)掃描，以 便通過布置在各像素中的有源元件將來自數(shù)據(jù)線驅動電路的電壓施加到液晶電容器上。在 液晶顯示器中，根據(jù)施加到液晶電容器的電壓來改變液晶分子的排列，由此改變透光率。在已知的液晶顯示器中，每隔預定的周期使通過有源元件從數(shù)據(jù)線施加到液晶電 容器的電壓(以下稱為像素電壓)的極性反相。總之，以交替的方式來驅動像素，并且這是 因為在將某一電壓施加到液晶電容器上時，隨著時間流逝的同時使物理特性會發(fā)生退化。 目前，極性表示基于液晶的公共電極線的電壓(Vcom)的像素電壓的正或負。例如，已知點 反相驅動法和雙線點反相驅動法(two-line-dot inversion drivemethod)來作為驅動像 素的方法。點反相驅動法是每掃描一根掃描線時使像素電壓的極性反相的方法，而雙線點 反相驅動法是每掃描兩根掃描線時使像素電壓的極性反相的方法。最近，大液晶顯示器的趨勢造成液晶面板的分辨率和顯示尺寸的增加。液晶面板 的分辨率和顯示尺寸的提高造成數(shù)據(jù)線的數(shù)量和數(shù)據(jù)線待驅動的長度增加，以及連接至一 根數(shù)據(jù)線的像素的數(shù)量增加。這導致由LCD源驅動器驅動的面板的負載提高。在LCD源驅 動器的輸出緩沖器的特征參數(shù)當中，壓擺率是用于判斷圖像質量的視覺失效(failure)的 重要特征參數(shù)。簡而言之，負載電容的提高導致LCD源驅動器輸出的壓擺率的退化。為了 防止這種情形，需要增強輸出緩沖器的壓擺率的特性，以便驅動較高的負載。圖8是示出在日本未經(jīng)審查的專利申請公開No. 61-35004中公布的運算放大器的 結構的電路圖。該運算放大器是包括被進行推挽驅動的AB類輸出級的典型放大器。該電 路包括差分放大器1 ；P溝道MOS晶體管2、3 ；N溝道MOS晶體管4、5 ；恒壓電源6、7 ；和恒流 電源8、9。以電壓跟隨器方式來連接輸出端VOUTl和差分放大器1的負相輸入。差分放大器 1的輸出AOUTl放大輸入端SINl，并被連接至P溝道MOS晶體管2的漏極、N溝道MOS晶體管4的源極、N溝道MOS晶體管5的柵極、和恒流電源9。恒流電源9的另一端子連接至負電壓電源VSS。N溝道MOS晶體管5的源極連接 至負電壓電源VSS，并且漏極連接至輸出端V0UT1、P溝道MOS晶體管3的漏極、和差分放大 器1的負相輸入。P溝道MOS晶體管3包括源極，其連接至正電源電壓VDD ；柵極，其連接 至恒流電源8、P溝道MOS晶體管2的源極、和N溝道MOS晶體管4的漏極；以及漏極，其連 接至輸出端V0UT1、N溝道MOS晶體管5的漏極、和差分放大器1的負相輸入。恒流電源8的另一端子連接至正電壓電源VDD。P溝道MOS晶體管2的柵極通過恒 壓電源6連接至正電壓電源VDD，并且被偏壓成比正電壓電源VDD低某一電壓。N溝道MOS 晶體管4的柵極通過恒壓電源7連接至負電壓電源VSS，并且被偏壓成比負電壓電源VSS高 某一電壓。接下來，將描述圖8所示的電路的操作。在圖8中，輸出級中的輸出端VOUTl響應 差分放大器1的輸入Sim。串聯(lián)連接的P溝道MOS晶體管3和N溝道MOS晶體管5都流動 相同的零輸入電流(I1 = I2)。恒流電源8使I3從正電壓電源VDD流動至P溝道MOS晶體管3的柵極連接至的 節(jié)點。I3分成兩部分I4和15，并且I4和I5中的每一個分別流動至P溝道MOS晶體管2和N 溝道MOS晶體管4。P溝道MOS晶體管2和N溝道MOS晶體管4是連接在P溝道MOS晶體 管3的柵極與N溝道MOS晶體管5的柵極之間的互補晶體管。恒流電源9使I6 WN溝道MOS晶體管5的柵極連接至的節(jié)點流動至負電壓電源 VSS0差分放大器1解調(diào)作為I6的一部分的在恒流電源9中流動的電流17(16 = I4+I5+I7)。包括恒流電源8、9的偏壓結構對作為共柵單位增益電平偏移器的P溝道MOS晶體 管2和N溝道MOS晶體管4進行操作。在由差分放大器1調(diào)制I7時，N溝道MOS晶體管5的柵極電位改變，該柵極電位的 變化改變12。簡而言之，由于I7增大，所以N溝道MOS晶體管5的柵極電位上升。此時，由 于I6為常數(shù)，所以I5減小。這樣提高P溝道MOS晶體管3的柵極的電位，該柵極電位的升 高導致了 I1的減小，結果輸出端VOUTl的電流被減弱。由于N溝道MOS晶體管4的漏極連 接至P溝道MOS晶體管2的源極，所以共柵連接產(chǎn)生從N溝道MOS晶體管5的柵極到P溝 道MOS晶體管3的柵極的單位增益。同時，I5隨差分放大器1減小I7而增大。因此，降低了 N溝道MOS晶體管5的柵 極電位，該柵極電位的降低減小了 12。N溝道MOS晶體管4的操作降低P溝道MOS晶體管3 的柵極電位，該柵極電位的降低增大I1，結果輸出端VOUTl供應電流。如上所述，P溝道MOS 晶體管3和N溝道MOS晶體管5被推挽驅動。接下來，在圖9中示出了差分放大器的一個示例。該差分放大器包括形成差分對 的P溝道MOS晶體管10、11 ；形成電流鏡電路的N溝道MOS晶體管12、13 ；和用作恒流電源 的P溝道MOS晶體管14。P溝道MOS晶體管10、11的柵極分別連接至反相輸入端Vin (-)、 和非反相輸入端Vin (+)。反相輸入端Vin(-)是圖8所示的差分放大器1的負相輸入，并且 以電壓跟隨器的方式連接至輸出端VOUTl。用作恒流電源的P溝道MOS晶體管14具有連接至正電壓電源VDD的源極、連接至P溝道MOS晶體管10、11的源極的漏極、和連接至偏壓電 源BPl以使恒定漏極電流I8流動的柵極。N溝道MOS晶體管12具有連接至負電壓電源VSS的源極、以及連接至P溝道MOS晶體管10的漏極的柵極和漏極。N溝道MOS晶體管13具有連接至負電壓電源VSS的源極、 連接至N溝道MOS晶體管12的柵極的柵極、和連接至P溝道MOS晶體管11的漏極的漏極。 連接P溝道MOS晶體管11和N溝道MOS晶體管13的漏極的節(jié)點是差分放大器的輸出端 A0UT1。輸出端AOUTl是差分放大器1的輸出，并連接至圖8所示的放大器的N溝道MOS晶 體管5的柵極。接下來，將描述圖9所示的差分放大器的操作。在圖9所示的差分放大器中，在 形成差分對的P溝道MOS晶體管10、11中接收施加到反相輸入端Vin (-)和非反相輸入端 Vin(+)的差分輸入信號。差分對的輸出出現(xiàn)在P溝道MOS晶體管10、11的漏極中。該差分 信號被輸入到用作有源負載的電流鏡電路的N溝道MOS晶體管12、13中。N溝道MOS晶體 管12、13將差分輸出信號轉化為單端信號。轉化成單端信號的信號是放大器的輸出信號， 并且從輸出端AOUTl輸出。

發(fā)明內(nèi)容
圖10示出將圖8所示的運算放大器與圖9所示的差分放大器結合的電路圖。此 時，在P溝道MOS晶體管14的柵極與漏極之間存在寄生電容器15。圖11示出當升高和降低輸出端VOUTl的電壓時的波形。當提高輸出端VOUTl的電壓時，大大地提高了反相輸入端Vin(-)和非反相輸入端 Vin(+)的電位，因此提高節(jié)點1的電位。由于提高了節(jié)點1的電位，所以通過寄生電容器 15也提高了 P溝道MOS晶體管14的柵極(節(jié)點BPl)的電位。由于臨時提高了 P溝道MOS 晶體管14的柵極的電位，所以減小了 P溝道MOS晶體管14的柵極與源極之間的電位差，減 小了偏壓電流I8，并降低了壓擺率。 總之，如圖11所示，當提高輸出端VOUTl時，提高了 P溝道MOS晶體管14的柵極 (節(jié)點BPl)的電位，因此減小了 VOUTl的壓擺率。另一方面，當輸出端VOUTl的電壓降低時，反相輸入端Vin(-)和非反相輸入端 Vin(+)的電位降低，因此降低了節(jié)點1的電位。由于節(jié)點1的電位降低，所以通過寄生電 容器15也降低了 P溝道MOS晶體管14的柵極的電位。由于臨時降低了 P溝道MOS晶體管 14的柵極的電位，所以增大了 P溝道MOS晶體管14的柵極與源極之間的電位差，增大了偏 壓電流I8，偏壓電流I8的增大增強了壓擺率?？傊?，在圖10所示的電路中，盡管在降低輸出時提高了壓擺率，但在上升操作中 減小了偏壓電流，這樣由于寄生電容器15的影響所以減小了壓擺率。例如，在液晶顯示器中，IXD源驅動器的輸出上升時的壓擺率與下降操作中的壓擺 率不同，并且這可導致諸如垂直線或BLOCK DIM(塊模糊)的顯示故障。盡管已對由P溝道MOS晶體管形成的差分放大器情形作出了說明，但在由于相同 的原理，由N溝道MOS晶體管形成的差分放大器中，在輸出降低時壓擺率被降低。本發(fā)明的實施例的第一示例性方面是一種運算放大器，其包括差分放大器輸入 級，其向差分對供應操作電流，差分放大器輸入級包括具有第一極性的第一晶體管；推挽放 大器輸出級，其包括具有第一極性的第二晶體管、和具有第二極性的第三晶體管，第二晶體 管與第三晶體管被串聯(lián)連接；和電容元件，其連接第一晶體管的柵極與第二晶體管的柵極。通過采用這樣的構造，通過第二晶體管的電壓波動能抑制由于寄生電容所引起的第一晶體管的電壓波動，由此能增強輸出信號的壓擺率。本發(fā)明的實施例的第二示例性方面是一種運算放大器，其包括差分放大器輸入 級，其向差分對供應操作電流，差分放大器輸入級包括具有第一晶體管；推挽放大器輸出 級，其包括串聯(lián)連接的第二晶體管和第三晶體管，第二晶體管與第三晶體管具有不同的極 性；和電容元件，其使第一晶體管的柵極與第二晶體管和第三晶體管中任何一個的柵極連 接。將與輸入到差分放大器輸入級的輸入信號的電位反相改變的電位供應至電容元件的端 子上，該電容元件的端子連接至第二晶體管與第三晶體管中任何一個的柵極。根據(jù)本發(fā)明，能夠增強從運算放大器輸出的輸出信號的壓擺率。


結合附圖，從以下某些示例性實施例的描述中，以上及其它示例性方面、優(yōu)點和特 征將變得更加明顯，其中圖1是示出根據(jù)第一示例性實施例的運算放大器的電路圖；圖2是示出根據(jù)第一示例性實施例的運算放大器的輸出波形的時序圖； 圖3是示出根據(jù)第二示例性實施例的運算放大器的電路圖；圖4是示出根據(jù)第二示例性實施例的運算放大器的輸出波形的時序圖；圖5是示出根據(jù)本發(fā)明的運算放大器的輸出級晶體管的柵極與偏壓布線的布局 示例的示意圖；圖6是示出根據(jù)本發(fā)明的運算放大器的與輸出級晶體管的柵極連接的節(jié)點與偏 壓布線的布局示例的示意圖；圖7是示出根據(jù)本發(fā)明的運算放大器的與輸出級晶體管的柵極連接的節(jié)點與偏 壓布線的布局示例的示意圖；圖8是示出在日本未經(jīng)審查的專利申請公開No. 61-35004中公布的運算放大器的 結構的電路圖；圖9是示出根據(jù)現(xiàn)有技術的差分放大器的構造示例的電路圖；圖10是對由本發(fā)明解決的問題進行描述的電路圖；以及圖11是示出圖10所示的運算放大器中的輸出波形的時序圖。
具體實施例方式[第一示例性實施例]以下，將參考附圖描述本發(fā)明的示例性實施例。圖1是根據(jù)本發(fā)明第一示例性實施例的運算放大器的電路圖。圖1所示的電路由 差分放大器輸入級101和推挽放大器輸出級102構成。差分放大器輸入級101由形成差分對的P溝道MOS晶體管10、11 ；形成電流鏡電 路的N溝道MOS晶體管12、13 ；和用作恒流電源的P溝道MOS晶體管14 (第一晶體管)構 成。P溝道MOS晶體管10、11的每個柵極分別連接至反相輸入端Vin (-)、和非反相輸入端 Vin (+) 反相輸入端Vin(-)以電壓跟隨器的方式連接至輸出端VOUTl。用作恒流電源的P 溝道MOS晶體管14具有連接至正電壓電源VDD的源極、連接至P溝道MOS晶體管10、11的 源極的漏極、和連接至偏壓電源BPl以使恒定漏極電流流動的柵極。
N溝道MOS晶體管12的源極連接至負電壓電源VSS，并且柵極和漏極連接至P溝 道MOS晶體管10的漏極。N溝道MOS晶體管13具有連接至負電壓電源VSS的源極、連接至 N溝道MOS晶體管12的柵極的柵極、和連接至P溝道MOS晶體管11的漏極的漏極。連接P 溝道MOS晶體管11和N溝道MOS晶體管13的漏極的節(jié)點是差分放大器輸入級101的輸出 端AOUTl。輸出端AOUTl連接至放大器的N溝道MOS晶體管5的柵極。接下來，將描述推挽放大器輸出級102。推挽放大器輸出級102包括P溝道MOS晶 體管2、P溝道MOS晶體管3 (第二晶體管)、N溝道MOS晶體管4、N溝道MOS晶體管5 (第 三晶體管)、恒壓電源6、7、和恒流電源8、9。以電壓跟隨器的方式來連接輸出端VOUTl與差分放大器輸入級101的反相輸入端 Vin (-)。差分放大器輸入級101的輸出AOUTl連接至P溝道MOS晶體管2的漏極、N溝道 MOS晶體管4的源極、N溝道MOS晶體管5的柵極、和恒流電源9。恒流電源9的另一端連 接至負電壓電源VSS。N溝道MOS晶體管5具有連接至負電壓電源VSS的源極；和連接至輸出端VOUTl、 P溝道MOS晶體管3的漏極、以及差分放大器輸入級101的反相輸入端Vin (-)的漏極。P溝道MOS晶體管3具有源極，其連接至正電源電壓VDD ；柵極，其連接至恒流電 源8、P溝道MOS晶體管2的源極、和N溝道MOS晶體管4的漏極；和漏極，其連接至輸出端 V0UT1、N溝道MOS晶體管5的漏極、和差分放大器輸入級101的反相輸入端Vin (-)。 恒流電源8的另一端子連接至正電壓電源VDD。P溝道MOS晶體管2的柵極通過恒 壓電源6連接至正電壓電源VDD，并且被偏壓成比正電壓電源VDD低某一電壓。N溝道MOS 晶體管4的柵極通過恒壓電源7而連接至負電壓電源VSS，并且被偏壓成比負電壓電源VSS 高某一電壓。在根據(jù)第一示例性實施例的運算放大器中，通過電容元件16連接差分放大器輸 入級101的P溝道MOS晶體管14的柵極(節(jié)點BPl)與形成推挽放大器輸出級102的P溝 道MOS晶體管3的柵極(節(jié)點P3G)。此時，通過電容元件16連接的MOS晶體管被形成為具有相同的極性。總之，在第 一示例性實施例中，將差分放大器輸入級的MOS晶體管14的極性與形成推挽放大器輸出級 102的MOS晶體管3的極性形成為相同(P溝道)。應指出的是，通過電容元件16連接的MOS晶體管形可以被成為具有相反的極性。 在該情況下，例如，通過電容元件連接P溝道MOS晶體管14的柵極與N溝道MOS晶體管5的 柵極，并且在MOS晶體管14的柵極與MOS晶體管3的柵極之間設置有使電位反相的電路。接下來，將描述圖1所示的運算放大器的操作。在差分放大器輸入級101中，由形成差分對的P溝道MOS晶體管10、11接收施加到 反相輸入端Vin(-)和非反相輸入端Vin (+)的差分輸入信號。差分對的輸出出現(xiàn)在P溝 道MOS晶體管10、11的漏極中。差分信號被輸入用作有源負載的電流鏡電路的N溝道MOS 晶體管12、13。N溝道MOS晶體管12、13將差分輸出信號轉化為單端信號。轉化成單端信 號的信號是放大器的輸出信號，并且從輸出端AOUTl輸出。接下來，將描述推挽放大器輸出級102的操作。在推挽放大器輸出級102中，輸出 級的輸出端V0UT1響應差分放大器輸入級101的輸入smi。串聯(lián)連接的Ρ溝道MOS晶體管 3和N溝道MOS晶體管5都流動相同的零輸入電流(I1 = I2)。
恒流電源8使13從正電壓電源VDD流動至P溝道M0S晶體管3的柵極連接至的 節(jié)點。13分成兩部分14和15，并且14和15中的每一個分別在P溝道M0S晶體管2和N溝 道M0S晶體管4中流動。P溝道M0S晶體管2和N溝道M0S晶體管4是連接在P溝道M0S 晶體管3與N溝道M0S晶體管5的柵極之間的互補晶體管。恒流電源9使16從N溝道M0S晶體管5的柵極連接至的節(jié)點流動至負電壓電源 VSS。差分放大器輸入級101解調(diào)作為16 —部分的在恒流電源9中流動的電流17(16 = I4+I5+I7)。包括恒流電源8、9的偏壓結構對作為共柵單位增益電平偏移器的P溝道M0S晶體 管2和N溝道M0S晶體管4進行操作。當差分放大器輸入級101調(diào)整17時，改變了 N溝道M0S晶體管5的柵極電位，該柵 極電位的變化改變12。簡而言之，由于17增大，所以使N溝道M0S晶體管5的柵極電位上 升。此時，由于16為常數(shù)，所以使15減小。由于這樣提高了 P溝道M0S晶體管3的柵極的 電位，所以減小了 L，結果輸出端V0UT1的電流被減弱。由于N溝道M0S晶體管4的漏極連 接至P溝道M0S晶體管2的源極，所以共柵連接產(chǎn)生從N溝道M0S晶體管5的柵極到P溝 道M0S晶體管3的柵極的單位增益。另一方面，當差分放大器輸入級101減小17時，使15增大。因此，降低N溝道M0S 晶體管5的柵極電位，該柵極電位的降低減小了 12。N溝道M0S晶體管4的操作降低了 P溝 道M0S晶體管3的柵極電位，該柵極電位的降低增大了 L，結果輸出端V0UT1供應電流。如 上所述，P溝道M0S晶體管3和N溝道M0S晶體管5被推挽驅動。應指出的是，差分放大器輸入級101和推挽放大器輸出級102與參考圖8和9所 描述的類似。接下來參考圖1和2，將描述V0UT1的升高和降低。圖2是示出根據(jù)第一示例性實 施例的運算放大器的輸出波形的示意圖，并分別示出BP1、P3G、V0UT1的時間與電壓之間的關系。當提高輸出端V0UT1的電壓時，大大地提高了反相輸入端Vin(-)和非反相輸入端 Vin(+)的電位，并且提高了節(jié)點1的電位。由于提高了節(jié)點1的電位，所以通過寄生電容器 15也提高了 P溝道M0S晶體管14的柵極電位。另一方面，當輸出端V0UT1的電壓降低時，降低了推挽放大器輸出級102的P溝道 M0S晶體管3(節(jié)點P3G)的柵極電位。此時，通過電容元件16來連接差分放大器輸入級101 的P溝道M0S晶體管14的柵極(節(jié)點BP1)與形成推挽放大器輸出級102的P溝道M0S晶 體管3的柵極(節(jié)點P3G)。在該情況下，通過電容元件16使P溝道M0S晶體管14的柵極(節(jié)點BP1)電位降 低。因此，使P溝道M0S晶體管14的柵極電位比在沒有連接P溝道M0S晶體管3與P溝道 M0S晶體管14的情形下更低?？傊?，通過利用P溝道M0S晶體管3的柵極(節(jié)點P3G)，將反相電位(與輸入到 差分放大器輸入級loi的輸入信號smi反相改變的電位)施加到其中的電位由于寄生電 容15而被升高的P溝道M0S晶體管14的柵極上，能夠降低P溝道M0S晶體管14的柵極電 位。此時，將與輸入到差分放大器輸入級101的輸入信號smi的電位反相改變的電位
8供應至電容元件16的連接至P溝道MOS晶體管3的柵極(節(jié)點P3G)側的端子上。因此，能增大恒流電源的P溝道MOS晶體管14的柵極與源極之間的電位差，并增 大偏壓電流值，偏壓電流的增大實現(xiàn)了高的壓擺率。將(P溝道MOS晶體管3與P溝道MOS晶體管14被連接的)圖2與(P溝道MOS 晶體管3與P溝道MOS晶體管14沒有被連接的)圖11相比較，在圖11中當上升時，節(jié)點 BPl被提高。然而，在圖2中，當上升時，節(jié)點P3G被降低，這意味著節(jié)點BPl也被降低。簡 而言之，與圖11的情形相比較，在圖2中，提高了在提高輸出VOUTl時的壓擺率。

另一方面，當輸出端VOUTl的電壓降低時，反相輸入端Vin(-)和非反相輸入端 Vin(+)的電位降低，因此減小了節(jié)點1的電位。由于使節(jié)點1的電位減小，所以通過寄生 電容器15也減小了 P溝道MOS晶體管14的柵極(節(jié)點BPl)電位。由于臨時降低了 P溝 道MOS晶體管14的柵極的電位，所以增大了 P溝道MOS晶體管14的柵極與源極之間的電 位差，增大了偏壓電流，并增強了壓擺率。此時，由于在輸出級處P溝道MOS晶體管3的柵 極(節(jié)點P3G)電位不改變，所以電容元件16不會對差分放大器輸入級101的恒流電源的 P溝道MOS晶體管14的柵極(節(jié)點BPl)電位有任何影響。根據(jù)本發(fā)明的第一示例性實施例，通過將電容元件16布置在推挽放大器輸出級 102的P溝道MOS晶體管3的柵極與差分放大器輸入級101的恒流電源的P溝道MOS晶體 管14的柵極之間，在不削弱通過寄生電容器15使在輸出降低時對壓擺率的增強的情況下， 能夠在輸出提高時對壓擺率的降低進行增強?？傊鶕?jù)本發(fā)明的第一示例性實施例，能夠防止使差分放大器輸入級101的恒 流電源的電流值變小，并且當來自推挽放大器輸出級102的輸出信號改變時，能夠防止由 輸出信號的壓擺率的降低所引起的特性退化。應指出的是，在第一示例性實施例中，提供(由恒流電源8、9 ；P溝道MOS晶體管2 ； N溝道MOS晶體管4形成的)電平偏移電路，其通過電平偏移來向推挽放大器輸出級102輸 出差分輸出電壓，并且基于差分輸出電壓和電平偏移電壓來驅動推挽放大器。然而，在本發(fā) 明的第一示例性實施例中不一定要提供電平偏移電路，而是可適當?shù)貙⑵涫÷?。當省略?平偏移電路時，基于差分輸出電壓來驅動推挽放大器。此外，即使當連接P溝道MOS晶體管14的柵極(節(jié)點BPl)與P溝道MOS晶體管 3的柵極(節(jié)點P3G)的電容元件16的電容較小時，也能獲得足夠的效果。例如，如圖5所示，通過布局來電容性地耦聯(lián)偏壓布線(節(jié)點BPl)與輸出級晶體 管(P溝道MOS晶體管3)的柵極，在不增大布局面積的情況下可增強壓擺率。此外，例如，如圖6和7所示，通過布局來電容地性耦聯(lián)偏壓布線(節(jié)點BPl)與連 接至輸出級晶體管(P溝道MOS晶體管3)的柵極的節(jié)點(P3G)，在不增大布局面積的情況下 可增強壓擺率。[第二示例性實施例]圖3是根據(jù)本發(fā)明第二示例性實施例的運算放大器的電路圖。與圖1所示電路的 情況相類似，圖3所示的電路也由差分放大器輸入級101和推挽放大器輸出級102構成。在 圖3中，與圖1所示部件相同的部件由相同的附圖標記表示，并且省略對它們的說明。圖3與圖1的不同之處在于差分放大器輸入級101的差分對由N溝道MOS晶體管 19,20構成，電流鏡電路由P溝道MOS晶體管17、18構成，而用作恒流電源的晶體管21 (第一晶體管)由N溝道M0S晶體管構成。此時，N溝道M0S晶體管21的柵極通過電容元件23 連接至N溝道晶體管35 (第二晶體管)的柵極。此外，輸出端A0UT2連接至P溝道晶體管 33 (第三晶體管)的柵極。簡而言之，在根據(jù)本發(fā)明第二示例性實施例的運算放大器中，代替根據(jù)第一示例 性實施例的差分放大器，使用接收N溝道M0S晶體管中的反相輸入端Vin(-)和非反相輸入 端Vin(+)的差分放大器。此外，在第二示例性實施例中，差分放大器的輸出連接至推挽放 大器輸出級102的P溝道M0S晶體管33的柵極。根據(jù)第二示例性實施例的操作如圖4所 示，這意味著其與第一示例性實施例的情形相反。將描述根據(jù)本發(fā)明第二示例性實施例的運算放大器的差分放大器輸入級101。N溝道M0S晶體管19、20的柵極分別連接至反相輸入端Vin (-)、和非反相輸入端 Vin(+)。以電壓跟隨器的方式來連接反相輸入端Vin (-)與輸出端V0UT2。用作恒流電源的 N溝道M0S晶體管21具有連接至負電壓電源VSS的源電極；連接至N溝道M0S晶體管19、 20的源電極的漏極；和連接至偏壓電源BN1以使恒定漏極電流流動的柵極。P溝道M0S晶體管17具有連接至正電壓電源VDD的源極，以及連接至N溝道M0S 晶體管19的漏極的柵極和漏極。P溝道M0S晶體管18具有連接至正電壓電源VDD的源極、 連接至P溝道M0S晶體管17的柵極的柵極、和連接至N溝道M0S晶體管20的漏極的漏極。 連接N溝道M0S晶體管20和P溝道M0S晶體管18的漏極的節(jié)點是差分放大器輸入級101 的輸出端A0UT2。輸出端A0UT2連接至放大器的P溝道M0S晶體管33的柵極。應指出的是，第二示例性實施例的推挽放大器與第一示例性實施例的相同，因此 將省略其說明。接下來參考圖3和4，將描述V0UT2的升高和降低。圖4是示出根據(jù)第二示例性實 施例的運算放大器的輸出波形的示意圖，并分別示出BN1、N5G、V0UT2的時間與電壓之間的關系。當提高輸出端V0UT2的電壓時，提高了反相輸入端Vin(-)和非反相輸入端Vin(+) 的電位，因此提高了節(jié)點2的電位。由于提高了節(jié)點2的電位，所以通過寄生電容器22也 提高了 N溝道M0S晶體管21的柵極(節(jié)點BN1)的電位。由于臨時提高了 N溝道M0S晶體 管21的柵極的電位，所以增大了 N溝道M0S晶體管21的柵極與源電極之間的電位差，增大 了偏壓電流，偏壓電流的增大增強了壓擺率。此時，由于輸出級的N溝道M0S晶體管35的 柵極(節(jié)點N5G)電位不改變，所以電容元件23不會對差分放大器輸入級101的恒流電源 的P溝道M0S晶體管21的柵極(節(jié)點BN1)電位有任何影響。另一方面，當輸出端V0UT2的電壓降低時，反相輸入端Vin(-)和非反相輸入端 Vin(+)的電位大大地降低，因此降低了節(jié)點2的電位。由于降低了節(jié)點2的電位，所以通過 寄生電容器22也降低N溝道M0S晶體管21的柵極的電位。此外，在輸出端V0UT2的電壓降低的定時處，推挽放大器輸出級102的N溝道M0S 晶體管35的柵極(節(jié)點N5G)電位被提高。此時，通過電容元件23連接差分放大器輸入級 101的N溝道M0S晶體管21的柵極(節(jié)點BN1)與形成推挽放大器輸出級102的N溝道M0S 晶體管35的柵極(節(jié)點N5G)。因此，在該情況下，通過電容元件23使N溝道M0S晶體管21的柵極(節(jié)點BN1) 電位提高。因此，N溝道M0S晶體管21的柵極電位比在N溝道M0S晶體管35與N溝道M0S
10晶體管21沒有連接的情形中的更高。總之，通過利用N溝道MOS晶體管35的柵極(節(jié)點N5G)，將反相電位(與輸入差 分放大器輸入級101的輸入信號SIN2反相改變的電位)施加到在其中由于寄生電容器22 而導致電位被降低的N溝道MOS晶體管21的柵極，能夠提高N溝道MOS晶體管21的柵極 電位。此時，將與輸入差分放大器輸入級101的輸入信號SIN2的電位反相改變的電位提供 給電容元件23的連接至N溝道MOS晶體管35的柵極(節(jié)點N5G)的端子。因此，能增大恒流電源的N溝道MOS晶體管21的柵極與源電極之間的電位差，增大偏壓電流值，并實現(xiàn)高的壓擺率。根據(jù)本發(fā)明的第二示例性實施例，通過將電容元件23布置在推挽放大器輸出級 102的N溝道MOS晶體管35的柵極與差分放大器輸入級101的恒流電源的N溝道MOS晶體 管21的柵極之間，在不削弱通過寄生電容器22使在輸出提高時對壓擺率的增強的情況下， 如上所述，能夠當輸出降低時使得壓擺率的降低得到改善。因此，能在輸出的上升和下降的 任何操作中獲得高的壓擺率。在第二示例性實施例中，提供(由恒流電源8、9 ；P溝道MOS晶體管2 ；N溝道MOS 晶體管4形成的)電平偏移電路，其通過電平偏移向推挽放大器輸出級102輸出差分輸出 電壓，并且基于差分輸出電壓和電平偏移電壓來驅動推挽放大器。然而，在本發(fā)明的第二示 例性實施例中不一定要提供電平偏移電路，而是可適當?shù)貙⑵涫÷?。如果省略電平偏移?路，則基于差分輸出電壓來驅動推挽放大器。此外，即使當連接N溝道MOS晶體管21的柵極(節(jié)點BNl)與N溝道MOS晶體管 35的柵極(節(jié)點N5G)的電容元件23的電容較小時，也能獲得足夠的效果。例如，如圖5所示，通過布局來電容性地耦聯(lián)偏壓布線(節(jié)點BNl)與輸出級晶體 管(N溝道MOS晶體管35)的柵極，在不增大布局面積的情況下可改善壓擺率。此外，例如，如圖6和7所示，通過布局來電容性地耦聯(lián)偏壓布線(節(jié)點BNl)與連 接至輸出級晶體管(N溝道MOS晶體管35)的柵極的節(jié)點(N5G)，在不增大布局面積的情況 下可改善壓擺率。盡管已根據(jù)若干示例性實施例描述了本發(fā)明，但本領域的技術人員將意識到的 是，在所附權利要求的精神和范圍內(nèi)，能夠對本發(fā)明進行各種變型的實踐，并且本發(fā)明不局 限于上述示例。此外，權利要求的范圍不受上述示例性實施例限制。此外，應指出的是，申請人的意圖是覆蓋所有權利要求的等同物，即使對在審查期 間對權利要求進行的修改也是如此。
權利要求
一種運算放大器，包括差分放大器輸入級，用于向差分對供應操作電流，所述差分放大器輸入級包括具有第一極性的第一晶體管；推挽放大器輸出級，包括具有所述第一極性的第二晶體管和具有第二極性的第三晶體管，所述第二晶體管與所述第三晶體管串聯(lián)連接；以及電容元件，用于連接所述第一晶體管的柵極與所述第二晶體管的柵極。
2.根據(jù)權利要求1所述的運算放大器，其中，所述推挽放大器輸出級包括電平偏移電路，所述電平偏移電路在對差分輸出電壓進行 電平偏移之后輸出差分輸出電壓，并且所述推挽放大器輸出級基于所述差分輸出電壓和所 述電平偏移電壓來被驅動。
3.根據(jù)權利要求1所述的運算放大器，其中， 所述差分放大器輸入級包括由P溝道MOS晶體管形成的差分對，所述第一和所述第二 晶體管由P溝道MOS晶體管形成，而所述第三晶體管由N溝道MOS晶體管形成，以及當來自所述差分放大器輸入級的輸出信號上升時，從所述第二晶體管的柵極至所述第 一晶體管的柵極提供負電位。
4.根據(jù)權利要求1所述的運算放大器，其中，所述差分放大器輸入級包括由N溝道MOS晶體管形成的差分對，所述第一和所述第二 晶體管由N溝道MOS晶體管形成，而所述第三晶體管由P溝道MOS晶體管形成，以及當來自所述差分放大器輸入級的輸出信號下降時，從所述第二晶體管的柵極至所述第 一晶體管的柵極提供正電位。
全文摘要
本發(fā)明提供一種運算放大器。該運算放大器包括差分放大器輸入級，其向差分對供應操作電流，該差分放大器輸入級包括具有第一極性的第一晶體管；推挽放大器輸出級，其包括具有第一極性的第二晶體管、和具有第二極性的第三晶體管，所述第二晶體管與第三晶體管串聯(lián)連接；以及電容元件，其連接第一晶體管的柵極與第二晶體管的柵極。
文檔編號H03F3/26GK101847971SQ20101014753
公開日2010年9月29日 申請日期2010年3月22日 優(yōu)先權日2009年3月25日
發(fā)明者澀谷昌樹 申請人:恩益禧電子股份有限公司