專利名稱：占空比校正電路和占空比校正方法
技術(shù)領(lǐng)域：
本發(fā)明涉及占空比校正電路和占空比校正方法。
背景技術(shù)：
隨著近期朝著專用集成電路(ASIC)、微處理器等等的低壓操作和高速的趨勢(shì)， 存儲(chǔ)器接口變得日益更快。尤其地，在雙數(shù)據(jù)率(DDR)模式下，被饋送到電路的時(shí)鐘的 占空比的偏差是建立/保持特性惡化的主要影響因素。日本未經(jīng)審查的專利申請(qǐng)公布 No. 2002-190196和2007-121114公開(kāi)了一種校正時(shí)鐘占空比的方法。此外，與時(shí)鐘的情況一樣，由于輸入電路或者其它電路的特性導(dǎo)致諸如數(shù)據(jù)或者 地址的異步信號(hào)的占空比的偏差也是建立/保持特性惡化的主要影響因素。日本未經(jīng)審查 的專利申請(qǐng)公布No. 2006-012363和2006-013990公開(kāi)了一種校正數(shù)據(jù)延遲量的技術(shù)。圖8是描述本發(fā)明的主題的視圖，其示出時(shí)鐘占空比校正電路的示例。占空比校 正電路包括用于數(shù)據(jù)的輸入緩沖器1、用于時(shí)鐘的輸入緩沖器2、占空調(diào)節(jié)器4、占空比較器 5、以及鎖存電路6。數(shù)據(jù)輸入緩沖器1將外部數(shù)據(jù)信號(hào)IN_EX轉(zhuǎn)換為內(nèi)部數(shù)據(jù)信號(hào)IN。然后內(nèi)部數(shù)據(jù) 信號(hào)IN被輸入至鎖存電路6。時(shí)鐘輸入緩沖器2整形從半導(dǎo)體存儲(chǔ)器件輸入的外部時(shí)鐘信號(hào)CLK的波形并且將 其轉(zhuǎn)換為要在半導(dǎo)體存儲(chǔ)器件內(nèi)部使用的信號(hào)電平。然后時(shí)鐘輸入緩沖器2輸出時(shí)鐘信號(hào) P_CLK0占空調(diào)節(jié)器4基于從占空比較器5反饋的電勢(shì)信號(hào)DUTY_DC校正從輸入緩沖器2 輸出的時(shí)鐘信號(hào)P_CLK的占空比。然后占空調(diào)節(jié)器4將內(nèi)部時(shí)鐘信號(hào)IN_CLK輸出至鎖存 電路和占空比較器5。占空比較器5監(jiān)測(cè)內(nèi)部時(shí)鐘信號(hào)IN_CLK的占空比并且在每個(gè)周期中積分占空比 的偏差。然后占空比較器5輸出電勢(shì)信號(hào)DUTY_DC。在此構(gòu)造下，內(nèi)部時(shí)鐘信號(hào)IN_CLK的 占空比能夠被校正。圖9A示出相對(duì)于外部時(shí)鐘信號(hào)CLK的外部數(shù)據(jù)信號(hào)IN_EX的理想波形。外部數(shù)據(jù) 信號(hào)IN_EX被輸入為使得在相對(duì)于外部時(shí)鐘信號(hào)CLK的數(shù)據(jù)表等等中描述的建立時(shí)間(TS) 和保持時(shí)間(TH)的時(shí)段期間是有效的。具體地，外部數(shù)據(jù)信號(hào)IN_EX(H)像“L，H，L”那樣變化，以便于在建立時(shí)間TS和保 持時(shí)間TH的時(shí)段期間為H。另一方面，外部數(shù)據(jù)信號(hào)IN_EX(H)像“H，L，H”那樣變化，以便 于在建立時(shí)間TS和保持時(shí)間TH的時(shí)段期間為L(zhǎng)。圖9B中的內(nèi)部時(shí)鐘信號(hào)IN_CLK和內(nèi)部數(shù)據(jù)信號(hào)IN(H)和IN(L)示出圖9A中的外部時(shí)鐘信號(hào)CLK和外部數(shù)據(jù)信號(hào)IN_EX(H)和IN_EX(L)已經(jīng)經(jīng)過(guò)輸入緩沖器1或者2等等并且到達(dá)鎖存電路6的點(diǎn)的信號(hào)。在內(nèi)部數(shù)據(jù)信號(hào)IN(H)從H變成L的時(shí)間與內(nèi)部數(shù)據(jù)信號(hào)IN(L)從L變成H的時(shí) 間之間的偏差被稱為占空偏差時(shí)間TD。如圖9B中所示，通過(guò)經(jīng)過(guò)輸入緩沖器1等等，數(shù)據(jù) 的占空偏差時(shí)間TD的長(zhǎng)度惡化相對(duì)于內(nèi)部時(shí)鐘信號(hào)IN_CLK的保持時(shí)間TH。因此，必須也 如上所述地校正數(shù)據(jù)或者地址的占空比。然而，還存在下述問(wèn)題，用于時(shí)鐘的占空比較器5和占空調(diào)節(jié)器4不能用于諸如數(shù) 據(jù)或者地址的異步信號(hào)。在下文中描述理由。假如諸如數(shù)據(jù)或者地址的異步信號(hào)滿足相對(duì)于外部時(shí)鐘信號(hào)CLK的數(shù)據(jù)表等等 中描述的建立時(shí)間和保持時(shí)間，在其它的時(shí)間內(nèi)異步信號(hào)可能具有H或者L的信號(hào)電平。因此，例如，如圖10中所示，在內(nèi)部數(shù)據(jù)信號(hào)IN相對(duì)于的外部時(shí)鐘信號(hào)CLK像“L、 L、H”那樣變化的情況下，即使沒(méi)有由于用于數(shù)據(jù)的輸入緩沖器1導(dǎo)致占空比的偏差也調(diào)整 具有T_IN的周期的信號(hào)的占空比。在這樣的情況下，占空比被錯(cuò)誤地確定為偏低的1/3 = 33 % ο

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例的第一示例性方面是占空比校正電路，該占空比校正電路包括時(shí) 鐘輸入緩沖器，該時(shí)鐘輸入緩沖器接收第一時(shí)鐘信號(hào)；時(shí)鐘占空調(diào)節(jié)器，該時(shí)鐘占空調(diào)節(jié)器 基于校正信號(hào)調(diào)節(jié)從時(shí)鐘輸入緩沖器輸出的第二時(shí)鐘信號(hào)的占空比并且生成第三時(shí)鐘信 號(hào)；數(shù)據(jù)輸入緩沖器，該數(shù)據(jù)輸入緩沖器接收第一數(shù)據(jù)信號(hào)；數(shù)據(jù)占空調(diào)節(jié)器，該數(shù)據(jù)占空 調(diào)節(jié)器基于校正信號(hào)調(diào)節(jié)從數(shù)據(jù)輸入緩沖器輸出的第二數(shù)據(jù)信號(hào)的占空比并且生成第三 數(shù)據(jù)信號(hào)；以及占空比較器，該占空比較器基于第三時(shí)鐘信號(hào)生成校正信號(hào)。本發(fā)明的實(shí)施例的第二示例性方面是占空比校正方法，該占空比校正方法包括通 過(guò)時(shí)鐘輸入緩沖器從輸入第一時(shí)鐘信號(hào)生成第二時(shí)鐘信號(hào)；通過(guò)數(shù)據(jù)輸入緩沖器從輸入第 一數(shù)據(jù)信號(hào)生成第二數(shù)據(jù)信號(hào)；通過(guò)基于校正信號(hào)調(diào)節(jié)第二時(shí)鐘信號(hào)的占空比生成第三時(shí) 鐘信號(hào)；通過(guò)基于校正信號(hào)調(diào)節(jié)第二數(shù)據(jù)信號(hào)的占空比生成第三數(shù)據(jù)信號(hào)；以及基于第三 時(shí)鐘信號(hào)生成校正信號(hào)。能夠通過(guò)使用基于第三時(shí)鐘信號(hào)生成的校正信號(hào)調(diào)節(jié)第二數(shù)據(jù)信號(hào)的占空比。根據(jù)上述的實(shí)施例，能夠提供能夠校正異步信號(hào)的占空比的占空比校正電路。


結(jié)合附圖，根據(jù)某些示例性實(shí)施例的以下描述，以上和其它示例性方面、優(yōu)點(diǎn)和特 征將更加明顯，其中圖1是根據(jù)本發(fā)明的第一示例性實(shí)施例的占空比校正電路的框圖；圖2是根據(jù)本發(fā)明的第一示例性實(shí)施例的占空比較器的示例；圖3是根據(jù)本發(fā)明的第一示例性實(shí)施例的占空調(diào)節(jié)器的示例；圖4是根據(jù)本發(fā)明的第二示例性實(shí)施例的占空比校正電路的框圖；圖5是根據(jù)本發(fā)明的第二示例性實(shí)施例的占空比較器的示例；圖6是根據(jù)本發(fā)明的第二示例性實(shí)施例的占空比較器的內(nèi)波形；
圖7是根據(jù)本發(fā)明的第二示例性實(shí)施例的占空調(diào)節(jié)器的示例；圖8是占空比校正電路的框圖以描述本發(fā)明的主題；圖9A和圖9B分別是外部數(shù)據(jù)信號(hào)和內(nèi)部數(shù)據(jù)信號(hào)的波形圖；以及圖10是作為問(wèn)題的輸入波形的示例。
具體實(shí)施例方式在下文將會(huì)相對(duì)于附圖描述本發(fā)明的示例性實(shí)施例。在下文提供的解釋僅闡述本 發(fā)明的示例性實(shí)施例，并且本發(fā)明不限于下述示例性實(shí)施例。下面的描述和附圖被適當(dāng)?shù)?縮減并且被簡(jiǎn)化以使解釋清楚。應(yīng)注意的是，在本說(shuō)明書中所涉及到的數(shù)據(jù)信號(hào)包括地址信號(hào)。[第一示例性實(shí)施例]圖1是根據(jù)本發(fā)明的第一示例性實(shí)施例的占空比校正電路的框圖。例如，占空比 校正電路被用于半導(dǎo)體存儲(chǔ)器件。占空比校正電路包括用于數(shù)據(jù)的輸入緩沖器101、用于 時(shí)鐘輸入緩沖器102、用于數(shù)據(jù)的占空調(diào)節(jié)器103、用于時(shí)鐘的占空調(diào)節(jié)器104、占空比較器 105以及鎖存電路106。諸如數(shù)據(jù)或者地址的外部數(shù)據(jù)信號(hào)IN_EX從半導(dǎo)體存儲(chǔ)器件的外部輸入至輸入 緩沖器101。輸入緩沖器101整形輸入外部數(shù)據(jù)信號(hào)IN_EX的波形并且將其轉(zhuǎn)換為要在半 導(dǎo)體存儲(chǔ)器件的內(nèi)部使用的信號(hào)電平。外部時(shí)鐘信號(hào)CLK從半導(dǎo)體存儲(chǔ)器件的外部輸入至輸入緩沖器102。輸入緩沖器 102整形輸入外部數(shù)據(jù)信號(hào)CLK的波形并且將其轉(zhuǎn)換為要在半導(dǎo)體存儲(chǔ)器件的內(nèi)部使用的 信號(hào)電平。輸入緩沖器101和102優(yōu)選具有相同的電路構(gòu)造。占空調(diào)節(jié)器103被連接至輸入緩沖器101并且接收從輸入緩沖器101輸出的數(shù)據(jù) 信號(hào)P_IN。占空調(diào)節(jié)器103被連接至占空比較器105并且接收從占空比較器105輸出的電 勢(shì)信號(hào)DUTY_DC。占空調(diào)節(jié)器103基于電勢(shì)信號(hào)DUTY_DC校正從輸入緩沖器101輸出的數(shù) 據(jù)信號(hào)P_IN的占空比。然后占空調(diào)節(jié)器103將內(nèi)部數(shù)據(jù)信號(hào)IN輸出至鎖存電路106。占空調(diào)節(jié)器104被連接至輸入緩沖器102并且接收從輸入緩沖器102輸出的時(shí)鐘 信號(hào)P_CLK。占空調(diào)節(jié)器104還被連接至占空比較器105并且接收從占空比較器105輸出 的電勢(shì)信號(hào)DUTY_DC。占空調(diào)節(jié)器104基于電勢(shì)信號(hào)DUTY_DC校正從輸入緩沖器102輸出 的數(shù)據(jù)信號(hào)P_CLK的占空比。然后占空調(diào)節(jié)器104將內(nèi)部時(shí)鐘信號(hào)IN_CLK輸出至鎖存電 路106和占空比較器105。占空調(diào)節(jié)器103和104優(yōu)選具有相同的電路構(gòu)造。占空調(diào)節(jié)器105被連接至占空調(diào)節(jié)器104并且接收從占空調(diào)節(jié)器104輸出的內(nèi)部 時(shí)鐘信號(hào)IN_CLK。占空調(diào)節(jié)器105還監(jiān)測(cè)內(nèi)部時(shí)鐘信號(hào)IN_CLK的占空比并且在每個(gè)周期 中積分占空比的偏差。然后占空比較器105將電勢(shì)信號(hào)DUTY_DC輸出至占空調(diào)節(jié)器103和 104。如上所述，鎖存電路106被連接至占空調(diào)節(jié)器103和104并且接收其占空比已經(jīng) 通過(guò)各自的調(diào)節(jié)器進(jìn)行校正的內(nèi)部時(shí)鐘信號(hào)IN_CLK和內(nèi)部數(shù)據(jù)信號(hào)IN。圖2示出占空比較器105的示例。
時(shí)鐘信號(hào)PP是與內(nèi)部時(shí)鐘信號(hào)IN_CLK同相并且添加一定長(zhǎng)度的延遲的信號(hào)。另 一方面，時(shí)鐘信號(hào)PN是與內(nèi)部時(shí)鐘信號(hào)IN_CLK反相并且添加與時(shí)鐘信號(hào)PP相同的長(zhǎng)度的 延遲的信號(hào)。時(shí)鐘信號(hào)PP和PN被輸入至由P溝道M0S晶體管P5和P6以及N溝道M0S晶體管 N5和N6構(gòu)成的差分放大器。具體地，時(shí)鐘信號(hào)PP和PN分別被輸入至N溝道M0S晶體管 N5和N6的柵極。組成差分放大器的P溝道M0S晶體管P5和P6的源極都被連接至電源VDD。P溝 道M0S晶體管P5和P6的漏極分別被連接至N溝道M0S晶體管N5和N6的漏極。P溝道M0S 晶體管P5和P6的柵極分別被連接至它們自己的漏極。組成差分放大器的N溝道M0S晶體管N5和N6的源極都被連接至電流源II的一 端。電流源II的另一端被接地。N溝道M0S晶體管N5和N6的漏極分別被連接至P溝道 M0S晶體管P5和P6的漏極。此外，從P溝道M0S晶體管P5和N溝道M0S晶體管N5的漏極被相互連接的結(jié)點(diǎn) 輸出差分放大器輸出信號(hào)VHDUTYL。該結(jié)點(diǎn)還被連接至電容器C1的一端。電容器C1的另 一端被接地。此外，從P溝道M0S晶體管P6和N溝道M0S晶體管N6的漏極被相互連接的結(jié)點(diǎn) 輸出差分放大器輸出信號(hào)VHDUTYH。該結(jié)點(diǎn)還被連接至電容器C2的一端。電容器C2的另 一端被接地。在內(nèi)部時(shí)鐘信號(hào)IN_CLK的占空比低的情況下，在一個(gè)周期中當(dāng)N溝道M0S晶體 管N5導(dǎo)通時(shí)的時(shí)段變得較短并且當(dāng)N溝道M0S晶體管N6導(dǎo)通時(shí)的時(shí)段變得較長(zhǎng)。結(jié)果， VHDUTYL變得較高，并且VHDUTYH變得較低。因此，在VHDUTYL和VHDUTYH之間出現(xiàn)電勢(shì)差。相反地，當(dāng)內(nèi)部時(shí)鐘信號(hào)IN_CLK的占空比高時(shí)，VHDUTYL變得較低，并且VHDUTYH
變得較高。圖3示出占空調(diào)節(jié)器104的示例。占空調(diào)節(jié)器104包括被串聯(lián)地連接的兩個(gè)時(shí)鐘反相器和反相器107。時(shí)鐘信號(hào)P_ CLK被輸入至第一級(jí)的時(shí)鐘反相器，并且從反相器107輸出內(nèi)部時(shí)鐘信號(hào)IN_CLK。第一級(jí)的時(shí)鐘反相器由P溝道M0S晶體管P1和P2以及N溝道M0S晶體管附和 N2組成。P溝道M0S晶體管P1的源極被連接至電源VDD，并且P溝道M0S晶體管P1的漏極 被連接至P溝道M0S晶體管P2的源極。P溝道M0S晶體管P2的漏極被連接至N溝道M0S 晶體管附的漏極。N溝道M0S晶體管附的源極被連接至N溝道M0S晶體管N2的漏極。N 溝道M0S晶體管N2的源極被接地。時(shí)鐘信號(hào)P_CLK被輸入至P溝道M0S晶體管P2的柵極和N溝道M0S晶體管附的 柵極。另一方面，從占空比較器105輸出的信號(hào)VHDUTYL被輸入至P溝道M0S晶體管P1的 柵極和N溝道M0S晶體管N2的柵極。然后，從P溝道M0S晶體管P2的漏極和N溝道M0S 晶體管m的漏極被相互連接的結(jié)點(diǎn)輸出第一級(jí)的時(shí)鐘反相器的輸出信號(hào)。第二級(jí)的時(shí)鐘反相器由P溝道M0S晶體管P3和P4以及N溝道M0S晶體管N3和 N4組成。P溝道M0S晶體管P3的源極被連接至電源VDD，并且P溝道M0S晶體管P3的漏極 被連接至P溝道M0S晶體管P4的源極。P溝道M0S晶體管P4的漏極被連接至N溝道M0S 晶體管N3的漏極。N溝道M0S晶體管N3的源極被連接至N溝道M0S晶體管N4的漏極。N溝道M0S晶體管N4的源極被接地。來(lái)自于第一級(jí)的時(shí)鐘反相器的輸出信號(hào)被輸入至P溝道M0S晶體管P4的柵極和N 溝道M0S晶體管N3的柵極。另一方面，從占空比較器105輸出的信號(hào)VHDUTYH被輸入至P 溝道M0S晶體管P3的柵極和N溝道M0S晶體管N4的柵極。然后，從P溝道M0S晶體管P4 的漏極和N溝道M0S晶體管N3的漏極被相互連接的結(jié)點(diǎn)輸出第二級(jí)的時(shí)鐘反相器的輸出 信號(hào) DRVCLK。第二級(jí)的時(shí)鐘反相器的輸出信號(hào)DRVCLK被輸入至反相器107。然后反相器107反 轉(zhuǎn)并且整形第二級(jí)的時(shí)鐘反相器的輸出信號(hào)DRVCLK并且將其輸出作為內(nèi)部時(shí)鐘信號(hào)IN_ CLK。在下文描述電路的操作。例如，在時(shí)鐘信號(hào)P_CLK的占空比高于50%的情況下，VHDUTYH高于VHDUTYL。因 此，P溝道M0S晶體管P1的柵源電壓(Vgs)增加，并且N溝道M0S晶體管N2的柵源電壓 (Vgs)減少。因此，第一級(jí)的時(shí)鐘反相器的輸出的占空比高于內(nèi)部時(shí)鐘信號(hào)IN_CLK的占空 比。在這樣的情況下，在第二級(jí)的時(shí)鐘反相器中，因?yàn)閂HDUTYH高，所以P溝道M0S晶 體管P3的柵源電壓(Vgs)減少，并且N溝道M0S晶體管N4的柵源電壓(Vgs)增加。因此， 當(dāng)VHDUTYH高于VHDUTYL時(shí)，第二級(jí)的時(shí)鐘反相器的輸出信號(hào)DRVCLK的占空比變得較低。相反地，在時(shí)鐘信號(hào)P_CLK的占空比低于50%的情況下，第二級(jí)的時(shí)鐘反相器的 輸出信號(hào)DRVCLK的占空比變得較高。相對(duì)于具有50%的占空比的正常輸入信號(hào)的占空比的偏差的主要原因是輸入緩 沖器的“L”的傳輸時(shí)間(從當(dāng)外部時(shí)鐘信號(hào)CLK變成“L”時(shí)到當(dāng)時(shí)鐘信號(hào)P_CLK變成“L” 時(shí)的時(shí)間段)與“H”的傳輸時(shí)間(從當(dāng)外部時(shí)鐘信號(hào)CLK變成“H”時(shí)到當(dāng)時(shí)鐘信號(hào)？_0^ 變成“H”時(shí)的時(shí)間段)之間的差。通過(guò)使傳輸時(shí)間相互一致來(lái)校正占空比的偏差。另一方面，“H”的傳輸時(shí)間(從當(dāng)IN_EX變成“H”時(shí)到當(dāng)P_IN變成“H”時(shí)的時(shí)間 段)與“L”的傳輸時(shí)間(從當(dāng)IN_EX變成“L”時(shí)到當(dāng)P_IN變成“L”時(shí)的時(shí)間段)之間的 差也出現(xiàn)在異步外部數(shù)據(jù)(地址)中。這是數(shù)據(jù)(地址)的占空比的偏差。如本示例性實(shí)施例中所述，通過(guò)使用相同的電路構(gòu)造的輸入緩沖器，使得是同步 信號(hào)的時(shí)鐘信號(hào)P_CLK的占空比的偏差與是異步信號(hào)的數(shù)據(jù)信號(hào)P_IN的占空比的偏差變 得相等。因此，通過(guò)將時(shí)鐘信號(hào)？_11(的占空比校正值(在本示例性實(shí)施例中是電勢(shì)信號(hào) DUTY_DC)輸入至數(shù)據(jù)信號(hào)P_IN的占空調(diào)節(jié)器，能夠校正數(shù)據(jù)信號(hào)P_IN的占空比。[第二示例性實(shí)施例]在下文中參考圖4描述本發(fā)明的第二示例性實(shí)施例。根據(jù)本示例性實(shí)施例的占空調(diào)節(jié)器203和204的電路構(gòu)造不同于根據(jù)第一示例性 實(shí)施例的占空調(diào)節(jié)器103和104的電路構(gòu)造。此外，根據(jù)本示例性實(shí)施例的占空比較器205 不同于根據(jù)第一示例性實(shí)施例的占空比較器105。此外，在本示例性實(shí)施例中，在占空比較 器205的后級(jí)中添加了控制電路208。在此構(gòu)造中，從控制電路208輸出控制邏輯信號(hào)DUTY_SEL，代替從根據(jù)第一示例 性實(shí)施例的占空比較器105輸出的電勢(shì)信號(hào)DUTY_DC，并且將該控制邏輯信號(hào)DUTY_SEL輸 入至占空調(diào)節(jié)器203和204。通過(guò)控制邏輯信號(hào)DUTY_SEL，與電勢(shì)信號(hào)DUTY_DC相比較，能夠期待電路更加穩(wěn)定地進(jìn)行操作以避免噪聲。其它的構(gòu)造與如圖1中所示的相同并且從而 沒(méi)有進(jìn)行多余的描述。圖5是根據(jù)本示例性實(shí)施例的占空比較器205的示例。占空比較器205包括電流 源12、比較目標(biāo)時(shí)鐘輸入M0S晶體管N10和附1、負(fù)載M0S晶體管P13和P14、預(yù)充電M0S晶 體管P10、P11以及P12、輸入控制電路212a和212b、電容器C3至C6、以及比較輸出的比較 器 216。預(yù)充電M0S晶體管P10、P11以及P12是P溝道晶體管。預(yù)充電信號(hào)PRE被輸入至 預(yù)充電M0S晶體管P10、P11以及P12的柵極。預(yù)充電M0S晶體管P10和P11的源極被連接 至電源VDD。預(yù)充電M0S晶體管P10和P11的漏極分別被連接至預(yù)充電M0S晶體管P12的 源極或者漏極。負(fù)載M0S晶體管P13和P14是P溝道晶體管。負(fù)載M0S晶體管P13和P14的源極 分別被連接至預(yù)充電M0S晶體管P10和P11的漏極。比較目標(biāo)時(shí)鐘輸入M0S晶體管N10和 mi是N溝道晶體管。比較目標(biāo)時(shí)鐘輸入M0S晶體管N10和Nil的源極都被連接至電流源 12的一端。電流源12的另一端被接地。比較目標(biāo)時(shí)鐘輸入M0S晶體管N10和mi的漏極 分別被連接至負(fù)載M0S晶體管P13和P14的漏極。OR柵極213a和213b的輸出信號(hào)分別被輸入至負(fù)載M0S晶體管P13和P14的柵 極。與內(nèi)部時(shí)鐘信號(hào)IN_CLK同相的時(shí)鐘信號(hào)LCLK0ET和檢測(cè)開(kāi)始信號(hào)LDCSMT的反轉(zhuǎn)信號(hào) 被輸入至OR柵極213a。與內(nèi)部時(shí)鐘信號(hào)IN_CLK反相的反轉(zhuǎn)時(shí)鐘信號(hào)LCLK0EB和檢測(cè)開(kāi)始 信號(hào)LDCSMB的反轉(zhuǎn)信號(hào)被輸入至OR柵極213b。AND柵極214a和214b的輸出信號(hào)分別被輸入至比較目標(biāo)時(shí)鐘輸入M0S晶體管N10 和mi的柵極。時(shí)鐘信號(hào)LCLK0ET和檢測(cè)開(kāi)始信號(hào)LDCSMT被輸入至AND柵極214a。反轉(zhuǎn) 時(shí)鐘信號(hào)LCLK0EB和檢測(cè)開(kāi)始信號(hào)LDCSMB被輸入至AND柵極214a。然后，從比較目標(biāo)時(shí)鐘輸入M0S晶體管mo的漏極和負(fù)載M0S晶體管P13的漏極 被相互連接的結(jié)點(diǎn)輸出輸出信號(hào)DUTY_LB。此外，從比較目標(biāo)時(shí)鐘輸入M0S晶體管mi的漏 極和負(fù)載M0S晶體管P14的漏極被相互連接的結(jié)點(diǎn)輸出輸出信號(hào)DUTY_HB。輸出信號(hào)DUTY_LB和輸出信號(hào)DUTY_HB被連接至比較器216。此外，輸出信號(hào) DUTY_LB被連接至電容器C3和C4的一端。電容器C3的另一端被連接至電源VDD，并且電 容器C4的另一端被接地。同樣地，輸出信號(hào)DUTY_HB被連接至電容器C5和C6的一端。電 容器C5的另一端被連接至電源VDD，并且電容器C6的另一端被接地。在下文參考圖6的時(shí)序圖描述電路的操作。首先，作為占空檢測(cè)的準(zhǔn)備，預(yù)充電信號(hào)PRE被輸入至預(yù)充電M0S晶體管P10、P11 以及P12的柵極。通過(guò)預(yù)充電，輸出信號(hào)DUTY_HB和DUTY_LB的信號(hào)電平上升到電源電勢(shì) VDD。接下來(lái)，通過(guò)檢測(cè)開(kāi)始信號(hào)LDCSMT/B的激活開(kāi)始檢測(cè)。在當(dāng)時(shí)鐘信號(hào)LCLK0ET是 高電平“H”時(shí)的時(shí)段期間，N溝道M0S晶體管N10處于導(dǎo)通狀態(tài)。因此，積累的電荷被部分 放電，并且輸出信號(hào)DUTY_LB的電勢(shì)變得較低。在當(dāng)反轉(zhuǎn)時(shí)鐘信號(hào)LCLK0EB是高電平“H” 時(shí)的時(shí)段期間，N溝道M0S晶體管Nil處于導(dǎo)通狀態(tài)。因此，積累的電荷被部分放電，并且 輸出信號(hào)DUTY_HB的電勢(shì)變得較低。在當(dāng)時(shí)鐘信號(hào)LCLK0ET/B是低電平“L”時(shí)的時(shí)段期間，N溝道M0S晶體管N10和
8Nil處于截止?fàn)顟B(tài)，并且輸出信號(hào)DUTY_HB和DUTY_LB的電勢(shì)被保持。因此與時(shí)鐘的高電平 時(shí)段的長(zhǎng)度成比例地，輸出信號(hào)DUTY_HB和DUTY_LB的電勢(shì)變低。例如，時(shí)鐘被輸入兩個(gè)周 期，并且這時(shí)比較器216比較輸出信號(hào)DUTY_HB和DUTY_LB的電勢(shì)，確定電勢(shì)之間的差并且 輸出確定信號(hào)LDCT。當(dāng)時(shí)鐘占空比相同時(shí)，輸出信號(hào)DUTY_HB和DUTY_LB的電勢(shì)相等。另一方面，例如， 假定占空比是40% (在周期時(shí)段中高電平“H”的時(shí)段是40%)并且存在占空比的偏差的 情況。在這樣的情況下，反轉(zhuǎn)時(shí)鐘信號(hào)LCLK0EB被輸入到的N溝道M0S晶體管附1的導(dǎo)通 時(shí)段長(zhǎng)于時(shí)鐘信號(hào)LCLK0ET被輸入到的N溝道M0S晶體管W0的導(dǎo)通時(shí)段。因此，輸出信 號(hào)DUTY_HB的電勢(shì)低于輸出信號(hào)DUTY_LB的電勢(shì)。相反地，在60%的占空比的情況下，時(shí)鐘信號(hào)LCLKOET被輸入到的N溝道MOS晶體 管附0的導(dǎo)通時(shí)段長(zhǎng)于反轉(zhuǎn)時(shí)鐘信號(hào)LCLKOEB被輸入到的N溝道MOS晶體管附1的導(dǎo)通時(shí) 段。因此，輸出信號(hào)DUTY_LB的電勢(shì)低于輸出信號(hào)DUTY_HB的電勢(shì)，如圖6中所示。這樣， 通過(guò)在與占空比成比例的時(shí)段中放電被充電到電源電勢(shì)VDD的電勢(shì)生成電勢(shì)差。然后通過(guò) 比較器比較電勢(shì)差，從而檢測(cè)占空比的偏差。圖7是占空調(diào)節(jié)器204的示例。在占空調(diào)節(jié)器204中，P溝道MOS晶體管開(kāi)關(guān)P8、 P9、……、Pn的漏極被連接至P溝道MOS晶體管P7的源極。P溝道MOS晶體管開(kāi)關(guān)P8、 P9、……、Pn的源極被連接至電源VDD。另一方面，N溝道MOS晶體管開(kāi)關(guān)N8、N9、……、 Nn的漏極被連接至N溝道MOS晶體管N7的源極。N溝道MOS晶體管開(kāi)關(guān)N8、N9、……、Nn 的源極被接地。控制邏輯信號(hào)IDP8被連接至P溝道MOS晶體管開(kāi)關(guān)P8的柵極，控制邏輯信號(hào)IDP9 被連接至P溝道MOS晶體管開(kāi)關(guān)P9的柵極，并且控制邏輯信號(hào)IDPn被連接至P溝道MOS 晶體管開(kāi)關(guān)Pn的柵極。另一方面，控制邏輯信號(hào)IDN8被連接至N溝道MOS晶體管開(kāi)關(guān)N8 的柵極，控制邏輯信號(hào)IDN9被連接至N溝道MOS晶體管開(kāi)關(guān)N9的柵極，并且控制邏輯信號(hào) IDNn被連接至N溝道MOS晶體管開(kāi)關(guān)Nn的柵極?！皀”的值取決于占空調(diào)整的步驟的數(shù)目。從P溝道MOS晶體管P7的漏極和N溝道MOS晶體管N7的漏極被相互連接的結(jié)點(diǎn) 輸出的時(shí)鐘信號(hào)0_化1(被輸入至反相器211。然后反相器211反轉(zhuǎn)并且整形時(shí)鐘信號(hào)0_化1( 并且將其輸出作為內(nèi)部時(shí)鐘信號(hào)IN_CLK。在相對(duì)于時(shí)鐘信號(hào)P_CLK延長(zhǎng)內(nèi)部時(shí)鐘信號(hào)IN_CLK的“L”寬度的情況下，與調(diào)節(jié) 量相對(duì)應(yīng)的來(lái)自于控制邏輯信號(hào)IDN8至IDNn的信號(hào)的所選擇的數(shù)目被設(shè)置為“L”?！癓” 被輸入到的N溝道MOS晶體管開(kāi)關(guān)N8到Nn被截止。結(jié)果，N溝道MOS晶體管N7的電流容 量被減少，并且時(shí)鐘信號(hào)D_CLK的“L”輸出被延遲。在這樣的情況下，因?yàn)镻溝道MOS晶體 管P7的電流容量保持相同，“H”輸出沒(méi)有發(fā)生變化。因此，通過(guò)反相器211整形并且反轉(zhuǎn) 的內(nèi)部時(shí)鐘信號(hào)IN_CLK的“L”寬度能夠被延伸。相反地，在相對(duì)于時(shí)鐘信號(hào)P_CLK延長(zhǎng)內(nèi)部時(shí)鐘信號(hào)IN_CLK的“H”寬度的情況下， 與調(diào)整量相對(duì)應(yīng)的來(lái)自于控制邏輯信號(hào)IDP8至IDPn的信號(hào)的所選擇的數(shù)目被設(shè)置為“H”。 “H”被輸入到的P溝道MOS晶體管開(kāi)關(guān)P8到Pn被截止。結(jié)果，P溝道MOS晶體管P7的電 流容量被減少，并且時(shí)鐘信號(hào)D_CLK的“H”輸出被延遲。在這樣的情況下，因?yàn)镹溝道MOS 晶體管N7的電流容量保持相同，所以“L”輸出沒(méi)有發(fā)生變化。因此，通過(guò)反相器211整形 并且反轉(zhuǎn)的內(nèi)部時(shí)鐘信號(hào)IN_CLK的“H”寬度能夠被延伸。
控制邏輯信號(hào)IDP8至IDPn和IDN8至IDNn形成圖4中所示的控制邏輯信號(hào)DUTY_ SEL。通過(guò)如上所述的占空比較器205和控制電路208確定控制邏輯信號(hào)DUTY_SEL。從而 能夠自動(dòng)地校正時(shí)鐘的占空比。通過(guò)使用控制邏輯信號(hào)DUTY_SEL作為異步外部數(shù)據(jù)信號(hào) IN_EX的校正值，還能夠校正外部數(shù)據(jù)信號(hào)IN_EX的占空比。雖然已經(jīng)按照若干示例性實(shí)施例描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員將理解本 發(fā)明可以在所附的權(quán)利要求的精神和范圍內(nèi)進(jìn)行各種修改的實(shí)踐，并且本發(fā)明并不限于上 述的示例。此外，權(quán)利要求的范圍不受到上述的示例性實(shí)施例的限制。此外，應(yīng)當(dāng)注意的是，申請(qǐng)人意在涵蓋所有權(quán)利要求要素的等同形式，即使在后期 的審查過(guò)程中對(duì)權(quán)利要求進(jìn)行過(guò)修改亦是如此。
權(quán)利要求
一種占空比校正電路，包括時(shí)鐘輸入緩沖器，用于接收第一時(shí)鐘信號(hào)；時(shí)鐘占空調(diào)節(jié)器，用于基于校正信號(hào)來(lái)調(diào)節(jié)從所述時(shí)鐘輸入緩沖器輸出的第二時(shí)鐘信號(hào)的占空比，并且生成第三時(shí)鐘信號(hào)；數(shù)據(jù)輸入緩沖器，用于接收所述第一數(shù)據(jù)信號(hào)；數(shù)據(jù)占空調(diào)節(jié)器，用于基于所述校正信號(hào)來(lái)調(diào)節(jié)從所述數(shù)據(jù)輸入緩沖器輸出的第二數(shù)據(jù)信號(hào)的占空比，并且生成第三數(shù)據(jù)信號(hào)；以及占空比較器，用于基于所述第三時(shí)鐘信號(hào)來(lái)生成所述校正信號(hào)。
2.根據(jù)權(quán)利要求1所述的占空比校正電路，其中， 所述第一數(shù)據(jù)信號(hào)是異步信號(hào)。
3.根據(jù)權(quán)利要求1所述的占空比校正電路，其中，所述時(shí)鐘輸入緩沖器的電路構(gòu)造和所述數(shù)據(jù)輸入緩沖器的電路構(gòu)造相同。
4.根據(jù)權(quán)利要求1所述的占空比校正電路，其中，所述時(shí)鐘占空調(diào)節(jié)器的電路構(gòu)造與所述數(shù)據(jù)占空調(diào)節(jié)器的電路構(gòu)造相同。
5.根據(jù)權(quán)利要求1所述的占空比校正電路，進(jìn)一步包括 鎖存電路，用于接收所述第三時(shí)鐘信號(hào)和所述第三數(shù)據(jù)信號(hào)。
6.根據(jù)權(quán)利要求1所述的占空比校正電路，其中，所述時(shí)鐘占空調(diào)節(jié)器和所述數(shù)據(jù)占空調(diào)節(jié)器包括差分放大器，所述差分放大器用于接 收與所述第三時(shí)鐘信號(hào)同相的信號(hào)和與所述第三時(shí)鐘信號(hào)反相的信號(hào)。
7.根據(jù)權(quán)利要求1所述的占空比校正電路，其中， 所述占空比較器包括被串聯(lián)地連接的多個(gè)時(shí)鐘反相器。
8.根據(jù)權(quán)利要求1所述的占空比校正電路，其中，所述占空比較器包括 反相器，所述反相器包括第一 P溝道晶體管和第一 N溝道晶體管；多個(gè)P溝道晶體管，所述多個(gè)P溝道晶體管被并聯(lián)地連接在所述第一 P溝道晶體管的 源極和高電勢(shì)電源之間；以及多個(gè)N溝道晶體管，所述多個(gè)N溝道晶體管被并聯(lián)地連接在所述第一 N溝道晶體管的 源極和低電勢(shì)電源之間。
9.一種占空比校正方法，包括通過(guò)時(shí)鐘輸入緩沖器從輸入的第一時(shí)鐘信號(hào)生成第二時(shí)鐘信號(hào)；通過(guò)數(shù)據(jù)輸入緩沖器從輸入的第一數(shù)據(jù)信號(hào)生成第二數(shù)據(jù)信號(hào)；通過(guò)基于校正信號(hào)來(lái)調(diào)節(jié)所述第二時(shí)鐘信號(hào)的占空比，生成第三時(shí)鐘信號(hào)；通過(guò)基于所述校正信號(hào)來(lái)調(diào)節(jié)所述第二數(shù)據(jù)信號(hào)的占空比，生成第三數(shù)據(jù)信號(hào)；以及基于所述第三時(shí)鐘信號(hào)生成所述校正信號(hào)。
全文摘要
本發(fā)明涉及占空比校正電路和占空比校正方法。占空比校正電路包括時(shí)鐘輸入緩沖器，用于接收第一時(shí)鐘信號(hào)；時(shí)鐘占空調(diào)節(jié)器，用于基于校正信號(hào)調(diào)節(jié)從時(shí)鐘輸入緩沖器輸出的第二時(shí)鐘信號(hào)的占空比并且生成第三時(shí)鐘信號(hào)；數(shù)據(jù)輸入緩沖器，用于接收第一數(shù)據(jù)信號(hào)；數(shù)據(jù)占空調(diào)節(jié)器，用于基于校正信號(hào)調(diào)節(jié)從數(shù)據(jù)輸入緩沖器輸出的第二數(shù)據(jù)信號(hào)的占空比并且生成第三數(shù)據(jù)信號(hào)；以及占空比較器，用于基于第三時(shí)鐘信號(hào)生成校正信號(hào)。
文檔編號(hào)H03K5/156GK101826860SQ201010126178
公開(kāi)日2010年9月8日 申請(qǐng)日期2010年2月25日 優(yōu)先權(quán)日2009年3月2日
發(fā)明者菊池和貴 申請(qǐng)人:恩益禧電子股份有限公司