專利名稱：Delta-sigma modulator clock dithering in a fractional-N phase-locked loop的制作方法
技術(shù)領(lǐng)域：
所揭示的實施例涉及鎖相環(huán)路(PLL)。
背景技術(shù)：
鎖相環(huán)路(PLL)用于許多應(yīng)用中，包括在蜂窩式電話接收器和發(fā)射器的本機振蕩 器中的用途。圖1(現(xiàn)有技術(shù))是一種此類型的PLL 1的簡化圖。此類型的PLL可(例如) 用以調(diào)諧一本機振蕩器(LO)信號的頻率，其中所述LO信號經(jīng)供應(yīng)至蜂窩式電話中的接收 器的混頻器，使得所述接收器經(jīng)調(diào)諧以接收關(guān)注的無線電信號。PLL 1包括相位檢測器2、 電荷泵3、環(huán)路濾波器4、壓控振蕩器(VC0)5、除法器6和Δ- Σ調(diào)制器7(也被稱作Σ -Δ 調(diào)制器)。除法器6用在引線9上接收的多位數(shù)字除數(shù)值來除節(jié)點8上的LO信號的頻率， 且將所得更低頻率的反饋時鐘信號輸出至節(jié)點10上。Δ- Σ調(diào)制器7隨著時間的過去而改 變引線9上的多位數(shù)字除數(shù)值，使得用節(jié)點10上的反饋時鐘信號的頻率來除的節(jié)點8上的 LO信號的頻率是一隨時間的過去的分數(shù)N除數(shù)值?？赏ㄟ^改變經(jīng)由引線11接收至Δ-Σ 調(diào)制器7上的多位數(shù)字頻率控制字來改變分數(shù)N除數(shù)值。通過調(diào)整所述多位數(shù)字頻率控制 字來調(diào)整節(jié)點8上的LO信號的頻率以調(diào)諧接收器。需要改善PLL(例如，圖IWPLL 1)和 含有此些PLL的電路的性能。

發(fā)明內(nèi)容
抖動一時鐘信號的特征(例如，相位)，所述時鐘信號對一分數(shù)N鎖相環(huán)路(PLL) 中的Δ-Σ調(diào)制器進行計時。在一個特定實施例中，PLL包括新穎的可編程時鐘抖動電路。所述可編程時鐘抖 動電路可經(jīng)由串行總線來控制從而以若干種方式中的經(jīng)選定方式來抖動時鐘信號的相位。 在一個實例中，數(shù)字基帶集成電路通過經(jīng)由串行總線將控制信息發(fā)送至新穎的可編程時鐘 抖動電路來控制抖動。如果可編程時鐘抖動電路以第一方式(偽隨機相位抖動)來抖動時 鐘信號，那么以偽隨機方式來抖動而改變時鐘信號的相位。由Σ調(diào)制器產(chǎn)生的數(shù)字噪 聲的功率散布于一頻帶上，借此減小在一特定頻率下數(shù)字噪聲的功率且借此降低所述噪聲 干擾其它電路的程度。如果可編程時鐘抖動電路以第二方式(旋轉(zhuǎn)相位抖動)來抖動時鐘 信號，那么以平滑變化的方式來抖動而改變時鐘信號的相位。頻移由Σ調(diào)制器產(chǎn)生的 數(shù)字噪聲的功率，使得所述噪聲干擾其它電路的程度降低。在將新穎的PLL具體化于RF收發(fā)器(例如，蜂窩式電話的收發(fā)器)中的情況下， 可控制抖動以降低由Σ調(diào)制器產(chǎn)生的數(shù)字噪聲干擾由蜂窩式電話對所要的無線電信 號的接收的程度和/或由Σ調(diào)制器產(chǎn)生的數(shù)字噪聲干擾所要的無線電信號的發(fā)射的程 度。在一個特定實施例中，也可以其它方式來控制可編程時鐘抖動電路。舉例而言，可從若 干時鐘信號中的一者來可控制地選擇被用作用以產(chǎn)生經(jīng)抖動的時鐘信號的來源的時鐘信 號。也可控制可編程時鐘抖動電路以停用抖動，使得經(jīng)供應(yīng)至Σ調(diào)制器的時鐘信號具 有固定頻率和固定相位。
上述內(nèi)容是概要且由此必然含有細節(jié)的簡化、一般化和省略；因此，所屬領(lǐng)域的技 術(shù)人員將了解，所述概要僅為說明性的且無論如何并不意味具有限制性。如僅由權(quán)利要求 書界定的本文中所描述的裝置和/或過程的其它方面、發(fā)明性特征和優(yōu)勢將在本文中所闡 述的非限制性詳細描述中變得顯而易見。


圖1 (現(xiàn)有技術(shù))是常規(guī)分數(shù)N鎖相環(huán)路的簡化框圖。圖2是根據(jù)一個新穎方面的一個特定類型的移動通信裝置100的非常簡化的高級 框圖。圖3是圖2的RF收發(fā)器集成電路103的更詳細框圖。圖4是圖3的本機振蕩器106的更詳細框圖。圖5是圖4的可編程時鐘抖動電路133的抖動電路134的更詳細框圖。圖6是說明圖5的抖動電路134的操作的波形圖。圖7是根據(jù)一個新穎方面的方法300的流程圖。
具體實施例方式圖2是根據(jù)一個新穎方面的一個特定類型的移動通信裝置100的非常簡化的高級 框圖。在此特定實例中，移動通信裝置100是使用碼分多址(CDMA)蜂窩式電話通信協(xié)議的 3G蜂窩式電話。所述蜂窩式電話包括(在未說明的若干其它部件當(dāng)中)一天線102和兩 個集成電路103與104。集成電路104被稱為“數(shù)字基帶集成電路”或“基帶處理器集成電 路”。集成電路103是RF收發(fā)器集成電路。RF收發(fā)器集成電路103被稱為“收發(fā)器”，因為 其包括發(fā)射器以及接收器。圖3是RF收發(fā)器集成電路103的更詳細框圖。所述接收器包括被稱為“接收 鏈” 105的部件以及一本機振蕩器(LO) 106。當(dāng)蜂窩式電話正在進行接收時，在天線102上 接收一高頻RF信號107。來自信號107的信息通過雙工器108、匹配網(wǎng)絡(luò)109并通過接收 鏈105。信號107由低噪聲放大器(LNA) 110放大且由混頻器111降頻轉(zhuǎn)換。所得經(jīng)降頻轉(zhuǎn) 換的信號由基帶濾波器112濾波且經(jīng)傳遞至數(shù)字基帶集成電路104。位于數(shù)字基帶集成電 路104中的模/數(shù)轉(zhuǎn)換器113將所述信號轉(zhuǎn)換為數(shù)字形式，且所得數(shù)字信息由數(shù)字基帶集 成電路104中的數(shù)字電路來處理。數(shù)字基帶集成電路104通過控制由本機振蕩器106供應(yīng) 至混頻器111的本機振蕩器信號(LO) 114的頻率來調(diào)諧接收器。如果蜂窩式電話正進行發(fā)生，那么待發(fā)射的信息通過位于數(shù)字基帶集成電路104 中的數(shù)/模轉(zhuǎn)換器115而轉(zhuǎn)換為模擬形式并供應(yīng)至“發(fā)射鏈” 116?；鶐V波器117歸因于 數(shù)/模轉(zhuǎn)換過程而濾出噪聲?；祛l器塊118在本機振蕩器119的控制下接著將信號增頻轉(zhuǎn) 換為一高頻信號。驅(qū)動器放大器120和外部功率放大器121放大所述高頻信號以驅(qū)動天線 102，使得從天線102發(fā)射高頻RF信號122。圖4是本機振蕩器106的更詳細圖。本機振蕩器106包括參考時鐘信號源123和 分數(shù)N鎖相環(huán)路(PLL) 124。在本實例中，參考時鐘信號源123是一至外部晶體振蕩器模塊 的連接?；蛘?，參考時鐘信號源123是安置于RF收發(fā)器集成電路102上的振蕩器，其中所 述晶體位于集成電路102外部但經(jīng)由集成電路102的端子而附接到所述振蕩器。
PLL 124包括相位檢測器(PD) 125、電荷泵126、環(huán)路濾波器127、壓控振蕩器 (VCO) 128、信號調(diào)節(jié)輸出除法器129和環(huán)路除法器130(有時稱為“分頻器”)。環(huán)路除法器 130接收具有第一較高頻率Fl的分頻器輸入信號DIN，通過一除數(shù)值D來分頻所述信號，且 輸出具有第二較低頻率F2的分頻器輸出信號DIV0UT。在環(huán)路除法器130的多個計數(shù)循環(huán) 內(nèi)，當(dāng)PLL經(jīng)鎖定時，F(xiàn)2 = F1/D。當(dāng)經(jīng)鎖定時，DIVOUT信號的頻率F2和相位匹配于從參考 時鐘信號源123供應(yīng)的參考時鐘信號的頻率和相位。環(huán)路除法器130包括除法器131、Δ- Σ調(diào)制器132和可編程時鐘抖動電路133。 可編程時鐘抖動電路133又包括抖動電路134、除法器135和多路復(fù)用器136。除法器131 用多位數(shù)字除數(shù)值D來除輸入節(jié)點137上的環(huán)路除法器輸入信號DIN，且在輸出節(jié)點138上 產(chǎn)生環(huán)路除法器輸出信號DIV0UT。輸入節(jié)點137可(例如)為載運一對差動信號的一對節(jié) 點。類似地，輸出節(jié)點138可為載運一對差動信號的一對節(jié)點。Δ-Σ調(diào)制器132改變輸入 引線139上的多位數(shù)字除數(shù)值D，使得隨著時間的過去用分數(shù)F值N. f來除LO的頻率。分 數(shù)F值“N. f”中的“N”表示一整數(shù)，而分數(shù)值“N. f”中的“.f”表示一分數(shù)值。鎖相環(huán)路124的塊125、126、127和128的功能性可以具有各種設(shè)計的模擬鎖相環(huán) 路的形式來實現(xiàn)，或經(jīng)實現(xiàn)為具有各種設(shè)計的所謂的全數(shù)字鎖相環(huán)路(ADPLL)，或經(jīng)實現(xiàn)為 模擬與數(shù)字電路的混合體。在所說明的特定實例中，相位檢測器125、電荷泵126和環(huán)路濾 波器127以及VCO是模擬電路。參考時鐘信號XO的頻率是19. 2MHz且節(jié)點137上的VCO 輸出信號LO的頻率大約為4GHz。節(jié)點137上的VCO輸出信號LO的精確頻率視環(huán)路除法 器130的除數(shù)而定。因為環(huán)路除法器130通過分數(shù)F值N. f來進行分頻，所以信號LO的 頻率為F2*(N. f)。舉例而言，如果N. f是200. 1，且F2是19. 2MHz，那么LO的頻率Fl是 3.84192GHz ο在一個新穎方面中，可編程時鐘抖動電路133抖動導(dǎo)體140上的供應(yīng)至Δ - Σ調(diào) 制器132的Δ-Σ調(diào)制器時鐘信號(DSMC)的相位。在位于一無線電接收器的本機振蕩器 中的一種類型的常規(guī)Δ- Σ調(diào)制器中，所述常規(guī)Δ- Σ調(diào)制器是大量的通過具有固定頻率 的單一數(shù)字時鐘信號來計時的數(shù)字邏輯。Σ調(diào)制器內(nèi)的許多數(shù)字邏輯順序邏輯元件和 門的所得大體上同時的計時產(chǎn)生了實質(zhì)的電流脈沖，所述電流脈沖從電源總線用脈沖輸送 至接地總線。這些電流脈沖可為大的(大約為幾十個毫安培)。因為數(shù)字邏輯的計時與XO 信號同步，所以所得電流脈沖產(chǎn)生數(shù)字噪聲且此數(shù)字噪聲可具有高次諧波，所述高次諧波 回漏至接收器的其它部件中并干擾對所要的信號的接收。此數(shù)字噪聲的泄漏可(例如)經(jīng) 由將功率供應(yīng)至Σ調(diào)制器的數(shù)字邏輯的功率總線和接地總線而發(fā)生。泄漏也可經(jīng)由RF 收發(fā)器集成電路的半導(dǎo)體襯底而發(fā)生。為對抗此噪聲的有害效應(yīng)，通常利用物理隔離技術(shù) (例如，保護環(huán))來將有噪聲的Σ調(diào)制器與接收器電路的其它部件隔離并防止噪聲泄 漏。然而，常規(guī)的物理隔離技術(shù)在隔離數(shù)字噪聲的高頻諧波(其具有幾百兆赫或更大的頻 率)方面可能并非完全有效。盡管在常規(guī)技術(shù)中位于一無線電接收器的本機振蕩器內(nèi)的Σ調(diào)制器的數(shù)字 邏輯是通過具有單一頻率和相位的時鐘信號來計時的，但在圖4的新穎PLL 124中，可編 程時鐘抖動電路133抖動△-Σ調(diào)制器時鐘信號(DSMC)的相位，使得還同相地抖動構(gòu)成 Δ - Σ調(diào)制器132的數(shù)字邏輯的計時。通過以適當(dāng)?shù)姆绞絹矶秳酉辔唬幌Ｍ脑肼暤墓β?得以改變，使得對Σ調(diào)制器是其一部件的電路(在此狀況下為接收器)的剩余部分的不良干擾得以減小或完全消除。在圖4的特定實例中，控制可編程時鐘抖動電路133從而 以多種方式中的一選定方式來抖動時鐘信號。一種方式涉及偽隨機地抖動DSMC時鐘信號 的相位，使得不希望的噪聲的功率跨越一頻帶而散開。因此，不希望的噪聲的功率在一關(guān)注 的特定頻率下得以減小。第二種方式涉及旋轉(zhuǎn)地抖動DSMC時鐘信號的相位，使得在一范圍 內(nèi)來回地掃描(或旋轉(zhuǎn))DSMC信號的相位。旋轉(zhuǎn)地抖動相位用以將所產(chǎn)生的不希望的噪聲 的功率移位至一個不同頻率或多個不同頻率。因此，不希望的噪聲的功率在一關(guān)注的特定 頻率下得以減小。第三種方式是停用抖動，使得DSMC時鐘信號不被抖動。在圖4的特定實施方案中，由數(shù)字基帶IC 104經(jīng)由串行SPI總線141來控制可編 程時鐘抖動電路133抖動DSMC時鐘信號的方式。盡管在圖2和圖3中未說明，但一 SPI總 線141延伸于數(shù)字基帶IC 104與RF收發(fā)器IC 103之間，且數(shù)字基帶IC 104使用此總線將 控制信息發(fā)送至RF收發(fā)器IC 103。此控制信息跨越SPI總線141而被接收并接收至SPI 總線接口塊142中。SPI接口 142將控制信息轉(zhuǎn)換為被供應(yīng)至導(dǎo)體143至147上的數(shù)字控 制信號。圖4中的導(dǎo)體147表示頻率控制字傳送至Δ - Σ調(diào)制器所跨越的導(dǎo)體。所述頻率 控制字通過數(shù)字基帶IC 104跨越與控制可編程時鐘抖動電路133的控制信息相同的SPI 總線141和SPI接口 142供應(yīng)至Δ-Σ調(diào)制器132。導(dǎo)體143上的數(shù)字控制信號SEL選擇 抖動電路134執(zhí)行的是偽隨機抖動或旋轉(zhuǎn)抖動中的哪一者。導(dǎo)體144和145上的數(shù)字控制 信號確定四個信號中的哪一者由多路復(fù)用器136作為“高速時鐘”信號HSC供應(yīng)至抖動電 路134的時鐘輸入導(dǎo)體148上。術(shù)語“高速”在此處是一相對術(shù)語且涉及DIVOUT信號的頻 率。所述四個信號是1)PRESCALER OUT時鐘信號，其通過除法器131的預(yù)定標(biāo)器而輸出至 導(dǎo)體149上；2)本機振蕩器(LO)時鐘信號，其通過VC0128而輸出至導(dǎo)體137上；3)時鐘信 號，其通過除以8型除法器135而輸出至導(dǎo)體151上；以及4)導(dǎo)體152上的固定數(shù)字“1” 值。在圖4的實施例中，導(dǎo)體148上的高速時鐘信號HSC的頻率確定抖動的速率。如果控制多路復(fù)用器136以將導(dǎo)體152耦合至?xí)r鐘輸入導(dǎo)體148，那么導(dǎo)體148 上的時鐘信號HSC經(jīng)停止且抖動電路134經(jīng)停止，且由抖動電路134輸出至導(dǎo)體140上的 DSMC時鐘信號具有固定頻率和相位。如果導(dǎo)體151上的時鐘信號未用作經(jīng)供應(yīng)至抖動電 路134的HSC時鐘信號的來源，那么除法器135可通過使得導(dǎo)體146上的控制信號為數(shù)字 低而經(jīng)停用并斷電。停用除法器135減小了 PLL 124的功率消耗。另一方面，如果除法器 135將被啟用，那么使導(dǎo)體146上的控制信號為數(shù)字高，使得除法器135經(jīng)通電并啟用。如 圖4中所說明，導(dǎo)體146延伸至除法器135的啟用/停用輸入引線。導(dǎo)體143至147上的 控制信號的值可由數(shù)字基帶IC 104經(jīng)由SPI總線接口來獨立控制。圖5是一種用以實施圖4的抖動電路134的方式的更詳細圖。抖動電路134包括 一串順序邏輯元件153至156。所述串中的所有順序邏輯元件153至156均通過同一高速 時鐘信號HSC來計時，所述HSC經(jīng)由導(dǎo)體148而接收至抖動電路134上。將導(dǎo)體138上的 緩慢得多的時鐘信號DIVOUT供應(yīng)至所述串中的第一順序邏輯元件153的數(shù)據(jù)輸入引線，使 得沿所述串的各種分接點157至162輸出時鐘信號DIVOUT的對應(yīng)的一組延遲型式。這些 延遲型式之間的時間延遲是較高速的HSC時鐘信號的周期。在所述說明中將所述信號的延 遲型式表示為Pl至P7且將其稱作相位信號。PO未經(jīng)延遲。多路復(fù)用器163由導(dǎo)體164上 的三位數(shù)字字DITHC0NT來控制以將相位信號PO至P7中的一者作為DSMC時鐘信號而耦合 至導(dǎo)體140上。通過改變DITHC0NT字，DSMC時鐘信號的相位得以改變。在所說明的實施例中，如果可編程時鐘抖動電路133將執(zhí)行偽隨機抖動，那么將導(dǎo)體143上的值SEL設(shè)定至數(shù) 字低，使得由偽隨機數(shù)產(chǎn)生器165輸出的三位值經(jīng)由多路復(fù)用器166而供應(yīng)至導(dǎo)體164上。 另一方面，如果可編程時鐘抖動電路133將執(zhí)行旋轉(zhuǎn)抖動，那么將導(dǎo)體143上的值SEL設(shè)定 至數(shù)字高，使得由可編程旋轉(zhuǎn)數(shù)產(chǎn)生器167輸出的三位值經(jīng)由多路復(fù)用器166而供應(yīng)至導(dǎo) 體164上。圖6是說明圖5的抖動電路134的操作的簡化波形圖。波形Pl至P4說明了在所 述串順序邏輯元件的各種分接點157至162上的輸入信號DIVOUT的各種經(jīng)延遲相位型式。 最初，三位DITHC0NT值為數(shù)字四，使得將多路復(fù)用器163選擇為將位于其“4”輸入引線上 的P4信號耦合至多路復(fù)用器數(shù)據(jù)輸出引線。箭頭168說明了經(jīng)由多路復(fù)用器163的此耦 合。在DIVOUT的第一上升沿與DSMC的第一上升沿之間存在第一時間延遲Tl。接著，在信 號DIVOUT的下降沿上，三位DITHC0NT值從數(shù)字“4”改變至數(shù)字“3”?，F(xiàn)將多路復(fù)用器163 選擇為將位于其“3”輸入引線上的P3信號耦合至多路復(fù)用器數(shù)據(jù)輸出引線。箭頭169說 明了經(jīng)由多路復(fù)用器163的此耦合。在DIVOUT的第二上升沿與DSMC的第二上升沿之間存 在第二時間延遲T2。DIVOUT的上升沿與DSMC的上升沿之間的時間延遲的變化構(gòu)成DSMC 時鐘信號的相位的抖動。如果選擇偽隨機抖動，那么DITHC0NT的三位值以偽隨機方式改 變。如果選擇旋轉(zhuǎn)抖動，那么DITHC0NT的三位值從零遞增至七，且接著從七向下遞減返回 至零，并重復(fù)此旋轉(zhuǎn)遞增和遞減。在一種新穎方法中，抖動對一分數(shù)N鎖相環(huán)路的Δ- Σ調(diào)制器進行計時的時鐘信 號。在上文結(jié)合圖2至圖6所描述的特定實施例中，抖動導(dǎo)體140上的如經(jīng)供應(yīng)至Δ-Σ 調(diào)制器132的時鐘信號DSMC的相位。在一個實例中，在具有可編程時鐘抖動電路133的實 驗室中測試并特征化整個接收器電路，所述可編程時鐘抖動電路133經(jīng)停用以確定接收通 道是否歸因于由Δ-Σ調(diào)制器產(chǎn)生的數(shù)字噪聲而正受到干擾。如果接收通道正受到干擾， 則經(jīng)由SPI總線141來控制可編程時鐘抖動電路133以抖動DSMC時鐘信號并調(diào)整所述抖 動以使得干擾得以減小或消除。一旦在實驗室中以此經(jīng)驗方式確定可編程時鐘抖動電路 133的最佳設(shè)定，便將所述設(shè)定存儲于接收器電路的產(chǎn)生單元中，使得當(dāng)接收器電路正進行 操作時，數(shù)字基帶IC 104擷取所述設(shè)定并通過跨越SPI總線141來傳送所述設(shè)定而將可編 程時鐘抖動電路133配置于RF收發(fā)器IC 103中。在另一實例中，視接收器的操作模式而 定，由數(shù)字基帶集成電路104在接收器操作期間改變可編程時鐘抖動電路133的設(shè)定。圖7是根據(jù)另一新穎方面的新穎方法300的流程圖。接收數(shù)字控制信息(步驟 301)。所述數(shù)字控制信息(例如)經(jīng)由SPI總線141而從數(shù)字基帶IC 104接收至RF收發(fā) 器IC103上。如果數(shù)字控制信息具有第一值，則以第一方式來抖動對分數(shù)N PLLWA-E 調(diào)制器進行計時的時鐘信號(步驟302)。在一個實例中，所述時鐘信號是圖4的時鐘信號 DSMC。如果數(shù)字控制信息具有第二值，那么以第二方式來抖動時鐘信號(步驟303)。如果 數(shù)字控制信息具有第三值，那么停用時鐘信號的抖動(步驟304)。數(shù)字基帶IC 104以此方 式通過跨越SPI總線141向RF收發(fā)器IC 103發(fā)送適當(dāng)?shù)臄?shù)字控制信息來控制時鐘信號的 抖動的方式。可在電路測試和特征化期間和/或在移動通信裝置100的正常操作期間改變 所執(zhí)行的抖動的類型。在一個或一個以上示范性實施例中，可以硬件、軟件、固件或其任何組合來實施所 描述的功能。如果以軟件實施，那么可將所述功能作為一個或一個以上指令或代碼存儲于計算機可讀媒體上或經(jīng)由其來傳輸。計算機可讀媒體包括計算機存儲媒體與通信媒體(包 括促進計算機程序從一個位置至另一位置的轉(zhuǎn)移的任何媒體)兩者。存儲媒體可為可由 計算機存取的任何可用媒體。借助于實例且非限制，此計算機可讀媒體可包含RAM、ROM、 EEPR0M、⑶-ROM或其它光盤存儲裝置、磁盤存儲裝置或其它磁性存儲裝置，或者可用于以指 令或數(shù)據(jù)結(jié)構(gòu)形式載運或存儲所要程序代碼且可由計算機存取的任何其它媒體。又，將任 何連接恰當(dāng)?shù)胤Q為計算機可讀媒體。舉例而言，如果使用同軸電纜、光纖電纜、雙絞線、數(shù)字 訂戶線(DSL)，或無線技術(shù)(例如，紅外線、無線電和微波)從網(wǎng)站、服務(wù)器或其它遠程源傳 輸軟件，那么將同軸電纜、光纖電纜、雙絞線、DSL，或無線技術(shù)(例如，紅外線、無線電和微 波)包括于媒體的定義中。如本文中所使用，磁盤和光盤包括緊密光盤(CD)、激光光盤、光 盤、數(shù)字多功能光盤(DVD)、軟性磁盤和藍光光盤，其中磁盤通常磁性地再現(xiàn)數(shù)據(jù)，而光盤使 用激光器來光學(xué)地再現(xiàn)數(shù)據(jù)。上述內(nèi)容的組合也應(yīng)包括在計算機可讀媒體的范圍內(nèi)。
盡管上文出于指導(dǎo)的目的而描述了某些特定實施例，但此專利文獻的教示具有一 般適用性且并不限于上文所描述的特定實施例。在一些實施例中，可編程時鐘抖動電路133 可經(jīng)編程以改變DSMC時鐘信號的頻率。盡管圖5的抖動電路134涉及一串順序邏輯元件， 但可采用提供一傳入時鐘信號的一系列相位延遲型式的其它方式來產(chǎn)生所述時鐘信號的 相位抖動輸出型式?？墒乖谛D(zhuǎn)抖動模式中由多路復(fù)用器136選擇不同相位Pl至P7的 次序和/或速率為可編程的。并非將由PLL自身產(chǎn)生的高頻信號用作對抖動電路134進行 計時的高速時鐘信號HSC，在其它實施例中，將在別處產(chǎn)生的高頻信號供應(yīng)至PLL并將其用 作高速時鐘信號HSC。上文所描述的抖動技術(shù)的用途并不限于在移動通信裝置中的用途或 在無線電接收器和發(fā)射器中的用途，而是具有對其它類型的包括分數(shù)N PLL的電路的一般 適用性?？梢暒?Σ調(diào)制器是一部件的電路的操作模式而在電路操作期間將一經(jīng)供應(yīng)至 Δ- Σ調(diào)制器的時鐘信號的抖動從一種類型的抖動改變至另一種類型的抖動。因此，可在不 脫離下文所闡述的權(quán)利要求書的范圍的情況下實踐所描述的特定實施例的各種特征的各 種修改、改編和組合。
權(quán)利要求
一種鎖相環(huán)路(PLL)電路，其包含相位檢測器，其接收參考時鐘信號和反饋時鐘信號；以及環(huán)路除法器，其接收所述第一時鐘信號并將所述反饋時鐘信號供應(yīng)至所述相位檢測器，其中所述環(huán)路除法器包含Δ ∑調(diào)制器，其輸出多位數(shù)字除數(shù)值；除法器，其接收所述第一時鐘信號和所述多位數(shù)字除數(shù)值，且其輸出所述反饋時鐘信號；以及時鐘抖動電路，其將經(jīng)抖動的時鐘信號供應(yīng)至所述Δ ∑調(diào)制器。
2.根據(jù)權(quán)利要求1所述的PLL電路，其中所述Δ-Σ調(diào)制器隨著時間的過去而改變所 述多位數(shù)字除數(shù)值，使得具有環(huán)路除法器頻率的所述除法器用分數(shù)N除數(shù)來除所述第一時 鐘信號以產(chǎn)生所述反饋時鐘信號。
3.根據(jù)權(quán)利要求1所述的PLL電路，其中所述經(jīng)抖動的時鐘信號具有以偽隨機方式抖 動的特征。
4.根據(jù)權(quán)利要求1所述的PLL電路，其中所述經(jīng)抖動的時鐘信號具有以平滑變化的方 式抖動的特征。
5.根據(jù)權(quán)利要求4所述的PLL電路，其中所述特征是相位。
6.根據(jù)權(quán)利要求1所述的PLL電路，其中所述Δ- Σ調(diào)制器包括某一量的由所述經(jīng)抖 動的時鐘信號計時的順序數(shù)字邏輯。
7.根據(jù)權(quán)利要求1所述的PLL電路，其中所述時鐘抖動電路是可編程的。
8.根據(jù)權(quán)利要求1所述的PLL電路，其中所述時鐘抖動電路接收所述反饋時鐘信號，且 其中所述時鐘抖動電路還接收另一時鐘信號，其中所述另一時鐘信號具有比所述反饋時鐘 信號的頻率高的頻率。
9.根據(jù)權(quán)利要求1所述的PLL電路，其中所述PLL電路耦合至串行總線接口電路，其中 所述串行總線接口電路將數(shù)字控制信息供應(yīng)至所述時鐘抖動電路。
10.根據(jù)權(quán)利要求1所述的PLL電路，其中所述時鐘抖動電路接收數(shù)字控制信息，其中 如果所述數(shù)字控制信息具有第一值，那么所述時鐘抖動電路以第一方式來抖動所述經(jīng)抖動 的時鐘信號，而如果所述數(shù)字控制信息具有第二值，那么所述時鐘抖動電路以第二方式來 抖動所述經(jīng)抖動的時鐘信號。
11.根據(jù)權(quán)利要求1所述的PLL電路，其中所述時鐘抖動電路接收數(shù)字控制信息，其中 如果所述數(shù)字控制信息具有第一值，那么所述時鐘抖動電路輸出所述經(jīng)抖動的時鐘信號以 使得所述經(jīng)抖動的時鐘信號不被抖動，而如果所述數(shù)字控制信息具有第二值，那么所述時 鐘抖動電路輸出所述經(jīng)抖動的時鐘信號以使得所述經(jīng)抖動的時鐘信號被抖動。
12.根據(jù)權(quán)利要求1所述的PLL電路，其中所述時鐘抖動電路接收數(shù)字控制信息，其 中如果所述數(shù)字控制信息具有第一值，那么所述經(jīng)抖動的時鐘信號的特征被相對快速地抖 動，而如果所述數(shù)字控制信息具有第二值，那么所述經(jīng)抖動的時鐘信號的所述特征被相對 緩慢地抖動。
13.—種電路，其包含環(huán)路除法器；以及Δ-Σ調(diào)制器，其接收經(jīng)相位抖動的時鐘信號且將多位數(shù)字值輸出至所述環(huán)路除法器，其中所述環(huán)路除法器和所述Σ調(diào)制器是鎖相環(huán)路的部件。
14.一種方法，其包含(a)抖動被供應(yīng)至鎖相環(huán)路的Δ-Σ調(diào)制器的時鐘信號。
15.根據(jù)權(quán)利要求14所述的方法，其進一步包含(b)接收數(shù)字控制信號，其中如果所述數(shù)字控制信號具有第一值，那么在(a)中以第一 方式抖動所述時鐘信號，而如果所述數(shù)字控制信號具有第二值，那么在(a)中以第二方式 抖動所述時鐘信號。
16.根據(jù)權(quán)利要求15所述的方法，其中將所述數(shù)字控制信號從所述第一值改變至所述第二值。
17.根據(jù)權(quán)利要求14所述的方法，其進一步包含(b)接收數(shù)字控制信號，其中如果所述數(shù)字控制信號具有第一值，那么抖動所述時鐘信 號，而如果所述數(shù)字控制信號具有第二值，那么不抖動所述時鐘信號。
18.根據(jù)權(quán)利要求14所述的方法，其中在(a)中抖動所述時鐘信號以使得所述時鐘信 號具有以偽隨機方式抖動的特征。
19.根據(jù)權(quán)利要求14所述的方法，其中在(a)中抖動所述時鐘信號以使得所述時鐘信 號具有以平滑變化的方式抖動的特征。
20.根據(jù)權(quán)利要求14所述的方法，其進一步包含(b)在接收器中使用所述鎖相環(huán)路來接收無線電信號；以及(c)調(diào)整(a)的所述抖動以減少由所述鎖相環(huán)路引入至所述接收器中的噪聲的量。
21.根據(jù)權(quán)利要求14所述的方法，其中(a)的所述抖動是所述時鐘信號的相位的抖動。
22.—種電路，其包含包含環(huán)路除法器的鎖相環(huán)路，其中所述環(huán)路除法器包括 Δ - Σ調(diào)制器；以及用于抖動被供應(yīng)至所述Δ-Σ調(diào)制器的時鐘信號的裝置。
23.根據(jù)權(quán)利要求22所述的電路，其中所述裝置還用于接收數(shù)字控制信息，其中如果 所述數(shù)字控制信息具有第一值，那么所述裝置以第一方式抖動所述時鐘信號，而如果所述 數(shù)字控制信息具有第二值，那么所述裝置以第二方式抖動所述時鐘信號。
24.根據(jù)權(quán)利要求22所述的電路，其中所述裝置還用于從串行總線接收所述數(shù)字控制 fn息ο
全文摘要
文檔編號H03L7/197GK101953076SQ200980106190
公開日2011年1月19日 申請日期2009年2月26日 優(yōu)先權(quán)日2008年2月26日
發(fā)明者Zhang Gang, Prasad S Gudem, Xu Yang 申請人:Qualcomm Inc