專利名稱：具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種緩沖放大器，特別是涉及一種顯示面板源極驅(qū)動器的低功率、高速輸出緩沖電路。
背景技術(shù)：
由于平面顯示器(例如液晶顯示器)解析度的逐漸增高，使得上千的輸出緩沖放 大器或緩沖電路必須制造于驅(qū)動集成電路內(nèi)。為了在驅(qū)動集成電路內(nèi)可以容納這么多的緩 沖放大器，因此必須減少每一緩沖放大器的面積，且必須降低每一緩沖放大器消耗的功率， 特別是穩(wěn)態(tài)(static)消耗功率。再者，鑒于大型顯示面板中每一行(column)具有相當(dāng)大 的時(shí)間常數(shù)(time constant)，為了提供足夠的驅(qū)動能力來驅(qū)動此大型面板，因此必須具有 較小的穩(wěn)定(settling)時(shí)間或者較大的回轉(zhuǎn)率(slew rate)。簡單來說，對于高解析度的 大型顯示面板而言，低功率、高速的輸出緩沖電路是不可或缺的。由此可見，上述現(xiàn)有的輸出緩沖電路無法有效提供低消耗功率的高驅(qū)動能力，而 亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道， 但長久以來一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般產(chǎn)品又沒有適切結(jié)構(gòu)能夠解決上述問 題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新型的具有增強(qiáng)回轉(zhuǎn)率的低 功率、高速輸出輸出緩沖電路，以適用于高解析度/大型顯示面板實(shí)屬當(dāng)前重要研發(fā)課題 之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的輸出緩沖電路存在的缺陷，而提供一種新型的具 有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，所要解決的技術(shù)問題是使其有效地對平面顯示器的驅(qū)動電 路提供高驅(qū)動能力，非常適于實(shí)用。本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明 提出的一種具有增強(qiáng)回轉(zhuǎn)率(slew rate)的輸出緩沖電路，包含一輸出級，包含一來源 (source)晶體管(即電晶體，本文均稱為晶體管)及一汲取(sink)晶體管，用以驅(qū)動一 負(fù)載；一第一回轉(zhuǎn)率增強(qiáng)晶體管，用以增強(qiáng)該來源晶體管及汲取晶體管其中一個(gè)的回轉(zhuǎn)率； 一第二回轉(zhuǎn)率增強(qiáng)晶體管，用以增強(qiáng)該來源晶體管及汲取晶體管其中另一個(gè)的回轉(zhuǎn)率；一 第一控制電路，用以控制該第一回轉(zhuǎn)率增強(qiáng)晶體管；以及一第二控制電路，用以控制該第二 回轉(zhuǎn)率增強(qiáng)晶體管；其中，當(dāng)處于穩(wěn)態(tài)時(shí)，該第一控制電路、第二控制電路分別關(guān)閉該第一 回轉(zhuǎn)率增強(qiáng)晶體管、第二回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于轉(zhuǎn)態(tài)時(shí)，則分別開啟該第一回轉(zhuǎn)率增強(qiáng) 晶體管、第二回轉(zhuǎn)率增強(qiáng)晶體管。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其更包含一輸入級，其包含至少一差動 對(differential pair)，用以接收一輸入信號。本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種具有增強(qiáng)回轉(zhuǎn)率(slew rate)的輸出緩沖電路，包含一輸入級，用以接收一輸入信 號；一輸出級，包含一來源(source)晶體管及一汲取(sink)晶體管，用以驅(qū)動一負(fù)載；一 第一回轉(zhuǎn)率增強(qiáng)晶體管，用以增強(qiáng)該汲取晶體管的電流汲取能力；一第二回轉(zhuǎn)率增強(qiáng)晶體 管，用以增強(qiáng)該來源晶體管的電流提供能力；一第一控制電路，用以控制該第一回轉(zhuǎn)率增強(qiáng) 晶體管；以及一第二控制電路，用以控制該第二回轉(zhuǎn)率增強(qiáng)晶體管；其中，當(dāng)處于穩(wěn)態(tài)時(shí)， 該第一控制電路、第二控制電路分別關(guān)閉該第一回轉(zhuǎn)率增強(qiáng)晶體管、第二回轉(zhuǎn)率增強(qiáng)晶體 管；當(dāng)處于高至低轉(zhuǎn)態(tài)時(shí)，該第一控制電路開啟該第一回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于低至高 轉(zhuǎn)態(tài)時(shí)，該第二控制電路開啟該第二回轉(zhuǎn)率增強(qiáng)晶體管。 本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其中所述的輸入級包含至少一差動對 (differential pair)0前述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其中所述的第一回轉(zhuǎn)率增強(qiáng)晶體管為P 型金氧半導(dǎo)體晶體管(PMOS)，其漏極(即汲極，本文均稱為漏極)連接并控制該汲取晶體管 的柵極；當(dāng)處于高至低轉(zhuǎn)態(tài)時(shí)，該開啟的第一回轉(zhuǎn)率增強(qiáng)晶體管開啟該汲取晶體管，因而自 該負(fù)載汲取電流。前述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其中所述的第一控制電路包含一 ρ型金 氧半導(dǎo)體晶體管(PMOS)，其寬度被設(shè)計(jì)使得該ρ型金氧半導(dǎo)體晶體管(PMOS)在穩(wěn)態(tài)時(shí)，其 漏極電位足夠高而關(guān)閉該第一回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于高至低轉(zhuǎn)態(tài)時(shí)，該P(yáng)型金氧半導(dǎo) 體晶體管(PMOS)的漏極電位足夠低而開啟該第一回轉(zhuǎn)率增強(qiáng)晶體管。前述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其中所述的第二回轉(zhuǎn)率增強(qiáng)晶體管為ρ 型金氧半導(dǎo)體晶體管(PMOS)，其漏極連接并控制該輸出級的輸出節(jié)點(diǎn)；當(dāng)處于低至高轉(zhuǎn)態(tài) 時(shí)，該開啟的第二回轉(zhuǎn)率增強(qiáng)晶體管提供電流至該負(fù)載。前述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其中所述的第二控制電路包含一 ρ型金 氧半導(dǎo)體晶體管(PMOS)，其寬度被設(shè)計(jì)使得該ρ型金氧半導(dǎo)體晶體管(PMOS)在穩(wěn)態(tài)時(shí)，其 漏極電位足夠高而關(guān)閉該第二回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于低至高轉(zhuǎn)態(tài)時(shí)，該P(yáng)型金氧半導(dǎo) 體晶體管(PMOS)的漏極電位足夠低而開啟該第二回轉(zhuǎn)率增強(qiáng)晶體管。本發(fā)明的目的及解決其技術(shù)問題另外再采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提 出的一種具有增強(qiáng)回轉(zhuǎn)率(slew rate)的輸出緩沖電路，包含一輸入級，用以接收一輸入 信號；一輸出級，包含一來源(source)晶體管及一汲取(sink)晶體管，用以驅(qū)動一負(fù)載； 一第一回轉(zhuǎn)率增強(qiáng)晶體管，用以增強(qiáng)該來源晶體管的電流提供能力；一第二回轉(zhuǎn)率增強(qiáng)晶 體管，用以增強(qiáng)該汲取晶體管的電流汲取能力；一第一控制電路，用以控制該第一回轉(zhuǎn)率 增強(qiáng)晶體管；以及一第二控制電路，用以控制該第二回轉(zhuǎn)率增強(qiáng)晶體管；其中，當(dāng)處于穩(wěn)態(tài) 時(shí)，該第一控制電路、第二控制電路分別關(guān)閉該第一回轉(zhuǎn)率增強(qiáng)晶體管、第二回轉(zhuǎn)率增強(qiáng)晶 體管；當(dāng)處于低至高轉(zhuǎn)態(tài)時(shí)，該第一控制電路開啟該第一回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于高至 低轉(zhuǎn)態(tài)時(shí)，該第二控制電路開啟該第二回轉(zhuǎn)率增強(qiáng)晶體管。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其中所述的輸入級包含至少一差動對 (differential pair)0前述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其中所述的第一回轉(zhuǎn)率增強(qiáng)晶體管為η型金氧半導(dǎo)體晶體管(NMOS)，其漏極連接并控制該來源晶體管的柵極(即閘極，本文均稱 為柵極)；當(dāng)處于低至高轉(zhuǎn)態(tài)時(shí)，該開啟的第一回轉(zhuǎn)率增強(qiáng)晶體管開啟該來源晶體管，因而 提供電流至該負(fù)載。前述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其中所述的第一控制電路包含一 η型金 氧半導(dǎo)體晶體管(NMOS)，其寬度被設(shè)計(jì)使得該η型金氧半導(dǎo)體晶體管(NMOS)在穩(wěn)態(tài)時(shí)，其 漏極電位足夠低而關(guān)閉該第一回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于低至高轉(zhuǎn)態(tài)時(shí)，該η型金氧半導(dǎo) 體晶體管(NMOS)的漏極電位足夠高而開啟該第一回轉(zhuǎn)率增強(qiáng)晶體管。前述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其中所述的第二回轉(zhuǎn)率增強(qiáng)晶體管為η 型金氧半導(dǎo)體晶體管(NMOS)，其漏極連接并控制該輸出級的輸出節(jié)點(diǎn)；當(dāng)處于高至低轉(zhuǎn)態(tài) 時(shí)，該開啟的第二回轉(zhuǎn)率增強(qiáng)晶體管自該負(fù)載汲取電流。前述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其中所述的第二控制電路包含一 η型金 氧半導(dǎo)體晶體管(NMOS)，其寬度被設(shè)計(jì)使得該η型金氧半導(dǎo)體晶體管(NMOS)在穩(wěn)態(tài)時(shí)，其 漏極電位足夠低而關(guān)閉該第二回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于高至低轉(zhuǎn)態(tài)時(shí)，該η型金氧半導(dǎo) 體晶體管(NMOS)的漏極電位足夠高而開啟該第二回轉(zhuǎn)率增強(qiáng)晶體管。本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，本發(fā) 明的主要技術(shù)內(nèi)容如下根據(jù)本發(fā)明的一個(gè)實(shí)施例，第一回轉(zhuǎn)率增強(qiáng)晶體管受控于第一控制電路，用以增強(qiáng)汲取晶體管的電流汲取能力，而第二回轉(zhuǎn)率增強(qiáng)晶體管則受控于第二控制電路，用以增強(qiáng)來 源晶體管的電流提供能力。其中，當(dāng)處于穩(wěn)態(tài)時(shí)，第一控制電路、第二控制電路分別關(guān)閉第一 回轉(zhuǎn)率增強(qiáng)晶體管、第二回轉(zhuǎn)率增強(qiáng)晶體管。當(dāng)處于高至低轉(zhuǎn)態(tài)時(shí)，第一控制電路開啟第一回 轉(zhuǎn)率增強(qiáng)晶體管；而當(dāng)處于低至高轉(zhuǎn)態(tài)時(shí)，第二控制電路開啟第二回轉(zhuǎn)率增強(qiáng)晶體管。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，第一回轉(zhuǎn)率增強(qiáng)晶體管受控于第一控制電路，用以增強(qiáng)來源晶體管的電流提供能力，而第二回轉(zhuǎn)率增強(qiáng)晶體管則受控于第二控制電路，用以 增強(qiáng)汲取晶體管的電流汲取能力。其中，當(dāng)處于穩(wěn)態(tài)時(shí)，第一控制電路、第二控制電路分別 關(guān)閉第一回轉(zhuǎn)率增強(qiáng)晶體管、第二回轉(zhuǎn)率增強(qiáng)晶體管。當(dāng)處于低至高轉(zhuǎn)態(tài)時(shí)，第一控制電路開啟第一回轉(zhuǎn)率增強(qiáng)晶體管；而當(dāng)處于高至低轉(zhuǎn)態(tài)時(shí)，第二控制電路開啟第二回轉(zhuǎn)率增強(qiáng) 晶體管。借由上述技術(shù)方案，本發(fā)明具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路至少具有下列優(yōu)點(diǎn)及 有益效果本發(fā)明可有效地對平面顯示器的驅(qū)動電路提供高驅(qū)動能力。綜上所述，本發(fā)明一 種具增強(qiáng)回轉(zhuǎn)率(slew rate)的輸出緩沖電路。第一、第二回轉(zhuǎn)率增強(qiáng)晶體管用以增強(qiáng)輸 出級的來源晶體管、汲取晶體管的回轉(zhuǎn)率。當(dāng)處于穩(wěn)態(tài)時(shí)，第一、第二控制電路分別關(guān)閉第 一、第二回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于轉(zhuǎn)態(tài)時(shí)，則分別開啟第一、第二回轉(zhuǎn)率增強(qiáng)晶體管。本發(fā) 明在技術(shù)上有顯著的進(jìn)步，并具有明顯的積極效果，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段， 而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠 更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。


圖1顯示本發(fā)明實(shí)施例的具有增強(qiáng)回轉(zhuǎn)率(slew rate)的低功率、高速輸出緩沖電路示意圖。圖2顯示本發(fā)明另一實(shí)施例的具有增強(qiáng)回轉(zhuǎn)率的低功率、高速輸出緩沖電路示意圖。10、20:輸出緩沖電路100、200:負(fù)載M1-M2:第一差動對M3-M4:電流鏡M6-M7:輸出級M5、M10、Mb 偏壓晶體管M8 第一回轉(zhuǎn)率增強(qiáng)晶體管M9 第二回轉(zhuǎn)率增強(qiáng)晶體管M11-M12 第二差動對M13-M14:電流鏡M15-M17 第一控制電路M18-M19 第一控制電路Ib:電流源in+:輸入節(jié)點(diǎn)in-輸入節(jié)點(diǎn)out 輸出節(jié)點(diǎn)
具體實(shí)施例方式為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合 附圖及較佳實(shí)施例，對依據(jù)本發(fā)明提出的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路其具體實(shí)施方 式、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)及功效，在以下配合參考圖式的較佳實(shí) 施例的詳細(xì)說明中將可清楚呈現(xiàn)。通過具體實(shí)施方式
的說明，當(dāng)可對本發(fā)明為達(dá)成預(yù)定目 的所采取的技術(shù)手段及功效得一更加深入且具體的了解，然而所附圖式僅是提供參考與說 明之用，并非用來對本發(fā)明加以限制。圖1顯示本發(fā)明實(shí)施例的具有增強(qiáng)回轉(zhuǎn)率(slew rate)的低功率、高速輸出緩沖 電路10。在本實(shí)施例中，輸出緩沖電路10可適用(但不限定)于驅(qū)動顯示面板(例如液晶 顯示器，未顯示于圖式中)，特別是高解析度/大型顯示面板。輸出緩沖電路10包含至少一差動對(differential pair)。在本實(shí)施例中，輸出 緩沖電路10包含第一差動對M1-M2及第二差動對M11-M12，二差動對是互相并聯(lián)的。晶體 管Ml、M2、Mil、M12為ρ型金氧半導(dǎo)體晶體管(PMOS)。第一差動對M1-M2 (或稱為PMOS (ρ 型金氧半導(dǎo)體)輸入級)受P型金氧半導(dǎo)體晶體管(PMOS)M5、Mb及電流源Ib的偏壓，并以 電流鏡(currentmirror)M3-M4作為主動負(fù)載(active load)，該M3-M4為η型金氧半導(dǎo)體 晶體管(NMOS)。第二差動對Μ11-Μ12受ρ型金氧半導(dǎo)體晶體管(PMOS) MlO、Mb及電流源Ib 的偏壓，并以電流鏡(η型金氧半導(dǎo)體晶體管)Μ13-Μ14作為主動負(fù)載。互為串聯(lián)的來源(source)晶體管(ρ型金氧半導(dǎo)體晶體管)Μ6及汲取(sink)晶 體管(P型金氧半導(dǎo)體晶體管)M7共同形成輸出緩沖電路10的輸出級。輸出級M6-M7的輸 出則用以驅(qū)動一負(fù)載100，其通常跟著顯示面板的大小增減。在本實(shí)施例中，第一回轉(zhuǎn)率增 強(qiáng)晶體管(P型金氧半導(dǎo)體晶體管)M8是用以增強(qiáng)汲取(sink)晶體管M7的電流汲取能力。 第一回轉(zhuǎn)率增強(qiáng)晶體管M8受控于第一控制電路，其由ρ型金氧半導(dǎo)體晶體管(PM0S)M15、n 型金氧半導(dǎo)體晶體管(NM0S)M16、M17所組成。在本實(shí)施例中，第二回轉(zhuǎn)率增強(qiáng)晶體管(ρ型 金氧半導(dǎo)體晶體管)Μ9是用以增強(qiáng)來源(source)晶體管M6的電流提供能力。第二回轉(zhuǎn)率 增強(qiáng)晶體管M9受控于第二控制電路，其由ρ型金氧半導(dǎo)體晶體管(PM0S)M18、n型金氧半導(dǎo) 體晶體管(NM0S)M19所組成。
在電路的操作中，第一回轉(zhuǎn)率增強(qiáng)晶體管M8在穩(wěn)態(tài)(static state)時(shí)是關(guān)閉的， 因此沒有消耗功率。此處所稱穩(wěn)態(tài)是指輸入節(jié)點(diǎn)in+的輸入信號保持于高或低位準(zhǔn)(而另 一輸入節(jié)點(diǎn)in-則連接至輸出節(jié)點(diǎn)out)。類似的情形，第二回轉(zhuǎn)率增強(qiáng)晶體管M9在穩(wěn)態(tài)時(shí) 也是關(guān)閉的。在本實(shí)施例中，當(dāng)處于高至低(high-to-low)轉(zhuǎn)態(tài)時(shí)，第一控制電路M15-M17會 打開晶體管M8，使得晶體管M8的漏極電位拉高。晶體管M8的漏極電性連接并控制汲取 (sink)晶體管M7的柵極，使得汲取(sink)晶體管M7的柵至源極(gate-to-source)電壓 被拉高，因而自負(fù)載100汲取電流(或放電)。藉此，處于高至低(high-to-low)轉(zhuǎn)態(tài)時(shí)的 開啟晶體管M8大大地增快反應(yīng)時(shí)間(或回轉(zhuǎn)率)，并因而增強(qiáng)了電流汲取能力。
當(dāng)處于低至高(low-to-high)轉(zhuǎn)態(tài)時(shí)，第二控制電路M18-M19會打開晶體管M9。 由于晶體管M9的漏極電性連接至輸出級M6-M7的輸出節(jié)點(diǎn)out，因此晶體管M9會提供電流 (或充電)給負(fù)載100。換句話說，晶體管M9提供輔助電流給負(fù)載100。藉此，處于低至高 (low-to-high)轉(zhuǎn)態(tài)時(shí)的開啟晶體管M9大大地增快反應(yīng)時(shí)間(或回轉(zhuǎn)率)，并因而增強(qiáng)了 電流提供能力。晶體管M15的寬度可適當(dāng)?shù)卦O(shè)計(jì)使得晶體管M15的漏至源極(drain-to-source) 電壓VDS在穩(wěn)態(tài)時(shí)可以保持足夠小，因而第一控制電路M15-M17在穩(wěn)態(tài)時(shí)，其輸出電壓足夠 大而足以關(guān)閉第一回轉(zhuǎn)率增強(qiáng)晶體管M8。當(dāng)處于高至低(high-to-low)轉(zhuǎn)態(tài)時(shí)，通過第一 控制電路M15-M17的電流會增強(qiáng)，因而增大晶體管M15的漏至源極(drain-to-source)電 壓VDS。藉此，第一控制電路M15-M17的輸出變低，用以開啟第一回轉(zhuǎn)率增強(qiáng)晶體管M8。類似的情形，晶體管M18的寬度可適當(dāng)?shù)卦O(shè)計(jì)使得晶體管M18的汲至源極 (drain-to-source)電壓VDS在穩(wěn)態(tài)時(shí)可以保持足夠小，因而第二控制電路M18-M19 在穩(wěn)態(tài)時(shí)，其輸出電壓足夠大而足以關(guān)閉第二回轉(zhuǎn)率增強(qiáng)晶體管M9。當(dāng)處于低至高 (low-to-high)轉(zhuǎn)態(tài)時(shí)，通過第二控制電路M18-M19的電流會增強(qiáng)，因而增大晶體管M18的 漏至源極(drain-to-source)電壓VDS。藉此，第二控制電路M18-M19的輸出變低，用以開 啟第二回轉(zhuǎn)率增強(qiáng)晶體管M9。圖2顯示本發(fā)明另一實(shí)施例的具有增強(qiáng)回轉(zhuǎn)率的低功率、高速輸出緩沖電路20。 在本實(shí)施例中，輸出緩沖電路20的電路架構(gòu)類似于前一實(shí)施例的輸出緩沖電路10。輸出緩沖電路20包含第一差動對(η型金氧半導(dǎo)體晶體管)Μ1_Μ2 (或稱為η型金 氧半導(dǎo)體晶體管(NMOS)輸入級)，其受η型金氧半導(dǎo)體晶體管(NM0S)M5、Mb及電流源I b的 偏壓，并以電流鏡(current mirror) (ρ型金氧半導(dǎo)體晶體管)M3_M4作為主動負(fù)載(active load) 0輸出緩沖電路20還包含第二差動對(η型金氧半導(dǎo)體晶體管)M11-M12，其與第一 差動對M1-M2互相并聯(lián)。第二差動對M11-M12受η型金氧半導(dǎo)體晶體管(NM0S)M10、Mb及 電流源Ib的偏壓，并以電流鏡(ρ型金氧半導(dǎo)體晶體管)M13-M14作為主動負(fù)載。互為串聯(lián) 的來源(source)晶體管(ρ型金氧半導(dǎo)體晶體管)M6及汲取(sink)晶體管(ρ型金氧半導(dǎo) 體晶體管)Μ7共同形成輸出緩沖電路20的輸出級。輸出級Μ6-Μ7的輸出則用以驅(qū)動一負(fù) 載200。在本實(shí)施例中，第一回轉(zhuǎn)率增強(qiáng)晶體管(η型金氧半導(dǎo)體晶體管)Μ8是用以增強(qiáng)來 源(source)晶體管M6的電流提供能力。第一回轉(zhuǎn)率增強(qiáng)晶體管M8受控于第一控制電路， 其由P型金氧半導(dǎo)體晶體管(PMOS)M15、ρ型金氧半導(dǎo)體晶體管(PMOS)M16、η型金氧半導(dǎo) 體晶體管(NMOS) 17所組成。在本實(shí)施例中，第二回轉(zhuǎn)率增強(qiáng)晶體管(η型金氧半導(dǎo)體晶體管)M9是用以增強(qiáng)汲取(sink)晶體管M7的電流汲取能力。第二回轉(zhuǎn)率增強(qiáng)晶體管M9受 控于第二控制電路，其由P型金氧半導(dǎo)體晶體管(PM0S)M18、n型金氧半導(dǎo)體晶體管(NM0S) M19所組成。在電路的操作中，第一回轉(zhuǎn)率增強(qiáng)晶體管M8和第二回轉(zhuǎn)率增強(qiáng)晶體管M9在穩(wěn)態(tài) (static state)時(shí)是關(guān)閉的。在本實(shí)施例中，當(dāng)處于低至高(low-to-high)轉(zhuǎn)態(tài)時(shí)，第一 控制電路M15-M17會打開晶體管M8，使得晶 體管M8的漏極電位拉低。晶體管M8的漏極電 性連接并控制來源(source)晶體管M6的柵極，使得來源(source)晶體管M6的源至柵極 (source-to-gate)電壓被拉高，因而提供電流(或充電)給負(fù)載200。藉此，處于低至高 (low-to-high)轉(zhuǎn)態(tài)時(shí)的開啟晶體管M8大大地增快反應(yīng)時(shí)間(或回轉(zhuǎn)率)，并因而增強(qiáng)了 電流提供能力。當(dāng)處于高至低(high-to-low)轉(zhuǎn)態(tài)時(shí)，第二控制電路M18-M19會打開晶體管M9。由 于晶體管M9的漏極電性連接至輸出級M6-M7的輸出節(jié)點(diǎn)out，因此晶體管M9會自負(fù)載200 汲取電流。換句話說，晶體管M9自負(fù)載200輔助汲取電流。藉此，處于高至低(high-to-low) 轉(zhuǎn)態(tài)時(shí)的開啟晶體管M9大大地增快反應(yīng)時(shí)間(或回轉(zhuǎn)率)，并因而增強(qiáng)了電流汲取能力。晶體管M17的寬度可適當(dāng)?shù)卦O(shè)計(jì)使得晶體管M17的漏至源極(drain-to-source) 電壓VDS在穩(wěn)態(tài)時(shí)可以保持足夠小，因而第一控制電路M15-M17在穩(wěn)態(tài)時(shí)，其輸出電壓足夠 小而足以關(guān)閉第一回轉(zhuǎn)率增強(qiáng)晶體管M8。當(dāng)處于低至高(low-to-high)轉(zhuǎn)態(tài)時(shí)，通過第一 控制電路M15-M17的電流會增強(qiáng)，因而增大晶體管M17的漏至源極(drain-to-source)電 壓VDS。藉此，第一控制電路M15-M17的輸出變高，用以開啟第一回轉(zhuǎn)率增強(qiáng)晶體管M8。類似的情形，晶體管M19的寬度可適當(dāng)?shù)卦O(shè)計(jì)使得晶體管M19的漏至源極 (drain-to-source)電壓VDS在穩(wěn)態(tài)時(shí)可以保持足夠小，因而第二控制電路M18-M19 在穩(wěn)態(tài)時(shí)，其輸出電壓足夠小而足以關(guān)閉第二回轉(zhuǎn)率增強(qiáng)晶體管M9。當(dāng)處于高至低 (high-to-low)轉(zhuǎn)態(tài)時(shí)，通過第二控制電路M18-M19的電流會增強(qiáng)，因而增大晶體管M19的 漏至源極(drain-to-source)電壓VDS。藉此，第二控制電路M18-M19的輸出變高，用以開 啟第二回轉(zhuǎn)率增強(qiáng)晶體管M9。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限制，雖 然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人 員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾 為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì) 對以上實(shí)施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
一種具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其包含一輸出級，包含一來源晶體管及一汲取晶體管，用以驅(qū)動一負(fù)載；一第一回轉(zhuǎn)率增強(qiáng)晶體管，用以增強(qiáng)該來源晶體管及汲取晶體管其中一個(gè)的回轉(zhuǎn)率；一第二回轉(zhuǎn)率增強(qiáng)晶體管，用以增強(qiáng)該來源晶體管及汲取晶體管其中另一個(gè)的回轉(zhuǎn)率；一第一控制電路，用以控制該第一回轉(zhuǎn)率增強(qiáng)晶體管；以及一第二控制電路，用以控制該第二回轉(zhuǎn)率增強(qiáng)晶體管；其中，當(dāng)處于穩(wěn)態(tài)時(shí)，該第一控制電路、第二控制電路分別關(guān)閉該第一回轉(zhuǎn)率增強(qiáng)晶體管、第二回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于轉(zhuǎn)態(tài)時(shí)，則分別開啟該第一回轉(zhuǎn)率增強(qiáng)晶體管、第二回轉(zhuǎn)率增強(qiáng)晶體管。
2.根據(jù)權(quán)利要求1所述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其更包含一輸 入級，其包含至少一差動對，用以接收一輸入信號。
3.一種具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其包含 一輸入級，用以接收一輸入信號；一輸出級，包含一來源晶體管及一汲取晶體管，用以驅(qū)動一負(fù)載； 一第一回轉(zhuǎn)率增強(qiáng)晶體管，用以增強(qiáng)該汲取晶體管的電流汲取能力； 一第二回轉(zhuǎn)率增強(qiáng)晶體管，用以增強(qiáng)該來源晶體管的電流提供能力； 一第一控制電路，用以控制該第一回轉(zhuǎn)率增強(qiáng)晶體管；以及 一第二控制電路，用以控制該第二回轉(zhuǎn)率增強(qiáng)晶體管；其中，當(dāng)處于穩(wěn)態(tài)時(shí)，該第一控制電路、第二控制電路分別關(guān)閉該第一回轉(zhuǎn)率增強(qiáng)晶體 管、第二回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于高至低轉(zhuǎn)態(tài)時(shí)，該第一控制電路開啟該第一回轉(zhuǎn)率增強(qiáng) 晶體管；當(dāng)處于低至高轉(zhuǎn)態(tài)時(shí)，該第二控制電路開啟該第二回轉(zhuǎn)率增強(qiáng)晶體管。
4.根據(jù)權(quán)利要求3所述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其中所述的輸 入級包含至少一差動對。
5.根據(jù)權(quán)利要求3所述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其中所述的第 一回轉(zhuǎn)率增強(qiáng)晶體管為P型金氧半導(dǎo)體晶體管，其漏極連接并控制該汲取晶體管的柵極； 當(dāng)處于高至低轉(zhuǎn)態(tài)時(shí)，該開啟的第一回轉(zhuǎn)率增強(qiáng)晶體管開啟該汲取晶體管，因而自該負(fù)載 汲取電流。
6.根據(jù)權(quán)利要求5所述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其中所述的第 一控制電路包含一 P型金氧半導(dǎo)體晶體管，其寬度被設(shè)計(jì)使得該P(yáng)型金氧半導(dǎo)體晶體管在 穩(wěn)態(tài)時(shí)，其漏極電位足夠高而關(guān)閉該第一回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于高至低轉(zhuǎn)態(tài)時(shí)，該P(yáng)型 金氧半導(dǎo)體晶體管的漏極電位足夠低而開啟該第一回轉(zhuǎn)率增強(qiáng)晶體管。
7.根據(jù)權(quán)利要求3所述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其中所述的第 二回轉(zhuǎn)率增強(qiáng)晶體管為P型金氧半導(dǎo)體晶體管，其漏極連接并控制該輸出級的輸出節(jié)點(diǎn)； 當(dāng)處于低至高轉(zhuǎn)態(tài)時(shí)，該開啟的第二回轉(zhuǎn)率增強(qiáng)晶體管提供電流至該負(fù)載。
8.根據(jù)權(quán)利要求7所述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其中所述的第 二控制電路包含一 P型金氧半導(dǎo)體組成晶體管，其寬度被設(shè)計(jì)使得該P(yáng)型金氧半導(dǎo)體晶體 管在穩(wěn)態(tài)時(shí)，其漏極電位足夠高而關(guān)閉該第二回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于低至高轉(zhuǎn)態(tài)時(shí)，該 P型金氧半導(dǎo)體晶體管的漏極電位足夠低而開啟該第二回轉(zhuǎn)率增強(qiáng)晶體管。
9.一種具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其包含一輸入級，用以接收一輸入信號；一輸出級，包含一來源晶體管及一汲取晶體管，用以驅(qū)動一負(fù)載；一第一回轉(zhuǎn)率增強(qiáng)晶體管，用以增強(qiáng)該來源晶體管的電流提供能力；一第二回轉(zhuǎn)率增強(qiáng)晶體管，用以增強(qiáng)該汲取晶體管的電流汲取能力；一第一控制電路，用以控制該第一回轉(zhuǎn)率增強(qiáng)晶體管；以及一第二控制電路，用以控制該第二回轉(zhuǎn)率增強(qiáng)晶體管；其中，當(dāng)處于穩(wěn)態(tài)時(shí)，該第一控制電路、第二控制電路分別關(guān)閉該第一回轉(zhuǎn)率增強(qiáng)晶體 管、第二回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于低至高轉(zhuǎn)態(tài)時(shí)，該第一控制電路開啟該第一回轉(zhuǎn)率增強(qiáng) 晶體管；當(dāng)處于高至低轉(zhuǎn)態(tài)時(shí)，該第二控制電路開啟該第二回轉(zhuǎn)率增強(qiáng)晶體管。
10.根據(jù)權(quán)利要求9所述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其中所述的 輸入級包含至少一差動對。
11.根據(jù)權(quán)利要求9所述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其中所述的 第一回轉(zhuǎn)率增強(qiáng)晶體管為η型金氧半導(dǎo)體晶體管，其漏極連接并控制該來源晶體管的柵 極；當(dāng)處于低至高轉(zhuǎn)態(tài)時(shí)，該開啟的第一回轉(zhuǎn)率增強(qiáng)晶體管開啟該來源晶體管，因而提供電 流至該負(fù)載。
12.根據(jù)權(quán)利要求11所述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其中所述的 第一控制電路包含一 η型金氧半導(dǎo)體晶體管，其寬度被設(shè)計(jì)使得該η型金氧半導(dǎo)體晶體管 在穩(wěn)態(tài)時(shí)，其漏極電位足夠低而關(guān)閉該第一回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于低至高轉(zhuǎn)態(tài)時(shí)，該η 型金氧半導(dǎo)體晶體管的漏極電位足夠高而開啟該第一回轉(zhuǎn)率增強(qiáng)晶體管。
13.根據(jù)權(quán)利要求9所述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其中所述的 第二回轉(zhuǎn)率增強(qiáng)晶體管為η型金氧半導(dǎo)體晶體管，其漏極連接并控制該輸出級的輸出節(jié) 點(diǎn)；當(dāng)處于高至低轉(zhuǎn)態(tài)時(shí)，該開啟的第二回轉(zhuǎn)率增強(qiáng)晶體管自該負(fù)載汲取電流。
14.根據(jù)權(quán)利要求13所述的具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，其特征在于其中所述的 第二控制電路包含一 η型金氧半導(dǎo)體晶體管，其寬度被設(shè)計(jì)使得該η型金氧半導(dǎo)體晶體管 在穩(wěn)態(tài)時(shí)，其漏極電位足夠低而關(guān)閉該第二回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于高至低轉(zhuǎn)態(tài)時(shí)，該η 型金氧半導(dǎo)體晶體管的漏極電位足夠高而開啟該第二回轉(zhuǎn)率增強(qiáng)晶體管。
全文摘要
本發(fā)明是有關(guān)于一種具有增強(qiáng)回轉(zhuǎn)率的輸出緩沖電路，第一、第二回轉(zhuǎn)率增強(qiáng)晶體管用以增強(qiáng)輸出級的來源晶體管、汲取晶體管的回轉(zhuǎn)率。當(dāng)處于穩(wěn)態(tài)時(shí)，第一、第二控制電路分別關(guān)閉第一、第二回轉(zhuǎn)率增強(qiáng)晶體管；當(dāng)處于轉(zhuǎn)態(tài)時(shí)，則分別開啟第一、第二回轉(zhuǎn)率增強(qiáng)晶體管。
文檔編號H03F1/02GK101800515SQ20091000626
公開日2010年8月11日 申請日期2009年2月10日 優(yōu)先權(quán)日2009年2月10日
發(fā)明者劉邦榮, 吳宗佑, 姜俊平, 陳怡然 申請人:奇景光電股份有限公司;陳怡然