專利名稱：擴展頻譜控制pll電路及其啟動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及生成被擴展頻譜后的時鐘信號的裝置，尤其涉及擴 展頻i普控制PLL電路(以下，稱為SSC-PLL (Spread Spectrum Controled Phase locked loop ))。
背景技術(shù)：
近年來，隨著SoC (System on Chip:系統(tǒng)級芯片)的高速化， LSI (Large Scale Integration:大規(guī)模集成電路)和數(shù)字家電產(chǎn)品的 電f茲輻射(EMI: Electromagnetic Interference: 電》茲干4尤)的問題日 益顯著。SSC-PLL是通過對LSI中的基準(zhǔn)時鐘信號的頻率(輸入頻 率)進行微小調(diào)制，從而將輸出時鐘信號的頻譜擴展來降低EMI的峰 值的技術(shù)。SSC-PLL因能以低成本來實現(xiàn)且能獲得高峰值降低效果 而被作為EMI對策的最有效手段而被期待。作為擴展頻譜調(diào)制方式， 經(jīng)常使用峰值降低效果高的三角波調(diào)制方式。另外，擴展頻譜調(diào)制 頻率一般為數(shù)十KHz。
另一方面，在車載IF (Interface:接口 ) 、 LVDS ( Low Voltage Differential Signaling: 4氐壓差分信號)、HDMI ( High - Definition Multimedia Interface:高清晰度多媒體接口 )這樣的高速接口的領(lǐng)域 中，隨著數(shù)字家電產(chǎn)品的高功能化、高性能化，工作頻率被寬(頻) 帶化。例如，作為輸入頻率，車載IF要求13.5MHz 81MHz, LVDS 要求20MHz 160MHz， HDMI要求27MHz ~ 225MHz。因此，需要與 寬頻帶的頻率對應(yīng)的SSC-PLL。
如圖15所示，在SSC-PLL中，環(huán)路帶寬越寬則由量子化噪聲引 起的輸出跳動越大。而環(huán)路帶寬越窄則擴展頻語調(diào)制的輸出失真越 大。當(dāng)輸出失真變大時，EMI的峰值降低效果變差。因此，在SSC-PLL中，優(yōu)選將環(huán)路帶寬固定為跳動和失真這兩者變小這樣的最佳值
(圖中所示的最佳點)。但是，由于跳動以及失真的特性按照輸入
頻率而變化，所以環(huán)路帶寬的最佳值也發(fā)生變化(參照圖15)。因 此，當(dāng)固定環(huán)路帶寬時，在輸入頻率在寬頻帶變化的情況下，跳動 或失真有可能會增大。
為解決該問題，有如下的方法針對構(gòu)成SSC - PLL的VCO (Voltage Controlled Oscillator:壓控振蕩器)，使相對于控制電壓 原本線性變化的增益發(fā)生非線性變化，由此隨著輸入頻率的變化， 將環(huán)路帶寬設(shè)定成最佳值(例如，參照專利文獻l)。
專利文獻l:美國專利第6980581號說明書

發(fā)明內(nèi)容
但是，用模擬電路構(gòu)成非線形增益的VCO時，由于需要使用電 阻元件，所以導(dǎo)致電路面積變大。另外，設(shè)計非常困難，設(shè)計工時 也增多。因此，這樣的VCO不太適合嚴(yán)格要求低成本、小面積的SoC。 另外，由于處理偏差，導(dǎo)致VCO增益產(chǎn)生偏差，使SSC-PLL的環(huán)路 帶寬也發(fā)生偏差。因此，以往的技術(shù)不太適合處理偏差大的細微處 理。
鑒于上述問題的存在，本發(fā)明的課題是實現(xiàn)如下這樣的擴展頻 譜控制PLL電路使用簡單結(jié)構(gòu)的VCO,與寬頻帶的輸入頻率對應(yīng)而 使環(huán)路帶寬適當(dāng)變化，而且，吸收處理偏差而相對于預(yù)定輸入頻率 成為預(yù)定環(huán)路帶寬。
為解決上述課題，本發(fā)明的手段是采用一種擴展頻譜控制PLL 電路，該擴展頻譜控制PLL電路根據(jù)被輸入的基準(zhǔn)時鐘信號來輸出 被擴展頻譜后的時鐘信號，其特征在于，具有電荷泵電路，按照 基于所述PLL電路的輸出時鐘信號的反饋時鐘信號和基準(zhǔn)時鐘信號 的相位差來切換充電電流的釋放和吸入；環(huán)路濾波電路，其具有濾 波電容，該濾波電容由從電荷泵電路輸出的充電電流進行充》丈電； 壓控振蕩器，以與被輸入的控制電壓相應(yīng)的頻率進行振蕩；以及校準(zhǔn)電路，按照基準(zhǔn)時鐘信號的頻率來調(diào)整電荷泵電路的充電電流和 濾波電容的電容值的4壬意 一 個以及壓控振—蕩器的增益的至少 一個。
由此，校準(zhǔn)電路調(diào)整SSC-PLL中的充電電流和濾波電容值中的任 一方以及VCO增益中的至少一個，由此能夠吸收處理偏差。另外， 由于與基準(zhǔn)時鐘信號的頻率相應(yīng)地進行該調(diào)整，所以能夠與寬頻帶 的輸入頻率對應(yīng)地使環(huán)路帶寬適當(dāng)變化。
具體地，壓控振蕩器具有VI變換電路，用于生成與控制電壓 相應(yīng)的電流；和環(huán)形振蕩器，以與生成的電流相應(yīng)的頻率進行振蕩。 另外，校準(zhǔn)電路用于調(diào)整VI變換電路的電壓電流變換增益。這樣， 能夠使用不需要電阻元件的、容易設(shè)計的線形增益的VCO。
另外，具體地說，壓控振蕩器具有選擇電路，該選擇電路從第 一電壓、第二電壓以及環(huán)路濾波電路的輸出電壓中選擇任意一個作 為控制電壓。而且，校準(zhǔn)電路具有計時電路，對與基準(zhǔn)時鐘信號 的頻率相應(yīng)的時間進行計時；計數(shù)器電路，在計時電路進行工作期 間，對所述PLL電路的輸出時鐘信號或其分頻時鐘信號的脈沖進行 計數(shù)；以及控制電路，控制選擇電路來調(diào)整壓控振蕩器的增益，以 使得向壓控振蕩器分別輸入第一電壓和第二電壓時的計數(shù)器電路的 計數(shù)值之差接近目標(biāo)值。更具體地說，校準(zhǔn)電路具有第一存儲電 路和第二存儲電路，分別存儲向壓控振蕩器輸入第一電壓和第二電
壓時的計數(shù)器電路的計數(shù)值；減法器，計算被存儲在第一存儲電路 和第二存儲電路中的計數(shù)值之差；以及比較器，對減法器的輸出和
目標(biāo)值進行比較。而且，控制電路根據(jù)比較器的輸出來調(diào)整壓控振 蕩器的增益。更具體地說，校準(zhǔn)電路輸出數(shù)字控制信號來切換壓控 振蕩器的增益。比較器輸出表示減法器的輸出是否比目標(biāo)值大的1 位信息作為比較結(jié)果。然后，控制電路根據(jù)比較器的比較結(jié)果，通
過對分檢索來確定數(shù)字控制信號的值。
另外，具體地說，校準(zhǔn)電路具有振蕩器，具有對電荷泵電路
的復(fù)制品即復(fù)制電荷泵電路、和由從復(fù)制電荷泵電路輸出的充電電 流進行充放電的第二濾波電容，并以與復(fù)制電荷泵電路的充電電流以及第二濾波電容的電容值相應(yīng)的頻率進行振蕩；計時電路，對與 基準(zhǔn)時鐘信號的頻率相應(yīng)的時間進行計時；計數(shù)器電路，在計時電 路工作期間，對振蕩器的輸出時鐘信號或其分頻時鐘信號的脈沖進 行計數(shù)；以及控制電路，調(diào)整復(fù)制電荷泵電路的充電電流，以使得 計數(shù)器電路的計數(shù)值接近目標(biāo)值。而且，控制電路使用共用的控制 信號來設(shè)定電荷泵電路以及復(fù)制電荷泵電路的各自的充電電流。更 具體地說，校準(zhǔn)電路具有對計數(shù)器電路的計數(shù)值和目標(biāo)值進行比較 的比較器。而且，控制電路根據(jù)比較器的輸出來調(diào)整復(fù)制電荷泵電 路的充電電流。更具體地說，校準(zhǔn)電路輸出數(shù)字控制信號來切換充 電電流。比較器輸出表示計數(shù)器電路的計數(shù)值是否比目標(biāo)值大的1 位信息作為比較結(jié)果。而且，控制電路根據(jù)比較器的比較結(jié)果，通 過對分檢索來確定數(shù)字控制信號的值。
另外，具體地說，校準(zhǔn)電路具有振蕩器，具有第二電荷泵電 路以及濾波電容的復(fù)制品即由從第二電荷泵電路輸出的充電電流進 行充放電的復(fù)制濾波電容，且以與第二電荷泵電路的充電電流和復(fù) 制濾波電容的電容值相應(yīng)的頻率進行振蕩；計時電路，對與基準(zhǔn)時 鐘信號的頻率相應(yīng)的時間進行計時；計數(shù)器電路，在計時電路進行 工作期間，對振蕩器的輸出時鐘信號或其分頻時鐘信號的脈沖進行 計數(shù)；以及控制電路，調(diào)整復(fù)制濾波電容的電容值，以使計數(shù)器電 路的計數(shù)值接近目標(biāo)值。然后，控制電路使用共用的控制信號來設(shè) 定濾波電容以及復(fù)制濾波電容的各自的電容值。更具體地說，校準(zhǔn) 電路具有對計數(shù)器電路的計數(shù)值和目標(biāo)值進行比較的比較器。而且，
控制電路根據(jù)比較器的輸出來調(diào)整復(fù)制濾波電容的電容值。更具體 地說，校準(zhǔn)電路輸出數(shù)字控制信號來切換濾波電容的電容值。比較 器輸出表示計數(shù)器電路的計數(shù)值是否比目標(biāo)值大的1位信息作為比 較結(jié)果。然后，控制電路根據(jù)比較器的比較結(jié)果，通過對分檢索來 確定數(shù)字控制信號的值。
另外，上述各計時電路以預(yù)定數(shù)來計數(shù)基準(zhǔn)時鐘信號或其分頻 時鐘信號的脈沖。而且，優(yōu)選地，上述預(yù)定數(shù)、第一電壓、第二電壓以及目標(biāo)值中的至少一個是可變的。這樣，使這些參數(shù)的至少一 個為可變的，能夠與用途相應(yīng)地適當(dāng)切換輸入頻率和環(huán)路帶寬的關(guān) 系。
如上所述，根據(jù)本發(fā)明，對于擴展頻譜控制PLL電路，即使使用 簡單結(jié)構(gòu)的VCO，輸入頻率在寬頻帶變化，也能夠生成抑制了跳動 和失真雙方的時鐘信號。另外，由于處理偏差被消除，所以能夠高 精度地控制環(huán)路帶寬。由此，能夠滿足SoC的要求，另外，能夠提高 精細處理的合格率。


圖1是本發(fā)明的一實施方式的SSC-PLL的結(jié)構(gòu)圖。 圖2是VCO的結(jié)構(gòu)圖。
圖3是表示相對于控制信號變化的VCO的增益變化的圖。 圖4是在校準(zhǔn)電路中調(diào)整VCO增益的電路部分的結(jié)構(gòu)圖。 圖5是基于對分檢索的VCO的增益確定的流程圖。 圖6是CP的結(jié)構(gòu)圖。
圖7是表示相對于控制信號變化的充電電流的變化的圖。 圖8是在校準(zhǔn)電路中調(diào)整充電電流的電路部分的結(jié)構(gòu)圖。 圖9是基于對分檢索的振蕩器的振蕩增益確定的流程圖。 圖10是LPF的結(jié)構(gòu)圖。 圖11是LPF的結(jié)構(gòu)圖。
圖12是在校準(zhǔn)電路中調(diào)整濾波電容值的電路部分的結(jié)構(gòu)圖。 圖13是本發(fā)明的一實施方式的電子設(shè)備的結(jié)構(gòu)圖。 圖14是本發(fā)明的 一 實施方式的電子設(shè)備的結(jié)構(gòu)圖。 圖15是表示SSC - PLL的輸出失真和輸出跳動各自與環(huán)路帶寬 之間的關(guān)系的圖。
附圖標(biāo)記的i兌明
10擴展頻鐠控制PLL電路12 電荷泵電路
13環(huán)-各濾波電路
131濾波電容
14壓控振蕩器
142 VI變換電路
141環(huán)形振蕩器
144選擇電路
19校準(zhǔn)電路
1911計時電路
1912計數(shù)器電路
1913存儲電路(第一存儲電路)
1914存儲電路(第二存儲電路)
1915減法器
1916比較器
1917控制電路
1921振蕩器
1922復(fù)制電荷泵電路
1923濾波電容(第二濾波電容)
1924計時電^各
1925計數(shù)器電路
1926比較器
1927控制電路
1922，電荷泵電路(第二電荷泵電路) 1923，復(fù)制濾波電容
具體實施例方式
以下，參照附圖對實施本發(fā)明的最佳方式進行說明。 (擴展頻譜控制PLL電路的實施方式)
圖l表示本發(fā)明的一實施方式的SSC - PLL的結(jié)構(gòu)。在SSC -PLL10中，頻率相位比較器(PFD) ll輸出與基準(zhǔn)時鐘信號REFCLK 和反饋時鐘信號FBCLK的相位差相應(yīng)的信號。電荷泵電路(CP) 12 根據(jù)P F D11的輸出來切換充電電流的釋》文和吸入。環(huán)路濾波電^各 (LPF) 13使充電電流平滑化并生成電壓Vc。壓控振蕩器(VCO) 14以與電壓Vc相應(yīng)的頻率進行振蕩，并輸出時鐘信號CKOUT。分頻 器(DIV) 15對時鐘信號CKOUT進行分頻并生成時鐘信號FBCLK。 更詳細地說，DIV15根據(jù)由擴展頻譜調(diào)制控制電路(SSC) 16生成的 模式(pattern)每隔預(yù)定時間切換分頻比，平均地實現(xiàn)頻率調(diào)制。
式。作為SSC16, —般使用2次 4次的AS調(diào)制電路。 S SC - PLU 0的環(huán)路帶寬■用 ,=V(ATvco/2;^x/c;7/C)…(1 )
這樣的近似式表示。其中，Icp是CP12的充電電流，C是LPF13中的濾 波電容(未圖示)的電容值，Kvco是VC014的增益，N是DIV15的分
fref)相應(yīng)地調(diào)整Kvco的電路部分191以及調(diào)整Icp / C的電路部分 192。由此，能夠使SSC - PLL10的環(huán)路帶寬適應(yīng)地變化。以下，對 CP12、 LPF13、 VC014以及校準(zhǔn)電路19的各結(jié)構(gòu)以及工作進行說明。 (壓控振蕩器的結(jié)構(gòu)例)
圖2表示V C 014的電路結(jié)構(gòu)例。環(huán)形振蕩器141以與所提供的偏 置電流Ibias相應(yīng)的頻率進行振蕩并輸出時鐘信號CKOUT。 VI變換電 路142生成偏置電流Ibias。偏置電流Ibias從電流反射鏡電路143輸出。 在電流反射鏡電路143的輸入側(cè)，連接有尺寸不同的五個Nch晶體管 NM1 NM5、和根據(jù)從校準(zhǔn)電路19的電路部分191輸出的5位控制信 號REG1 [4: 0]的各位進行開關(guān)控制的開關(guān)組。在晶體管MN1 MN5的柵極施加共用的電壓。另外，設(shè)晶體管MN5的尺寸為1 (W = 1)時，則晶體管MN4的尺寸為2 (W = 2)，晶體管MN3的尺寸為4 (W = 4)，晶體管MN2的尺寸為8 (W = 8),晶體管MN1的尺寸為 16(W=16)。由此，能夠?qū)I變換電^各142的電壓電流變換增益以32 ( = 25 )級切換。即，VC014的增益能夠以32級切換。
圖3表示相對于控制信號REG1的變化的VC014的增益變化。當(dāng) 使控制信號REG1的值變大時，增益變大，當(dāng)使控制信號REG1的值 變小時，增益變小。這樣，VC014的增益大致與控制信號REG1的值 成正比。
返回到圖2 ，選擇電路144根據(jù)從校準(zhǔn)電路19輸出的控制信號VH 以及VL，從H電壓(例如，1.5V) 、 L電壓(例如，1.25V)以及來 自環(huán)路濾波電路13的輸出電壓Vc中選擇任意一個而供給到晶體管 MN1 MN5的柵極。具體地說，在信號VH有效時施加H電壓，在信 號VL有效時施加L電壓，在信號VH以及VL都無效時施加電壓Vc。 H 電壓以及L電壓通過VC014內(nèi)部或外部的未圖示的電壓生成電^各生 成。此外，在SSC-PLL10通常工作時，電壓Vc被輸入VC014, VC014 以與電壓Vc大致成正比的頻率節(jié)進行振蕩。
啟動電路14 5由被信號S TUP開關(guān)控制的開關(guān)和與其連接的電流 源構(gòu)成。啟動電路145是在后述的啟動程序期間通過向電流反射鏡電 路143通入補償電流來防止SSC-PLL10在啟動時陷入死鎖狀態(tài)。
此外，控制信號REG1的位數(shù)也可以是5以外的其他數(shù)值。位數(shù) 越多，VC014的增益設(shè)定的精度越高。另外，也可以使用Pch晶體管 構(gòu)成VI變換電路142,使用Nch晶體管構(gòu)成電流反射鏡電路143?；蛘?， 還可以使用Pch晶體管構(gòu)成VI變換電路142,使Nch晶體管以及Pch晶 體管混合構(gòu)成電流反射鏡電路143 。 (校準(zhǔn)電路的結(jié)構(gòu)例l )
圖4表示校準(zhǔn)電路19中的電路部分191的結(jié)構(gòu)例。計時電^各1911 對與基準(zhǔn)時鐘信號REFCLK的頻率相應(yīng)的時間進行計時。具體地說， 計時電路1911對基準(zhǔn)時鐘信號REFCLK的脈沖計數(shù)預(yù)定數(shù)N 1 。這樣， 通過預(yù)先將應(yīng)計數(shù)的脈沖數(shù)設(shè)為固定值，計時電路1911能夠在輸入 頻率高的情況下計時短時間，在輸入頻率低的情況下計時長時間。 即，計時電路1911計時與輸入頻率成正比的時間。計數(shù)器電路1912 在計時電路1911進行工作的期間對反饋時鐘信號FBCLK的脈沖進行計數(shù)。存儲電路1913在作為VC014的控制電壓而輸入H電壓時，存儲 計數(shù)器電路1912的計數(shù)值。存儲電路1914在作為VC014的控制電壓 而輸入L電壓時，存儲計數(shù)器電路1912的計數(shù)值。減法器1915計算存 儲電路1913以及1914中所存儲的計數(shù)值的差。比較器1916對減法器 1915的輸出和目標(biāo)值N2進行比較。然后，控制電路1917根據(jù)比較器 1916的輸出，輸出控制信號REG1來調(diào)整VC014的增益。另外，控制 電路1917輸出控制信號VH以及VL來控制選擇電路144。
此外，在計時電路1911中，也可以代替基準(zhǔn)時鐘信號REFCLK 而輸入其分頻時鐘信號。同樣，在計數(shù)器電路1912中，也可以代替 反饋時鐘信號FBCLK,而輸入SSC - PLL10的輸出時鐘信號CKOUT 或其分頻時鐘信號。另外，上述結(jié)構(gòu)只是一例，控制電路1917也可 以通過控制選擇電路144來調(diào)整VC014的增益，以使向VC014分別輸 入H電壓以及L電壓時的計數(shù)器電^各1912的計lt值的差接近目標(biāo)值 N2。
控制信號REG1的值根據(jù)從比較器1916輸出的、表示減法器1915 的輸出是否比目標(biāo)值大的l位信息，通過對分檢索來確定是有效的。 圖5表示基于對分檢索的VC014的增益確定的流程。首先，設(shè)控制信 號REG1的MSB為"1"，其他為"0"。然后，向VC014輸入H電壓(控 制信號VH-H)，對計時電路1911計時預(yù)定時間(TlKfref)的期間 的反饋時鐘信號FBCLK的脈沖數(shù)進行計數(shù)(計數(shù)數(shù)值=NH )。之后， 向VC014輸入L電壓(控制信號VL-H),對計時電路1911計時預(yù)定 時間(Tl kfref)的期間的反饋時鐘信號FBCLK的脈沖數(shù)進行計數(shù)(計 數(shù)數(shù)值-NL)。然后，判定這些計數(shù)數(shù)值的差A(yù)N是否比目標(biāo)值N2 大，在大于目標(biāo)值的情況下，使控制信號REG1的MSB為"0",使下 一位為"1"，在小于目標(biāo)值的情況下，使MSB的下一位為"1"，之后 返回向VC014輸入H電壓的步驟。反復(fù)進行五次上述判定工作，由此 確定控制信號REG1的最佳值。
利用上述結(jié)構(gòu)的VC014以及校準(zhǔn)電路19,對VC014的增益與輸 入頻率相應(yīng)地適應(yīng)地變化的情況進行說明。當(dāng)輸入頻率為fr e f 1時，被輸入比專交器1916的目標(biāo)值N2為
N2 = KlxAVxTl... (2)。 在此,Kl是輸入頻率為frefl時的VC014的增益，AV是H電壓和L電 壓的電位差，Tl是計時電-各1911計時的時間。在考慮時間T1對輸入 頻率fref 1進行N 1分頻時，
N2 = KlxAVxNl/frefl…(3)。 這樣變形時，
Kl = ( 1 / Nl ) x (N2/ AV) xfrefl…(4)。 在此，由于AV是固定值，所以通過使N1和N2為固定值，能夠使增 益K1與輸入頻率frefl成正比。
而當(dāng)輸入頻率為fref2時，也能夠通過使N1和N2為固定值， VC014的增益K2為
K2- ( 1 / Nl ) x (N2/ AV) xfref2... ( 5 )， 使增益K2與輸入頻率fref2成正比。然后，從式(4)和式(5)能夠 導(dǎo)出
K2/K1 = fref2 / frefl... (6)。 即，VC014的增益比被表示為輸入頻率比。此外，通過變更N1、 N2 以及AV中的至少一個，能夠切換VC014的增益和輸入頻率之間的關(guān) 系。
(電荷泵電路的結(jié)構(gòu)例)
圖6表示CP 12的電路結(jié)構(gòu)例。分別由從PFD 11輸出的信號UP以及 DN輸出控制的電流源121和12 2都能夠根據(jù)從校準(zhǔn)電路19的電路部 分192輸出的5位控制信號REG2 [4: 0],以32 ( = 25 )級切換CP12 的充電電流。圖7表示相對于控制信號REG2的變化的CP12的充電電 流的變化。當(dāng)將控制信號REG2的值增大時，充電電流變大，當(dāng)將控 制信號REG2的值減小時，充電電流變小。這樣，CP12的充電電流大 致與控制信號REG2的值成正比。此外，充電電流的多級切換通過使 用例如具有電流比為2的冪的關(guān)系的多個電流源和與這些電流源連 接的、根據(jù)控制信號REG2的各位進行開關(guān)控制的開關(guān)組就能夠容易地實現(xiàn)。
此外，控制信號REG2的位數(shù)也可以是5以外的其他數(shù)值。位數(shù) 越多，CP12的充電電流設(shè)定的精度越高。 (校準(zhǔn)電路的結(jié)構(gòu)例2)
圖8表示校準(zhǔn)電路19中的電路部分192的結(jié)構(gòu)例。振蕩器1921具 有CP12的復(fù)制品即復(fù)制電荷泵電路(復(fù)制CP) 1922以及濾波電容 1923 ，并以與復(fù)制CP 1922的充電電流Icp以及濾波電容1923的電容值 C相應(yīng)的頻率(Icp/2C)進行振蕩。計時電路1924對與基準(zhǔn)時鐘信 號REFCLK的頻率相應(yīng)的時間進行計時。具體地說，計時電路1924 對基準(zhǔn)時鐘信號REFCLK的脈沖只計數(shù)預(yù)定數(shù)N3 。在計時電路1924 工作的期間，計數(shù)器電路1925對振蕩器1921的輸出時鐘信號 CKOUT2的脈沖進行計數(shù)。比較器1926對計數(shù)器電路1925的計數(shù)值 和目標(biāo)值N4進行比較。然后，控制電路1927根據(jù)比較器1926的輸出， 輸出控制信號REG2來調(diào)整復(fù)制CP1922的充電電流。另外，控制電路 1927以共用的控制信號REG2來設(shè)定CP 12以及復(fù)制CP 1922的各自的 充電電流。在該情況下，不需要對LPF13中的濾波電容進行切換電容 值的控制。
此外，復(fù)制CP1922也可以與CP12尺寸相同，也可以比其尺寸小。 同樣，濾波電容1923也可以與LPF13中的未圖示的濾波電容尺寸相 同，也可以比其尺寸小?？傊箯?fù)制CP1922的充電電流和濾波電 容1923的電容值之比與CP12的充電電流和LPF13中的濾波電容的電 容值之比相同即可。由此，能夠?qū)⒂绊慡SC-PLL10的環(huán)路帶寬的 CP12的充電電流的調(diào)整置換成振蕩器192的振蕩頻率的調(diào)整。
另外，在計時電路1924中，也可以代替基準(zhǔn)時鐘信號REFCLK, 而輸入其分頻時鐘信號。同樣，在計數(shù)器電路1925中，也可以代替 時鐘信號CKOUT2，而輸入其分頻時鐘信號。另外，上述結(jié)構(gòu)只是 一例，控制電路1927只要能夠調(diào)整復(fù)制CP1922的充電電流，以使計 數(shù)器電路1925的計數(shù)值接近目標(biāo)值N4即可。
對于控制信號REG2的值，根據(jù)從比較器1926輸出的、表示計數(shù)器電路1 92 5的計數(shù)值是否比目標(biāo)值大的1位信息并通過對分檢索來
確定是有效率的。圖9表示基于對分檢索的振蕩器1921的振蕩增益確 定的流程。首先，設(shè)控制信號REG2的MSB為"1",其他為"0"。然后， 計時電^各1925對計時預(yù)定時間(T2^fref)期間的時鐘信號CK0UT2 的脈沖數(shù)進行計數(shù)(計數(shù)數(shù)值-N)。之后，判定該計數(shù)數(shù)值是否比 目標(biāo)值N4大，在比目標(biāo)值大的情況下，使控制信號REG2的MSB為 "0",下一位為"l，，，在比目標(biāo)值小的情況下， -使MSB的下一位為"1", 然后返回到對時鐘信號CKOUT2的脈沖數(shù)進行計數(shù)的步驟。反復(fù)進 行五次上述判定工作，由此確定控制信號RE G 2的最佳值。
利用上述結(jié)構(gòu)的CP12以及校準(zhǔn)電路19，對CP12的充電電流與輸 入頻率相應(yīng)地適應(yīng)地變化的情況進行說明。當(dāng)輸入頻率為fr e f 1時， 被輸入到比較器1926的目標(biāo)值N4為
N4 = I r/20T2…(7)。 在此，ir是輸入頻率為frefl時的復(fù)制CP1922的充電電流，C是濾波 電容1923的電容值，T2是計時電路1925計時的時間。設(shè)復(fù)制CP1922 的充電電流I1，是CP12的充電電流I1的1/n (11， = 11/n)，另外，考 慮時間T2對輸入頻率fref 1以N3分頻時，
N4= (II/n) /2CxN3/frefl…(8)。
這樣變形時，
11 = nx2CxN4/N3xfrefl…(9)。
在此，由于n、 C為固定值，所以通過使N3和N4為固定值，能夠使充 電電流Il與輸入頻率frefl成正比。
而當(dāng)輸入頻率為fref2時，也通過使N3和N4為固定值，CP12的充: 電電〗充I2為
12 = nx20N4/N3xfref2…(10)， 能夠使充電電流I2與輸入頻率fref2成正比。然后，從式(9)和式(10) 能夠?qū)С?br> II / 12 = fref2 / fref 1... ( 11 )。 即，CP12的充電電流比被表示為輸入頻率比。此外，通過變更N3以及N4中的至少 一 個，能夠切換C P12的充電電流和輸入頻率的關(guān)系。(環(huán)路濾波電路的結(jié)構(gòu)例)
圖10表示2次RC結(jié)構(gòu)的LPF13的電路結(jié)構(gòu)例。圖11表示3次RC結(jié)構(gòu)的LPF13的電路結(jié)構(gòu)例。與2次RC結(jié)構(gòu)相比，3次RC結(jié)構(gòu)的頻率的截止特性變好，但由于相位的余量變小，所以不適于寬頻帶的輸入頻率。無論在任一種結(jié)構(gòu)中，濾波電容131都能夠根據(jù)從校準(zhǔn)電路19的電路部分192輸出的5位控制信號REG2 [4: 0]，以32 ( = 25 )級切換電容值。此外，濾波電容131的電容值的多級切換通過使用例如具有電容比為2的冪的關(guān)系的多個電容器和與這些電容器連接的、通過控制信號REG2的各位被開關(guān)控制的開關(guān)組，就能夠容易地實現(xiàn)。
此外，控制信號REG2的位數(shù)也可以是除5以外的其他數(shù)值。位數(shù)越多，濾波電容131的電容值設(shè)定的精度越高。
(校準(zhǔn)電路的結(jié)構(gòu)例3)
圖12表示校準(zhǔn)電路19中的電路部分192的結(jié)構(gòu)例。只說明與上述校準(zhǔn)電路的結(jié)構(gòu)2的不同點。振蕩器1921具有電荷泵電路(CP) 1922，以及濾波電容131的復(fù)制品即復(fù)制濾波電容(復(fù)制C) 1923，，以與CP 1922，的充電電流Icp以及復(fù)制C1923，的電容值C相應(yīng)的頻率(Icp/2C)進行振蕩?？刂齐娐?927根據(jù)比較器1926的輸出，輸出控制信號REG2來調(diào)整復(fù)制C1923，的電容值。另外，控制電路1927以共用的控制信號REG2設(shè)定濾波電容131以及復(fù)制C1923，的各自電容值。在該情況下，不需要對C P12進行切換充電電流的控制。
此夕卜，CP1922，可以是與CP12的尺寸相同，也可以是更小的尺寸。同樣，復(fù)制C1923，可以是與濾波電容131的尺寸相同，也可以是更小的尺寸?？傊笴P1922，的充電電流和復(fù)制C1923，的電容值之比與CP12的充電電流和濾波電容131的電容值之比相同即可。由此，能夠?qū)⒂绊慡SC-PLL10的環(huán)路帶寬的濾波電容131的電容值的調(diào)整置換成振蕩器1921的振蕩頻率的調(diào)整來實施。
利用上述結(jié)構(gòu)的LPF13以及校準(zhǔn)電路19，對濾波電容131的電容值的倒數(shù)與輸入頻率相應(yīng)地適應(yīng)地變化進行說明。當(dāng)輸入頻率為frefl時，；故輸入到比較器1926的目標(biāo)值N4為
N4-Icp/2Cl，xT2…(12)。在此，Icp是CP1922，的充電電流，Cl，是輸入頻率為frefl時的復(fù)制C1923，的電容值，T2是計時電路1925計時的時間。設(shè)復(fù)制C1923，的電容值C1，是濾波電容131的電容值C1的1 / n ( CI, = C1 /n)，另夕卜，考慮時間T2對輸入頻率fref 1以N3分頻時，
N4 = Icp/ (2Cl/n) xN3/frefl…(13 )。這樣變形時，成為
1/CI =2/n/IcpxN4/N3xfrefl... (14)。在此，由于n以及Icp是固定值，所以通過使N3和N4為固定值，由此能夠使電容值C 1的倒數(shù)與輸入頻率fref 1成正比。
而當(dāng)輸入頻率為fref2時，也通過4吏N3和N4為固定值，濾波電容131的電容值C2的倒數(shù)為
1/C2 = 2/n/IcpxN4/N3xfref2... ( 15 )，能夠使電容值C2的倒數(shù)與輸入頻率fref2成正比。然后，從式(14)和式(15)能夠?qū)С觯?br> C2/C1 = fref2 / fref 1…(16)。即，濾波電容131的電容值的倒數(shù)比被表示為輸入頻率比。此外，通過變更N3以及N4中的至少一個，能夠切換濾波電容131的電容值和輸入頻率的關(guān)系。
根據(jù)以上的校準(zhǔn)，在SSC-PLL10中，即使由于處理偏差而使CP12的充電電流、LPF13中的濾波電容的電容值和VC014的增益出現(xiàn)偏差，也能夠通過進行反饋來設(shè)定控制信號REG1以及REG2的值，以使這些偏差成為預(yù)定值。即，在SSC-PLL10中，不僅能夠與輸入頻率相應(yīng)地使環(huán)路帶寬適應(yīng)地變化，還能夠吸收處理偏差。例如，當(dāng)處理變成WORST條件時，控制信號REG1的值被設(shè)定為比TYP條件下的值大，當(dāng)處理變成BEST條件時，控制信號REG1的值被設(shè)定為比TYP條件下的值小。
(SSC — PIX的啟動力頃序)SSC - PLL10如下這樣啟動。首先，使校準(zhǔn)電路19工作，進行VC014的增益的調(diào)整(VCO校準(zhǔn)程序)、和CP12的充電電流以及LPF13中的濾波電容的電容值的任意 一 個的調(diào)整(CP / LPF校準(zhǔn)程序)。也可以先執(zhí)行這兩個程序的某一個。另外，在執(zhí)行VCO校準(zhǔn)程序期間，LPF13的輸出不被輸入到VC014，由此也可以同時執(zhí)行這兩個程序。
在依次執(zhí)行這兩個程序的情況下，由于能夠共用校準(zhǔn)電路19中的電路部分191以及192的相當(dāng)部分，所以能夠減小校準(zhǔn)電路19的電路面積。而在同時執(zhí)行這兩個程序的情況下，必須單獨分別設(shè)置電路部分191以及192，但能夠更快地完成校準(zhǔn)。
當(dāng)VCO校準(zhǔn)程序以及CP / LPF校準(zhǔn)程序結(jié)束時，接著執(zhí)行啟動程序。在啟動程序中，在圖2所示的啟動電路145中，使信號STUP有效，并向VC014通入補償電流。由此，避免VC014的輸出變成高阻抗?fàn)顟B(tài)，SSC-PLL10以由補償電流確定的預(yù)定頻率變成鎖定(預(yù)封鎖)。此外， 一般地，在SSC-PLL中，設(shè)置有檢測鎖定狀態(tài)的鎖定檢測器，優(yōu)選在啟動程序中被預(yù)封鎖的頻率不會被該鎖定檢測器檢測出來。這是因為當(dāng)預(yù)封鎖被檢測出時有可能輸出不需要的數(shù)據(jù)。
為了降低VC014的相位噪聲，補償電流的通電在預(yù)定時間后停止。之后，SSC-PLL10在不進行擴展頻譜控制的狀態(tài)下向通常的鎖定狀態(tài)轉(zhuǎn)移。然后，當(dāng)被上述鎖定檢測器檢測出鎖定時，使擴展頻譜控制有效。通過這樣一系列的順序，SSC-PLL10不會陷入死鎖，能夠穩(wěn)定地啟動。
此外，還可以對本實施方式的SSC-PLL10進行如下變形，即對基準(zhǔn)時鐘信號REFCLK實施擴展頻譜調(diào)制(例如，2級結(jié)構(gòu)的PLL或高速接口的接收電路)，對VC014的控制電壓Vc實施擴展頻譜調(diào)制。另外，即使在輸入頻率和擴展頻譜調(diào)制頻率被固定的情況下，處理偏差的吸收效果也是有效的。另外，也可以從校準(zhǔn)電路19輸出模擬控制信號，CP12、 LPF13以及VC014根據(jù)該模擬控制信號進行控制。另外，在圖1所示的校準(zhǔn)電路19中，也可以省略電^各部分191以
及192的任意一方。即，只使Kvco (Kvco是VC014的增益)以及Icp/C (Icp是CP12的充電電流，C是LPF13中的濾波電容的電容值)中的任意一方與輸入頻率成正比地變化，也能夠獲得上述效果。但是，在該情況下，從式(1)可知，SSC-PLL10的環(huán)路帶寬只能以輸入頻率的l/2的冪進行變化。即，相對于輸入頻率變化的環(huán)路帶寬的變化的程度較小。由此，必須使調(diào)整對象電路在相當(dāng)寬的范圍內(nèi)可變，但這在電源電壓的低電壓化的情況下有可能難以實現(xiàn)。另一方面，通過使Kvco以及Icp/C都與輸入頻率成正比地變化，由此能夠使SSC-PLL10的環(huán)路帶寬與輸入頻率成正比地變化。由此，能夠使
各自的可變范圍變小。
(電子設(shè)備的實施方式l )
圖13表示本發(fā)明的一實施方式的電子設(shè)備(數(shù)據(jù)發(fā)送裝置)的結(jié)構(gòu)。數(shù)據(jù)發(fā)送裝置(Tx) 100具有上述SSC-PLLIO、并串行轉(zhuǎn)換電路(P/S) 101以及驅(qū)動電路102。 P/S101接收來自未圖示的數(shù)字塊的125Mbps的10位并行信號，并將其變換成125 0Mbps的串行信號。驅(qū)動電路102將該串行信號通過電纜發(fā)送到其他芯片的接收側(cè)(信號TD以及NTD) 。 SSC-PLL10生成從基準(zhǔn)時鐘信號REFCLK被擴展頻語后的時鐘信號CKOUT,并將其供給到P/S101。即使輸入頻率在寬頻帶變化(例如，125MHz 1250MHz) , SSC - PLL10也能夠生成抑制了跳動和失真雙方的時鐘信號CKOUT。由此，能夠降低TxlOO的EMI。
(電子設(shè)備的實施方式2)
圖14表示本發(fā)明的一實施方式的電子設(shè)備(數(shù)據(jù)接收裝置)的結(jié)構(gòu)。數(shù)據(jù)接收裝置(Rx) 100具有上述SSC-PLLIO、接收電路201、時鐘數(shù)據(jù)恢復(fù)電路(CDR) 202以及串并行轉(zhuǎn)換電路(S/P) 203。接收電路201通過電纜4妻收從其他芯片發(fā)送來的125Mbps的串行信號RD以及NRD并進行放大。CDR202以從SSC - PLL10供給的時鐘信號CKOUT為基準(zhǔn)，根據(jù)由接收電路201輸入的串行信號使時鐘信號和 數(shù)據(jù)再現(xiàn)。S / P203將從CDR202輸入的1250Mbps的串行信號轉(zhuǎn)換成 125Mbps的10位并行信號，并發(fā)送到未圖示的數(shù)字塊。SSC-PLL10 生成從基準(zhǔn)時鐘信號REFCLK被擴展頻譜后的時鐘信號CKOUT。即 使輸入頻率在寬頻帶變化(例如，125MHz~ 1250MHz)， SSC-PLL10 也能夠生成抑制了跳動和失真雙方的時鐘信號CKOUT。由此，能夠 降低Rx200的EMI。
工業(yè)上的可利用性
本發(fā)明的SSC - PLL即使輸入頻率在寬頻帶變化，也能夠生成抑 制了跳動和失真雙方的時鐘信號，因此對謀求低EMI的數(shù)據(jù)收發(fā)系統(tǒng) 和無線通信系統(tǒng)等是有用的。
權(quán)利要求
1.一種擴展頻譜控制PLL電路，根據(jù)被輸入的基準(zhǔn)時鐘信號來輸出被擴展頻譜后的時鐘信號，其特征在于，具有電荷泵電路，按照基于所述PLL電路的輸出時鐘信號的反饋時鐘信號和所述基準(zhǔn)時鐘信號的相位差來切換充電電流的釋放和吸入；環(huán)路濾波電路，其具有濾波電容，該濾波電容由從所述電荷泵電路輸出的充電電流進行充放電；壓控振蕩器，以與被輸入的控制電壓相應(yīng)的頻率進行振蕩；以及校準(zhǔn)電路，按照所述基準(zhǔn)時鐘信號的頻率來調(diào)整所述電荷泵電路的充電電流和所述濾波電容的電容值的任意一個以及所述壓控振蕩器的增益的至少一個。
2. 如權(quán)利要求1所述的擴展頻譜控制PLL電路，其特征在于， 所述壓控振蕩器具有VI變換電^^，用于生成與所述控制電壓相應(yīng)的電流；和 環(huán)形振蕩器，以與所述生成的電流相應(yīng)的頻率進行振蕩， 所述校準(zhǔn)電路用于調(diào)整所述VI變換電路的電壓電流變換增益。
3. 如權(quán)利要求1所述的擴展頻譜控制PLL電路，其特征在于， 所述壓控振蕩器具有選擇電路，該選擇電路從第一電壓、第二電壓以及所述環(huán)路濾波電路的輸出電壓中選擇任意一個作為所述控 制電壓，所述校準(zhǔn)電路具有計時電路，對與所述基準(zhǔn)時鐘信號的頻率相應(yīng)的時間進行計時； 計數(shù)器電路，在所述計時電路進行工作期間，對所述PLL電路的輸出時鐘信號或其分頻時鐘信號的脈沖進行計數(shù)；以及控制電路，控制所述選擇電路來調(diào)整所述壓控振蕩器的增益，以使得向所述壓控振蕩器分別輸入所述第一電壓和所述第二電壓時的所述計數(shù)器電路的計數(shù)值之差接近目標(biāo)值。
4. 如權(quán)利要求3所述的擴展頻譜控制PLL電路，其特征在于， 所述校準(zhǔn)電路具有第一存儲電路和第二存儲電路，分別存儲向所述壓控振蕩器輸 入所述第一電壓和第二電壓時的所述計數(shù)器電路的計數(shù)值；減法器，計算被存儲在所述第 一存儲電路和所述第二存儲電路 中的計數(shù)值之差；以及比較器，對所述減法器的輸出和所述目標(biāo)值進行比較，所述控制電路根據(jù)所述比較器的輸出來調(diào)整所述壓控振蕩器的 增益。
5. 如權(quán)利要求4所述的擴展頻譜控制PLL電路，其特征在于， 所述校準(zhǔn)電路輸出數(shù)字控制信號來切換所述壓控振蕩器的增益,所述比較器輸出表示所述減法器的輸出是否比所述目標(biāo)值大的 1位信息作為比較結(jié)果，所述控制電路根據(jù)所述比較器的比較結(jié)果，通過對分檢索來確 定所述數(shù)字控制信號的值。
6. 如權(quán)利要求3所述的擴展頻譜控制PLL電路，其特征在于， 所述計時電路對所述基準(zhǔn)時鐘信號或其分頻時鐘信號的脈沖進4亍預(yù)定11計1丈。
7. 如權(quán)利要求6所述的擴展頻譜控制PLL電路，其特征在于， 所述預(yù)定數(shù)、所述第一電壓、所述第二電壓以及所述目標(biāo)值中的至少一個是可變的。
8. 如權(quán)利要求1所述的擴展頻譜控制PLL電路，其特征在于，所迷校準(zhǔn)電路具有振蕩器，具有所述電荷泵電路的復(fù)制品即復(fù)制電荷泵電路、和 由從所述復(fù)制電荷泵電路輸出的充電電流進行充放電的第二濾波電 容，且以與所述復(fù)制電荷泵電路的充電電流和所述第二濾波電容的 電容值相應(yīng)的頻率進行振蕩；計時電路，對與所述基準(zhǔn)時鐘信號的頻率相應(yīng)的時間進行計時；計數(shù)器電路，在所述計時電路進行工作期間，對所述振蕩器的 輸出時鐘信號或其分頻時鐘信號的脈沖進行計數(shù)；以及控制電路，調(diào)整所述復(fù)制電荷泵電路的充電電流，以使所述計 數(shù)器電路的計數(shù)值接近目標(biāo)值，所述控制電路使用共用的控制信號來設(shè)定所述電荷泵電路以及 復(fù)制電荷泵電路各自的充電電流。
9. 如權(quán)利要求8所述的擴展頻譜控制PLL電路，其特征在于， 所述校準(zhǔn)電路具有對所述計數(shù)器電路的計數(shù)值和所述目標(biāo)值進行比較的比較器，所述控制電路根據(jù)所述比較器的輸出來調(diào)整所述復(fù)制電荷泵電 路的充電電流。
10. 如權(quán)利要求9所述的擴展頻譜控制PLL電路，其特征在于， 所述校準(zhǔn)電路輸出數(shù)字控制信號來切換所述充電電流， 所述比較器輸出表示所述計數(shù)器電路的計數(shù)值是否比所述目標(biāo)值大的1位信息作為比較結(jié)果，所述控制電路根據(jù)所述比較器的比較結(jié)果，通過對分檢索來確 定所述數(shù)字控制信號的值。
11. 如權(quán)利要求8所述的擴展頻譜控制PLL電路，其特征在于，所迷計時電路對所述基準(zhǔn)時鐘信號或其分頻時鐘信號的脈沖進 行預(yù)定數(shù)計數(shù)。
12. 如權(quán)利要求11所述的擴展頻譜控制PLL電路，其特征在于， 所述預(yù)定數(shù)和所述目標(biāo)值中的至少 一個是可變的。
13. 如權(quán)利要求1所述的擴展頻譜控制PLL電路，其特征在于， 所述校準(zhǔn)電路具有振蕩器，具有第二電荷泵電路、以及所述濾波電容的復(fù)制品即 由從所述第二電荷泵電路輸出的充電電流進行充放電的復(fù)制濾波電 容，且以與所述第二電荷泵電3各的充電電流和所述復(fù)制濾波電容的 電容值相應(yīng)的頻率進行振蕩；計時電路，對與所述基準(zhǔn)時鐘信號的頻率相應(yīng)的時間進行計時；計數(shù)器電路，在所述計時電路進行工作期間，對所述振蕩器的 輸出時鐘信號或其分頻時鐘信號的脈沖進行計數(shù)；以及控制電路，調(diào)整所述復(fù)制濾波電容的電容值，以使所述計數(shù)器 電路的計數(shù)值接近目標(biāo)值，所述控制電路使用共用的控制信號來設(shè)定所述濾波電容和復(fù)制 濾波電容各自的電容值。
14. 如權(quán)利要求13所述的擴展頻譜控制PLL電路，其特征在于， 所述校準(zhǔn)電路具有對所述計數(shù)器電路的計數(shù)值和所述目標(biāo)值進行比較的比較器，所述控制電路根據(jù)所述比較器的輸出來調(diào)整所述復(fù)制濾波電容 的電容值。
15. 如權(quán)利要求14所述的擴展頻i普控制PLL電路，其特征在于， 所述校準(zhǔn)電路輸出數(shù)字控制信號來切換所述濾波電容的電容值，所述比較器輸出表示所述計數(shù)器電路的計數(shù)值是否比所述目標(biāo) 值大的l位信息作為比較結(jié)果，所述控制電路根據(jù)所述比較器的比較結(jié)果，通過對分檢索來確 定所述數(shù)字控制信號的值。
16. 如權(quán)利要求13所述的擴展頻譜控制PLL電路，其特征在于， 所述計時電路對所述基準(zhǔn)時鐘信號或其分頻時鐘信號的脈沖進行預(yù)定數(shù)計數(shù)。
17. 如權(quán)利要求16所述的擴展頻譜控制PLL電路，其特征在于， 所述預(yù)定數(shù)和所述目標(biāo)值中的至少 一個是可變的。
18. —種擴展頻譜控制PLL電路的啟動方法，該擴展頻譜控制 PLL電路是權(quán)利要求1所述的擴展頻譜控制PLL,所述啟動方法的 特征在于，包括使所述校準(zhǔn)電路工作來調(diào)整所述壓控振蕩器的增益的第 一 步驟；使所述校準(zhǔn)電路工作來調(diào)整所述電荷泵電路的充電電流和所述濾波電容的電容值中的任意一方的第二步驟；以及在所述第一步驟和所述第二步驟之后，在預(yù)定期間向所述壓控振蕩器通入補償電流的第三步驟。
19. 一種電子設(shè)備，其特征在于， 具有權(quán)利要求1所述的擴展頻譜控制PLL電路， 該電子設(shè)備與從所述擴展頻譜控制PLL電路輸出的、被擴展頻譜后的時鐘信號同步來進行工作。
全文摘要
本發(fā)明提供一種擴展頻譜控制PLL電路及其啟動方法。校準(zhǔn)電路(19)按照被輸入到校準(zhǔn)電路(10)的基準(zhǔn)時鐘信號的頻率來調(diào)整電荷泵電路(12)的充電電流和環(huán)路濾波電路(13)的濾波電容的電容值中的任意一個以及壓控振蕩器(14)的增益中的至少一個。
文檔編號H03L7/18GK101682296SQ20088001539
公開日2010年3月24日 申請日期2008年3月18日 優(yōu)先權(quán)日2007年5月30日
發(fā)明者小松義英, 山本道代, 江淵剛志 申請人:松下電器產(chǎn)業(yè)株式會社