專利名稱：：用于動態(tài)選擇電路元件的電路及方法
技術領域：
：本發(fā)明大體上涉及電子電路，且更具體來說涉及用于動態(tài)選擇電路元件的技術。
背景技術：
：數/模轉換器(DAC)廣泛地用于例如音頻、視頻、數據轉換等等的各種應用。DAC接收數字輸入數據且提供模擬輸出信號。DAC的性能可通過例如總諧波失真(THD)、無寄生動態(tài)范圍(SFDR)、信噪比(SNR)等等的各種動態(tài)規(guī)格來量化。N位DAC可用N個二進制加權電路元件來實施，其中電路元件可為電流源、電容器、電阻器，等等。在二進制加權的情況下，最小電路元件具有個單元的大小，次小r乜路元件具有兩個單元的大小，依此類推，且最大電路元件具有2^'個單元的大小。在每一取樣周期內，N個電路元件中的零個或零個以上電路元件可通過數字輸入數據值來選擇，且用以針對所述取樣周期產生一模擬輸出值。DAC的性能視N個二進制加權電路元件的大小的準確度而定。由于最大電路元件的大小為最小電路元件的大小的2^'倍，所以可能難以準確地匹配這些電路元件。結果，二進制加權DAC的性能可能相對不良。N位DAC也可用2N-1個同等大小的電路元件來實施。在每一取樣周期內，數字輸入數據值x可選擇x個電路元件以針對所述取樣周期產生一模擬輸出值。由丁-所有電路元件皆具有相同大小，所以可能較易于匹配這些電路元件。然而，可能存在對2^1個電路元件可經匹配的緊密程度的限制。因此，這些電路元件之間通常存在一些失配。為了在存在失配的情況下改進性能，可以使得可對因失配導致的誤差進行整形且將其推出頻帶外的方式來選擇電路元件。因此，此項技術中需耍用以動態(tài)選擇電路元件以便減輕因電路元件失配導致的有害影響的技術。
發(fā)明內容本文描述用于動態(tài)選擇電路元件以便減輕因電路元件失配導致的有害影響的技術。6根據一方面，一種設備包括第一電路、第二電路及第三電路。第一電路接收輸入數據且提供基于輸入數據而斷言的多個第一信號。第一電路可對輸入數據執(zhí)行溫度計解碼且基于輸入數據而斷言若干第--信號。第二電路接收多個第--信號且提供用以選擇多個電路元件(例如，電流源、電容器、電阻器，等等)的多個第二信號。第三電路產生針對第二電路的控制，且第二電路基于此控制而將多個第一信號映射成多個第二信號。在一個設計中，第二電路包括多個多路復用器及一控制電路。每一多路復用器以不同次序來接收多個第一信號且提供多個第二信號中的一者。多個多路復用器提供經循環(huán)旋轉由控制所確定的量的多個第一信號作為多個第二信號。控制電路將控制數據與控制的當前值累加以獲得控制的新值?？刂茢祿蔀檩斎霐祿?對于數據加權平均)、偽隨機數據、固定非零值、零值，等等。以下更詳細地描述本發(fā)明的各種方面及特征。圖1展示在溫度計解碼的情況下DAC的框圖。圖2展示在數據加權平均(DWA)的情況下DAC的框圖。圖3A展示DWA單元的設計。圖3B展示圖3A中的選擇信號產生器的柩圖。圖4展示在動態(tài)元件匹配(DEM)的情況下DAC的框圖。圖5A展示DEM單元內的信號映射電路的框圖。圖5B、圖5C及圖5D分別展示針對控制位0、1及2的第一/經解碼信號到第二/選擇信號的映射。圖6展示DEM單元內的控制電路的框圖。圖7展示用于動態(tài)選擇電路元件的過程。圖8展示在DEM的情況下DAC的框圖。圖9展示無線通信裝置的框圖。具體實施例方式本文所描述的動態(tài)元件選擇技術可用于例如DAC、西格瑪一德耳塔(SA)DAC、模/數轉換器(ADC)、SAADC、濾波器等等的各種電路。為了清楚起見，以下針對DAC來描述所述技術。圖1展示在溫度計解碼的情況下DAC100的框圖。DAC100包括溫度計解碼器110及輸出電路120。解碼器110接收N位輸入數據且提供K個選擇信《Selo到Sd^,其中N>1且&=2\術語"信號"、"線"、"導線"等等常?；Q地使用。在每一取樣周期內，解碼器110可接收輸入數據值x、斷言最先;c個選擇信號Selo到Sely，且解除斷言剩余K-x個選擇信號Sel,到SdK.,。待在每一取樣周期內斷言的選擇信號的數目可視輸入數據值而定。此外，可以預定次序斷言選擇信號，以便針對輸入數據值;c斷言最先；c個選擇信號。輸出電路120包括分別接收K個選擇信號Sel。到Selw的K個電路元件122a到122k。每一電路元件122可包含電流源、開關、電容器、電阻器，等等，或其任一組合。每一電路元件122可在其選擇信號被斷言時啟用且在其選擇信號被解除斷言時停用。每一電路元件122在被啟用時將其輸出提供到求和器124。求和器124對所有K個電路元件122a到122k的輸出進行求和且提供模擬輸出信號。如上文所描述，解碼器110可基于輸入數據而以系統(tǒng)/靜態(tài)方式來斷言K個選擇信號。接著將以系統(tǒng)方式來選擇K個電路元件122a到122k。舉例來說，輸入數據值1可始終選擇電路元件122a，輸入數據值2可始終選擇電路元件122a及122b，等等。由于在K個電路元件中可能存在失配，所以這些電路元件的系統(tǒng)選擇可導致具有降級的性能(例如，不良THD)的模擬輸出信號。圖2展示在數據加權平均(DWA)的情況下DAC200的框圖。DAC200包括DWA單元210及輸出電路220。DWA單元210接收N位輸入數據且提供K個選擇信號Sel0到Selu。在每一取樣周期內，DWA單元210可接收輸入數據值x且斷言K個選擇信號中的x個選擇信號。待在每一取樣周期內斷言的選擇信號的數目可視輸入數據值而定。然而，如下文所描述，可基于當前輸入數據值以及DWA單元210的當前狀態(tài)而以不同次序來斷言選擇信號。輸出電路220包括K個電路元件222a到222k及一求和器224。K個電路元件222可通過來自DWA單元210的K個選擇信號來動態(tài)選擇。圖3A展示對于N二3且K=8的狀況圖2中的DWA單元210的設計。在此設計中，DWA單元20包括分別產生八個選擇信號Selo到Sel7的八個選擇信號產生器310a到310h。產生器310a到310h也分別被稱為產生器Go到G7。圖3B展示包括3位求和器312及3位寄存器314的選擇信號產生器310a的框圖。求和器312接收3位輸入數據值并將其與來自寄存器314的3位存儲值求和，且將3位結果提供到寄存器314。求和器312在將輸入數據值與存儲值求和時存在溢出的情況下斷言選擇信號SelQ，且在不存在溢出的情況下解除斷言選擇信號Sel0。返回參看圖3A,產生器Go到G7可各自如圖3B所示被實施。產生器Go到G7內的寄存器可分別通過如線320中所示的逐漸減小的值7到0來初始化。在圖3A所示的實8例中，第一輸入數據值為4，將每一產生器中的寄存器添加4，且在線322中展示產生器Go到G7的經更新寄存器值。產生器Go到G3中的寄存器在被添加4時溢出，且選擇信號Selo到Seh被斷言。第二輸入數據值為2，將每一產生器中的寄存器添加2，且在線324中展示產生器Go到G7的經更新寄存器值。產生器04及G5中的寄存器在被添加2時溢出，且選擇信號SeU及Sel5被斷言。第三輸入數據值為3，將每一產生器中的寄存器添加3,且在線326中展示產生器Go到G7的經更新寄存器值。產生器GQ、G6及G7中的寄存器在被添加3時溢出，且選擇信號Selo、Sel6及Sel7被斷言。圖3A及圖3B中的DWA設計循環(huán)通過八個電路元件且選擇與由輸入數據值所指示一樣多的電路元件。產生器Go到G7中的八個寄存器存儲DWA單元210的當前狀態(tài)。被斷言的最后(或最右邊)選擇信號是由寄存器以零值指示，其被稱為零位。只要接收到新輸入數據值，便從直接位于當前零位右邊的選擇信號開始來斷言零個或零個以上選擇信號。待斷言的選擇信號的數目且因此待將零位移位的位置的數目視輸入數據值而定。新的零位等于先前零位加上當前輸入數據值。零位基于輸入數據值而從左邊移位到右邊，且在到達最右邊位置之后向左回繞。零位可位于對應于八個產生器Go到G7的八個可能位置中的一者處。因此，視當前零位而定，存在八種用以表示給定輸入數據值的不同方式。將斷言哪些選擇信號(且因此將選擇哪些電路元件)基于寄存器的狀態(tài)通過表示輸入數據的不同可能方式被偽隨機化。圖3A及圖3B中的DWA設計針對N位DAC使用K個N位加法器及K個N位寄存器。寄存器可產生強人數字開關噪聲，其可能會不利地影響DAC的性能。此外，DWA單元具有有限可配置性。圖4展示在動態(tài)元件選擇(其也被稱為動態(tài)元件匹配(DEM))的情況下DAC400的設計的框圖。在此設計't1，DAC400包括溫度計解碼器410、DEM單元420及輸出電路450。解碼器410接收N位輸入數據且提供K個經解碼信號ThQ到Th^。解碼器410可如以上針對圖1中的解碼器110所描述而操作。DEM單元420接收K個經解碼信號且可能接收輸入數據，且提供K個選擇信號Sel()到Selw。輸出電路450接收K個選擇信號且產生模擬輸出信號。如以上針對圖1中的輸出電路120所描述，輸出電路450可包括可由K個選擇信號選擇的K個電路元件。在圖4所示的設計中，DEM單元420包括信號映射電路430及控制電路440。信號映射電路430接收來自解碼器410的K個經解碼信號且重新布置這些信號以實現偽隨機化?？赏ㄟ^以不同方式重新布置K個經解碼信號而獲得不同電路行為。舉例來說，信號映射電路430可如下文所描述來循環(huán)旋轉K個經解碼信號以實現圖3A所示的DWA行為。控制電路440產生指導信號映射電路430的操作且影響K個選擇信號被如何產生的控制Z。如下文所描述，控制電路440可靈活地支持多種操作模式。圖5A展示圖4中的DEM單元420內的信號映射電路430的設計的框圖。圖5A展示針對N-3且K-8的狀況的設計。溫度計解碼器410接收3位輸入數據D。、D,及D2且產生八個經解碼信號ThG到Th7。解碼器410基于輸入數據值從經解碼信號Tho開始以預定次序來斷言經解碼信號。表1給出針對每一可能3位輸入數據值的八個經解碼信號Tho到Th7的邏輯值。如表1所示，解碼器410針對輸入數據值1僅斷言一個經解碼信號ThQ，針對輸入數據值2斷言兩個經解碼信號Tho及Th,，依此類推，且針對輸入數據值7斷言七個經解碼信號Th。到Th6。表-溫度計解碼器輸出<table>tableseeoriginaldocumentpage10</column></row><table>信號映射電路430接收八個經解碼信號ThQ到Th7且提供八個選擇信號SelQ到Sel7。在圖5A所示的設計中，信號映射電路430包括八個8xl多路復用器(Mux)530a到530h，其也分別被稱為多路復用器0到7。每一多路復用器具有接收來自解碼器410的所有八個經解碼信號Tho到Th7的八個輸入端。然而，以不同次序將八個經解碼信號Tho到Th7提供到多路復用器0到7以實現被斷言的選擇信號的旋轉。八個經解碼信號可通過8元素集合To={Th(),Th,,Th2，Th3，Th4，Th5，Th6，Th"來表示。將八個經解碼信號循環(huán)旋轉m個位置可通過取得集合T。中的最先m個元素且將這,M個元素移動到集合To的末尾以獲得經循環(huán)旋轉集合Tm來實現。舉例來說，可將l個位置的循環(huán)旋轉給定為T產(Th,，Th2，Th3,Th4,Th5,Th6，Th7,Th0}。分別將八個經解碼信號Tho到Th7宵接提供到多路復用器0到7的輸入端0。將經循環(huán)旋轉一個位置的八個經解碼信號提供到八個多路復用器的輸入端1。一般來說，將經循環(huán)旋轉m個位置的八個經解碼信號提供到八個多路復用器的輸入端w，其中0SwS7。表2給出八個經解碼信號到每一多路復用器的八個輸入端的映射。舉例來說，多路復用器0在輸入端0處接收經解碼信號ThG，在輸入端1處接收經解碼信號Th7，依此類推，且在輸入端7處接收經解碼信號Th,。表2Mux輸入端Mux0MuxlMux2Mux3Mux4Mux5Mux6Mux7控制Z0Th0Th!Th2Th3Th4Th5Th6Th7z=o1Th7Th0Th,Th2Th3Th4Th5Th6Z=l2Th6Th7Th0TinTh2Th3Th4Th5Z=23Th5Th6Th7Th0Th!Th2Th3Th4Z=34Th4Th5Th6Th7Th0Th!Th2Th3Z=45Th3Th4Th5Th6Th7Th0ThtTh2Z=56Th2Th3Th4Th5Th6Th7Th0Th!Z=67ThTh2Th3Th4Th5Th6Th7Th0Z=7SeloSel,Sel2Sel3Sel4Sel5!Sel6Sel7所有八個多路復用器0到7接收同一3位控制Z?？刂芞指示當前零位且可如下文所描述而產生。當控制Z等于w吋，分別提供多路復用器0到7的輸入端w處的經解碼信號作為選擇信號Selo到Sel7。多路復用器0到7因此基于由控制Z所指示的當前零位而將經解碼信號Tho到Th7映射成選擇信號Sel。到Sel7。圖5B展示當控制Z等于0時經解碼信號到選擇信號的映射。如由針對表2中的Z=0的線所示，分別直接提供經解碼信號Thc到Th7作為選擇信號Selo到Sel7。針對輸入數據值1斷言選擇信號SdQ，針對輸入數據值2斷言選擇信號Selo及Seh，等等。圖5C展示當控制Z等于1時經解碼信號到選擇信號的映射。如由針對表2中的Z=的線所示，分別提供經解碼信號Th7、ThQ........Th6作為選擇信號Selo到Sd7。針對輸入數據值1斷言選擇信號Sel,，針對輸入數據值2斷言選擇信號Sel,及Sel2，等等。圖5D展示當控制Z等于2時經解碼信號到選擇信號的映射。如由針對表2中的Z=2的線所示，分別提供經解碼信號Th6、Th7、ThQ、.......Ths作為選擇信號Selo到Sd7。針對輸入數據值1斷言選擇信號Sel2，針對輸入數據值2斷言選擇信號Sel2及Sd3，等等。在表2中展示針對控制Z的其它值的經解碼信號到選擇信號的映射。如由針對不同控制Z值的經解碼信號Tho的移位位置所指示，針對控制Z的不同值首先斷言不同選擇信號。11在圖5A所示的設計中，將八個經解碼信號Tho到Th7映射到多路復用器0到7的輸入端，使得信號映射電路430可實施圖3A所示的DWA設計。如由表2中的經解碼信號Tho的位置所示，控制Z的八個可能值對應于圖3A中的八個可能零位。多路復用器0到7循環(huán)旋轉經解碼信號以實現選擇信號中的偽隨機化。圖5A展示將經解碼信號映射到多路復用器的輸入端的一個設計。也可基于某一其它映射而將經解碼信號映射到多路復用器的輸入端以實現不同輸出行為。舉例來說，可映射經解碼信號，使得可(例如)基于輸入數據的符號來實現順時針旋轉或逆時針旋轉。在任一狀況下，經解碼信號到選擇信號的映射皆允許動態(tài)選擇輸出電路450中的K個電路元件以防止這些電路元件中的失配。圖6展示圖4中的DEM單元420內的控制電路440的設計的框圖。在此設計中，DEM單元420支持表3所示的操作模式。<table>tableseeoriginaldocumentpage12</column></row><table>在DWA模式中，基于輸入數據而更新零位，且從2前零位處的選擇信號開始斷言選擇信號。在偽隨機模式中，基于偽隨機數據而更新零位，且從當前零位處的選擇信號開始斷言選擇信號。DWA模式與偽隨機模式的不同之處在于如何更新零位。也可以其它方式(例如基于輸入數據的一部分、基于輸入數據與偽隨機數據的組合、基于固定非零值等等)來更新零位。在旁路模式中，基本上在無任何隨機化的情況下基于溫度計解碼而產生選擇信號。也可支持其它操作模式。舉例米說，零位可在每一取樣周期內由固定非零值(例如，1、2等等)來更新且可因此以恒定速率來移位。在DEM單元420內，多路復用器612在第一輸入端處接收輸入數據、在第二輸入端處接收來自偽隨機數(PN)產生器610的偽隨機數據，且在第二輸入端處接收值O。如由模式選擇所指示，多路復用器612在選擇DWA模式時提供輸入數據、在選擇偽隨機模式時提供偽隨機數據，且在選擇旁路模式時提供0。求和器614將來自多路復用器612的控制數據與來自寄存器616的當前控制值求和，且將經更新控制值提供到寄存器616。寄存器616將當前控制值作為N位控制Z提供到信號映射電路430。求和器614及寄存器616實施基于來自多路復用器612的控制數據而更新零位的回繞累加器。在DWA模式中，基于來自多路復用器612的輸入數據而更新零位。在偽隨機模式中，基于來自多路復用器612的偽隨機數據而更新零位。在旁路模式中，將寄存器616初始化到零，且零位以來自多路復用器612的0被更新且因此不改變。PN產生器610可用長度大于N的線性反饋移位寄存器(LFSR)來實施。LFSR可實施任一本原多項式產生器函數。可提供LFSR的N個最低有效位(LSB)作為N位偽隨機數據。也可以其它方式(例如，使用查找表)來獲得偽隨機數據。圖7展示用于(例如)在DAC或某一其它電路中動態(tài)選擇電路元件的過程700的設計?？苫谳斎霐祿?例如，通過對輸入數據執(zhí)行溫度計解碼)而以預定次序來斷言多個第一信號中的零個或零個以上第一信號(方框712)?？赏ㄟ^將控制的當前值與控制數據累加以獲得控制的新值來產生控制(方框714)?？刂茢祿蔀檩斎霐祿坞S機數據、固定非零值、零，等等?？苫诳刂贫鴮⒍鄠€第一信號映射成多個第二信號(方框716)。控制可指示針對下一輸入數據值待斷言的下一第二信號。第一信號及第二信號可分別對應于上文所描述的經解碼信號及選擇信號。多個第--信號可經循環(huán)旋轉由控制所確定的量且經提供作為多個第二信號。可基于多個第二信號而選擇多個電路元件中的零個或零個以上電路元件(方框718)。針對DWA，多個第二信號可從直接位于最后選定電路元件之后的電路元件開始以循序次序來選擇多個電路元件。待斷言的第一信號的數目且因此待斷言的第二信號的數目可由輸入數據確定。圖8展示在DEM的情況下DAC800的設計的框圖。在此設計111，DAC800包括產生K個等量參考電流的K個電流源822?？赏ㄟ^動態(tài)選擇K個參考電流來改善K個參考電流中的失配。在DAC800內，N位觸發(fā)器812在每一取樣周期內接收N位輸入數據、用時鐘對輸入數據進行計時，且提供N個同步數據位Dq到DN-,。溫度計解碼器814接收N個數據位且提供K個經解碼信號Th。到ThK—,。DEM單兀816接收K個經解碼信號Th。到Th^且提供K個選擇信號Selo到SelK."DEM單元816可用圖4到圖6所示的DEM單元420來實施。K個鎖存器/驅動器818接收K個選擇信號且提供針對K個開關820的K個控制信號。K個開關820還接收來sK個電流源822的K個等量參考電流。K個開關820中的每-者基于其控制信號而將其參考電流弓i導到Outp輸出端或Outn輸出端。鎖存器818確保K個參考電流的同步開關，以便減少Outp或Outn信號中的瞬發(fā)性波動能量(glitchenergy)。偏壓電路824產生用于K個電流源822的偏壓。圖8展示針對所有N個位來執(zhí)行溫度計解碼的DAC設計。一般來說，DAC可用--13個或一個以上區(qū)段來實施，且每一區(qū)段可用溫度計解碼或二進制解碼來實施。舉例來說，DAC可用兩個區(qū)段來實施用于總共N個位當中的M個最高有效位(MSB)的第一區(qū)段，及用于總共N個位當中的L個LSB的第二區(qū)段，其中N二M+L。每—區(qū)段可用如上文所描述的溫度計解碼及DEM來實施。本文所描述的動態(tài)元件選擇技術可提供某些優(yōu)點。所述技術可用以靈活地支持例如表3中所給出的模式的不同模式。所述技術也可經由信號映射電路及控制電路的設計中的靈活性來支持各種隨機化方案。此外，可將控制電路初始化到零(對于旁路模式)或任意值(對于其它模式)，這避免對特殊初始化電路(例如針對圖3A所示的DWA設計所需要的特殊初始化電路)的需要。所述技術還可因使用較少順序邏輯而產生較少開關噪聲，這可改進敏感性模擬電路的性能。本文所描述的技術可用于各種電子裝置，例如，無線通信裝置、手持型裝置、游戲裝置、計算裝置、計算機、膝上型計算機、消費型電子裝置，等等。以下描述所述技術對于無線通信裝置的示范性使用。圖9展示無線通信系統(tǒng)中的無線通信裝置卯0的設計的框圖。無線裝置900可為蜂窩式電話、終端、手機、個人數字助理(PDA)，等等。無線通信系統(tǒng)可為碼分多址(CDMA)系統(tǒng)、全球移動通信系統(tǒng)(GSM)系統(tǒng)，等等。無線裝置900能夠提供經由接收路徑及發(fā)射路徑的雙向通信。在接收路徑上，由基站(未圖示)發(fā)射的信號由天線912接收且提供到接收器(RCVR)914。接收器914調節(jié)所接收信號且將模擬輸入信號提供到專用集成電路(ASIC)920。在發(fā)射路徑上，發(fā)射器(TMTR)916接收及調節(jié)來自ASIC920的模擬輸出信號且產生經調制信號，其經由天線912而發(fā)射到基站。AS1C920可包括各種處理單元、接口單元及存儲器單元，例如，接收ADC(RxADC)922、發(fā)射DAC(TxDAC)924、調制解調器處理器926、精簡指令集計算(RISC)處現器92S、控制器/處理器930、內部存儲器932、外部總線接口934、輸入/輸出(I/O)驅動器936、音頻DAC/驅動器938，及視頻DACZ驅動器940。RxADC922使來自接收器914的模擬輸入信號數'f-化，且將數字樣木提供到調制解調器處理器926。TxDAC924將來fi調制解調器處理器926的數字輸出碼片轉換成模擬，且將模擬輸出信號提供到發(fā)射器916。調制解調器處理器926執(zhí)行用于數據發(fā)射及接收的處理，例如，編碼、調制、解調、解碼，等等。RISC處理器928可執(zhí)行各種類型的用于無線裝置900的處理，例如，用亍視頻、圖形、較高層應用程序等等的處理?？刂破?處理器930可指導AS1C920內的各種處理單元及接口單元的操作。內部存儲器932存儲用于ASIC920內的各種單元的數據及/或指令。EBI934促進ASIC920與主存儲器944之間的數據傳遞。I/O驅動器936經由模擬或數字接口而驅動1/0裝置946。視頻DAC/驅動器938驅動音頻裝置948，其可為揚聲器、頭戴式耳機、聽筒，等等。視頻DAC/驅動器940驅動顯示單元950，其可為液晶顯示器(LCD),等等。RxADC922、TxDAC924、音頻DAC/驅動器938、視頻DAC/驅動器940及/或其它單元可實施本文所描述的技術。舉例來說，DAC中的任一者可如圖8所示而實施。本文所描述的技術可以各種硬件單元來實施，例如，集成電路(IC)、ASIC、數字信號處理器(DSP)、數字信號處理裝置(DSPD)、可編程邏輯裝置(PLD)、現場可編程門陣列(FPGA)、控制器、處理器，及其它電子裝置。硬件單元可以各種IC處理技術來制造，例如，互補金屬氧化物半導體(CMOS)、N溝道MOS(NMOS)、P溝道MOS(PMOS)、雙極CMOS(Bi-CMOS)、雙極，等等。硬件單元可用任一裝置大小技術來制造，例如，130納米(nm)、90nm、65nm、45nm、32nm，等等。本文所描述的技術可用于TxDAC、SADAC、音頻DAC、視頻DAC、儀表DAC、RxADC、ADC、濾波器，等等。DAC及ADC可用P-FET、N-FET、雙極結型晶體管(BJT)、GaAs品體管、異質結型雙極晶體管(HBT)、高電子遷移率品體管(HEMT)等等來實施。DAC及ADC也可制造于各種類型的IC上，例如，模擬IC、數字IC、混合信號IC、射頻IC(RFIC)，等等。提供對本發(fā)明的先前描述以使所屬領域的技術人員能夠制造或使用本發(fā)明。對本發(fā)明的各種修改對于所屬領域的技術人員而言將是顯而易見的，且可在不脫離本發(fā)明的精神或范圍的情況K將本文所界定的一般原理應用于其它變化形式。因此，本發(fā)明不希望限于本文所描述的實例及設計，而應符合與本文所揭示的原理及新穎特征一致的最廣范圍。可用通用處現器、數字信號處現器(DSP)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)或其它可編程邏輯裝置、離散門或品體管邏輯、離散硬件組件或其經設計以執(zhí)行本文所描述的功能的任一組合來實施或執(zhí)行結合本文所揭示的實施例描述的各種說明性邏輯塊、模塊及電路。通用處理器可為微處理器，但在替代方案中，處理器可為任'常規(guī)處理器、控制器、微處理器或狀態(tài)機。處理器也可實施為計算裝置的組合，例如，DSP與微處理器的組合、多個微處現器、與DSP核心配合的一個或一個以上微處理器，或任一其它此配置?？上?接以硬件、以由處理器所執(zhí)行的軟刊:模塊或以兩者的組合來實施結合本文所揭15示的實施例描述的方法或算法的步驟。軟件模塊可駐存于隨機存取存儲器(RAM)、快閃存儲器、只讀存儲器(ROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、寄存器、硬盤、可裝卸磁盤、CD-ROM或此項技術中已知的任一其它形式的存儲媒體中。示范性存儲媒體耦合到處理器，使得處理器可從存儲媒體讀取信息及將信息寫入到存儲媒體。在替代方案中，存儲媒體可與處理器形成一體。處理器及存儲媒體可駐存于ASIC中。ASIC可駐存于用戶終端中。在替代方案中，處理器及存儲媒體可作為離散組件而駐存于用戶終端中。在一個或一個以上示范性實施例中，所描述的功能可以硬件、軟件、固件或其任一組合來實施。如果以軟件來實施，則可將所述功能作為一個或一個以上指令或代碼而存儲于計算機可讀媒體上或經由計算機可讀媒體傳輸。計算機可讀媒體包括計算機存儲媒體與通信媒體(包括任何促進計算機程序從一個地方傳遞到另一地方的媒體)兩者。存儲媒體可為任何可由計算機存取的可用媒體。以實例而非限制的方式，所述計算機可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其它光盤存儲裝置、磁盤存儲裝置或其它磁性存儲裝置，或任何其它可用以載運或存儲指令或數據結構形式的所要程序代碼且可由計算機存取的媒體。又，可將任何連接適當地稱為計算機可讀媒體。舉例來說，如果使用同軸電纜、光纖電纜、雙絞線、數字訂戶線(DSL)或無線技術(例如，紅外線、無線電及微波)從網站、服務器或其它遠程源傳輸軟件，則將同軸電纜、光纖電纜、雙絞線、DSL或無線技術(例如，紅外線、無線電及微波)包括于媒體的定義111。如本文中所使用，磁盤及光盤包括壓縮光盤(CD)、激光光盤、光盤、數字通用光盤(DVD)、軟盤及藍光光盤，其中磁盤通常以磁性方式再現數據，而光盤用激光以光學方式再現數據。也應將以卜.的組合包括于計算機可讀媒體的范圍內。提供對所揭示示范性實施例的先前描述以使所屬領域的技術人員能夠制造或使用本發(fā)明。對這些示范性實施例的各種修改對于所屬領域的技術人員而言將是顯而易見的，且可在不脫離本發(fā)明的精神或范圍的情況下將本文中所界定的一般原理應用于其它實施例。因此，本發(fā)明不希望限于本文所示的實施例，而應符合與本文所揭示的原理及新穎特征一致的最廣范圍。權利要求1.一種設備，其包含第一電路，其用以接收輸入數據且提供基于所述輸入數據而斷言的多個第一信號；第二電路，其用以接收所述多個第一信號且提供用以選擇多個電路元件的多個第二信號；以及第三電路，其用以產生針對所述第二電路的控制，所述第二電路基于來自所述第三電路的所述控制而將所述多個第一信號映射成所述多個第二信號。2.根據權利要求1所述的設備，其中所述多個第二信號以循序次序來選擇所述多個電路元件。3.根據權利要求1所述的設備，其中所述第一電路基于所述輸入數據而斷言若干第一信號，且其中所斷言的第二信號的數目等于所斷言的第一信號的數目。4.根據權利要求1所述的設備，其中所述第一電路對所述輸入數據執(zhí)行溫度計解碼且提供經溫度計解碼的信號作為所述多個第一信號。5.根據權利要求1所述的設備，其中所述第二電路包含多個多路復用器，每一多路復用器以一不同次序來接收所述多個第一信號且提供所述多個第二信號中的一者。6.根據權利要求5所述的設備，其中所述多個多路復用器接收來自所述第三電路的所述控制，且提供經循環(huán)旋轉由所述控制所確定的量的所述多個第一信號作為所述多個第二信號。7.根據權利要求1所述的設備，其中所述第:」電路存儲指示針對下一輸入數據值待斷言的下-第二信號的值。8.根據權利要求1所述的設備，其中所述第三電路包含寄存器，其用以存儲所述控制的當前值；以及求和器，其用以接收控制數據并將其與來自所述寄存器的所述當前值求和，且用以將所述控制的新值提供到所述寄存器。9.根據權利要求8所述的設備，其中所述控制數據是所述輸入數據。10.根據權利要求8所述的設備，其中所述控制數據是偽隨機數據、固定非零值或固定零值。11.根據權利要求8所述的設備，其中所述第三電路包含多路復用器，其用以在兩個輸入端處接收所述輸入數據及偽隨機數據，且用以將所述控制數據提供到所述求和器。12.—種集成電路，其包含第一電路，其用以接收輸入數據且提供基于所述輸入數據而斷言的多個第一信第二電路，其用以接收所述多個第一信號且提供用以選擇多個電路元件的多個第二信號；以及第三電路，其用以產生針對所述第二電路的控制，所述第二電路基于來G所述第二電路的所述控制而將所述多個第一信兮映射成所述多個第二信兮。13.根據權利要求12所述的集成電路，其中所述第-一電路對所述輸入數據執(zhí)行溫度計解碼且提供經溫度計解碼的信號作為所述多個第一信號。14.根據權利要求12所述的集成電路，其中所述第二電路包含多個多路復用器，其用以提供經循環(huán)旋轉由所述控制所確定的量的所述多個第一信號作為所述多個第二信號。15.根據權利要求12所述的集成電路，其中所述第三電路包含寄存器，其用以存儲所述控制的當前值；以及求和器，其用以接收來0所述寄存器的當前值并將其與所述輸入數據、偽隨機數據或固定值求和，且用以將所述控制的新值提供到所述寄存器。16.—種方法，其包含基于輸入數據而斷言多個第一信號中的零個或零個以上第一信號；基于控制而將所述多個第一信號映射成多個第二信號；以及基于所述多個第二信號而選擇多個電路元件中的零個或零個以上電路元件。17.根據權利要求16所述的方法，其中所述斷言所述多個第一信號中的零個或零個以上第一信號包含基于所述輸入數據的溫度計解碼而斷言所述多個第一信號中的零個或零個以上第一信號。18.根據權利要求16所述的方法，其中所述將所述多個第一信號映射成所述多個第二信號包含提供經循環(huán)旋轉由所述控制所確定的量的所述多個第一信號作為所述多個第二信號。19.根據權利要求16所述的方法，其進一步包含將所述控制的當前值與所述輸入數據、偽隨機數據或固定值累加以獲得所述控制的新值。20.'種設備，其包含用于基于輸入數據而斷言多個第-一信號中的零個或零個以上第--信號的裝置；用于基于控制而將所述多個第一信號映射成多個第二信號的裝置；以及用于基于所述多個第二信號而選擇多個電路元件中的零個或零個以上電路元件的裝置。21.根據權利要求20所述的設備，其中所述用于斷言所述多個第一信號中的零個或零個以上第一信號的裝置包含用于基于所述輸入數據的溫度計解碼而斷言所述多個第一信號中的零個或零個以上第一信號的裝置。22.根據權利要求20所述的設備，其'i'所述用于將所述多個第--信號映射成所述多個第二信號的裝置包含用于提供經循環(huán)旋轉由所述控制所確定的量的所述多個第一信號作為所述多個第二信號的裝置。23.根據權利要求20所述的設備，其進一步包含用于將所述控制的當前值與所述輸入數據、偽隨機數據或固定值累加以獲得所述控制的新值的裝置。24.—種包含用于將數字輸入數據轉換成模擬輸出信號的數/模轉換器(DAC)的設備，所述DAC包括多個電路元件，其具有同等大小且用以產生所述模擬輸出信號；溫度計解碼器，其用以接收所述數字輸入數據且提供多個第一信號；以及動態(tài)元件匹配(DEM)單元，其用以接收所述多個第一信號且提供用以選擇所述多個電路元件的多個第二信號，所述DEM單元基于控制而將所述多個第一信號映射成所述多個第二信號。25.根據權利耍求24所述的設備，其中所述DEM單元包含多個多路復用器，每一多路復用器以一不同次序來接收所述多個第一信號且提供所述多個第二信號中的一者；以及控制電路，其用以產生針對所述多個多路復用器的所述控制。26.根據權利要求25所述的設備，其中所述控制電路將所述數字輸入數據與所述控制的當前值累加以獲得所述控制的新值，所述當前值指示針對下一輸入數據值待斷言的下一第二信號。27.根據權利要求24所述的設備，其中所述多個電路元件包含提供等量電流的多個電流源。28.根據權利耍求24所述的設備，其中所述多個電路元件包含同等大小的多個電容器或多個電阻器。全文摘要本發(fā)明描述用于動態(tài)選擇電路元件以防止失配的技術。在一個設計中，一種設備包括第一電路、第二電路及第三電路。所述第一電路接收輸入數據且提供基于所述輸入數據(例如，使用溫度計解碼)而斷言的第一信號。所述第二電路接收所述第一信號且提供用以選擇電路元件(例如，電流源、電容器、電阻器，等等)的第二信號。所述第三電路產生針對所述第二電路的控制，且所述第二電路基于此控制而將所述第一信號映射成所述第二信號。在一個設計中，所述第二電路包括一組多路復用器及一控制電路。所述多路復用器提供經循環(huán)旋轉由所述控制所確定的量的所述第一信號作為所述第二信號。所述控制電路將控制數據(例如，所述輸入數據、偽隨機數據或固定值)與當前控制值累加以獲得新控制值。文檔編號H03M1/74GK101675591SQ200880014660公開日2010年3月17日申請日期2008年5月2日優(yōu)先權日2007年5月3日發(fā)明者吉恩·H·麥卡利斯特,徐東元,海-塔尼爾·達巴格申請人:高通股份有限公司