專利名稱：相位鎖定回路設(shè)備以及相位頻率檢測(cè)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于鎖相環(huán)(phase-lockloop，以下簡(jiǎn)稱PLL)設(shè)備，特別有關(guān)于 具有開關(guān)延遲相位頻率檢測(cè)器(switch-delayed phase frequency detector)的鎖相 環(huán)設(shè)備。
背景技術(shù)：
PLL設(shè)備是一種運(yùn)用于頻率產(chǎn)生器、無線接收器、通信設(shè)備等的主要組 件。請(qǐng)參考圖1，圖1為傳統(tǒng)PLL設(shè)備的示意圖。相位頻率檢測(cè)器(phase frequency detector,以下簡(jiǎn)稱PFD)單元11接收參考時(shí)鐘信號(hào)REF一CK以及 反饋時(shí)鐘信號(hào)FBK一CK，測(cè)量此兩信號(hào)之間的相位以及頻率差異以輸出相位 差異信號(hào)UP以及DN。電荷泵電路(Charge pump circuit)12接收相位差異信 號(hào)UP以及DN，并將其轉(zhuǎn)換至電流以對(duì)回路濾波器(loop filter)13進(jìn)行充電。 在圖1中提供了傳統(tǒng)回路濾波器13的電路?；芈窞V波器13接收來自電荷泵 電路12的電流，以限制電容電壓VcoN的變化率，使得以較慢的升高或降低 對(duì)應(yīng)于相位和頻率的差異。電壓控制振蕩器(voltage-con加lled oscillator,以 下簡(jiǎn)稱VCO)14根據(jù)電壓VcoN產(chǎn)生輸出時(shí)鐘信號(hào)。除法器15具有參數(shù)N以 產(chǎn)生反饋時(shí)鐘信號(hào)FBK—CK，其中反饋時(shí)鐘信號(hào)FBK—CK的周期為輸出時(shí)鐘 信號(hào)周期的N倍。理想狀況下，當(dāng)PLL處于鎖定狀態(tài)下，相位差異信號(hào)UP 與頻率差異信號(hào)DN同步。圖2為相位頻率檢測(cè)器以及電荷泵電路的示意圖。相位頻率檢測(cè)器21 包含第一D觸發(fā)器23，第二D觸發(fā)器24，與門26以及具有延遲Td的延遲 單元25。相位頻率檢測(cè)器21輸出兩信號(hào)UP以及DN以控制電荷泵電路22。 當(dāng)相位頻率檢測(cè)器21以及電荷泵電路22被PLL設(shè)備鎖定后，其時(shí)序圖如圖 3所示，圖3為相位頻率檢測(cè)器21相關(guān)的信號(hào)的時(shí)序圖。其中信號(hào)UP以及DN的高電平脈沖寬度分別為Tpup以及T—。假設(shè)信號(hào)UP以及DN完全匹配， 換句話說，1叩=1血=1以及Tpup = Tpdn = Td。當(dāng)PLL設(shè)備鎖定，由于電荷泵 電路22所提供的電荷需為0，則回路濾波器的電壓為固定的。為了保持鎖定 狀態(tài)，需要滿足以下等式; ;p = 4 ()然而，如果電流Iup以及U沒有匹配，為了滿足式(l)，脈沖寬度Tpup以及T—需要被調(diào)整。假設(shè)下降電流U為上升電流Iup的80。/。，即^,0.8.;。 為了滿足式(l)，脈沖寬度Tpdn為脈沖寬度Tpdn的125%。由于相位頻率檢測(cè)器21排列信號(hào)UP以及DN的下降緣(falling edge),由于脈沖寬度Tpup以及 Tpd。的差異，信號(hào)DN的上升緣(rising edge)領(lǐng)先于信號(hào)UP的上升緣。如果 脈沖寬度Tpup為lns，將導(dǎo)致0.25ns的固定相位誤差。同樣的，如果下降電 流Idn比上升電流Iup要小，由于脈沖寬度Tpup以及Tpdn的差異，信號(hào)UP的 上升緣領(lǐng)先于信號(hào)DN的上升緣。發(fā)明內(nèi)容為了解決上述技術(shù)問題，本發(fā)明提供一種相位鎖定回路設(shè)備以及相位頻 率檢測(cè)器。本發(fā)明提供一種相位鎖定回路設(shè)備，包含相位頻率檢測(cè)器，具有第一延遲時(shí)間以及第二延遲時(shí)間，以測(cè)量相位鎖定回路設(shè)備的參考信號(hào)以及時(shí)鐘信號(hào)以輸出上升信號(hào)以及下降信號(hào)；電荷泵電路，接收上升信號(hào)以及下降信號(hào)，并將上升信號(hào)以及下降信號(hào)轉(zhuǎn)換成電流；回路濾波器，接收電流并將電流轉(zhuǎn)換成電壓；以及電壓控制振蕩器，接收電壓并輸出輸出時(shí)鐘信號(hào)；其中當(dāng)參 考信號(hào)與時(shí)鐘信號(hào)同步且電荷泵電路的電流已被校正，上升信號(hào)以及下降信號(hào)的高電平脈沖寬度基于第一延遲時(shí)間所決定，以及當(dāng)參考信號(hào)與時(shí)鐘信號(hào) 不同步且電荷泵電路的電流未被校正，上升信號(hào)以及下降信號(hào)的高電平脈沖 寬度基于第二延遲時(shí)間所決定。本發(fā)明提供一種相位頻率檢測(cè)器，包含第一D觸發(fā)器，接收參考信號(hào)以輸出上升信號(hào)；第二D觸發(fā)器，接收時(shí)鐘信號(hào)以輸出下降信號(hào)；第一延遲單 元，具有第一延遲時(shí)間；以及第二延遲單元，具有第二延遲時(shí)間，其中當(dāng)參 考信號(hào)與時(shí)鐘信號(hào)同步且電荷泵電路的電流己被校正，上升信號(hào)以及下降信 號(hào)的高電平脈沖寬度基于第一延遲時(shí)間所決定，以及當(dāng)參考信號(hào)與時(shí)鐘信號(hào) 不同步且電荷泵電路的電流未被校正，上升信號(hào)以及下降信號(hào)的高電平脈沖 寬度基于第二延遲時(shí)間所決定。本發(fā)明為一全數(shù)字的校正方式，且可與原有鎖相系統(tǒng)整合，不需要額外 的復(fù)制電路。另外此校正方法的分辨率很高，且不受CMOS中晶體管通道調(diào) 制效應(yīng)(channel length modulation)的影響。


圖1為傳統(tǒng)PLL設(shè)備的示意圖。圖2為相位頻率檢測(cè)器以及電荷泵電路的示意圖。圖3為相位頻率檢測(cè)器21相關(guān)的信號(hào)的時(shí)序圖。圖4為根據(jù)本發(fā)明的具有開關(guān)延遲相位頻率檢測(cè)器的PLL設(shè)備的方塊圖。圖5為根據(jù)本發(fā)明的相位頻率檢測(cè)器以及電荷泵電路的方塊圖。圖6為圖5中的開關(guān)延遲相位頻率檢測(cè)器41以及電荷泵電路44的時(shí)序圖。圖7為根據(jù)本發(fā)明的鎖定檢測(cè)器的示意圖。圖8為根據(jù)本發(fā)明實(shí)施例的BBPD的示意圖。圖9為根據(jù)本發(fā)明實(shí)施例的SAR控制器的示意圖。圖10為根據(jù)本發(fā)明實(shí)施例的具有電流校正電路的電荷泵電路的電路圖。圖11為根據(jù)本發(fā)明實(shí)施例的SAR單元的示意圖。圖12為相位誤差的移步響應(yīng)。
具體實(shí)施方式
圖4為根據(jù)本發(fā)明的具有開關(guān)延遲相位頻率檢測(cè)器的PLL設(shè)備的方塊 圖。PLL設(shè)備包含開關(guān)延遲相位頻率檢測(cè)器41 ，鎖定檢測(cè)器(lock detector)42， 繼電式相位檢測(cè)器(bang bang phase detector,以下簡(jiǎn)稱BBPD)43，電荷泵電 路44，電流校正單元45，連續(xù)漸近暫存器型(Successive Approximation Register,以下簡(jiǎn)稱SAR)控制器46，回路濾波器47， VCO 48以及除法器 49。開關(guān)延遲相位頻率檢測(cè)器41接收參考時(shí)鐘信號(hào)Ref以及反饋時(shí)鐘信號(hào) Clk，并且測(cè)量此兩信號(hào)之間的相位頻率差異以輸出上升信號(hào)UP以及下降信 號(hào)DN。開關(guān)延遲相位頻率檢測(cè)器41包含至少兩個(gè)不同的延遲時(shí)間，第一延 遲時(shí)間Td以及第二延遲時(shí)間Td—en。當(dāng)參考時(shí)鐘信號(hào)Ref與反饋時(shí)鐘信號(hào)Clk 沒有同步時(shí)，并且電荷泵電流沒有校正，開關(guān)延遲相位頻率檢測(cè)器41選擇第 二延遲時(shí)間Td—en，其中第一延遲時(shí)間Td比第二延遲時(shí)間Td」n要小。鎖定檢測(cè)器42檢測(cè)參考時(shí)鐘信號(hào)Ref與反饋時(shí)鐘信號(hào)Clk，并輸出控制 信號(hào)S2至SAR控制器46。當(dāng)SAR控制器46接收控制信號(hào)S2時(shí)，SAR控 制器46首先被初始化。然后SAR控制器46根據(jù)來自BBPD 43的控制信號(hào) S3控制電流校正單元45。電荷泵電路44產(chǎn)生上升電流以為回路濾波器47 進(jìn)行充電以及下降電流為回路濾波器47放電。電流校正單元45根據(jù)SAR控 制器46校正上升電流或是下降電流。當(dāng)SAR控制器46完成了電流校正，SAR 控制器46輸出控制信號(hào)SI以控制開關(guān)延遲相位頻率檢測(cè)器41以選擇第一 延遲時(shí)間Td。電荷泵電路44接收信號(hào)UP以及DN，并將其轉(zhuǎn)換成電流以對(duì) 回路濾波器47進(jìn)行充電?；芈窞V波器47接收此電流并將其轉(zhuǎn)換成對(duì)應(yīng)于信 號(hào)XJP以及DN的電壓。VC0 48根據(jù)來自回路濾波器47的電壓產(chǎn)生輸出時(shí) 鐘信號(hào)。除法器49具有參數(shù)N以產(chǎn)生反饋時(shí)鐘信號(hào)Clk，其中反饋時(shí)鐘信號(hào) Clk的周期為輸出時(shí)鐘信號(hào)的周期的N倍。圖5為根據(jù)本發(fā)明的相位頻率檢測(cè)器以及電荷泵電路的方塊圖。開關(guān)延 遲相位頻率檢測(cè)器41包含第一D觸發(fā)器51，第二D觸發(fā)器52，多工器53，第一延遲單元54，第二延遲單元55以及與門56。第一 D觸發(fā)器51以及第 二 D觸發(fā)器52的D輸入端連接至高電壓Vdd。第一 D觸發(fā)器51以及第二 D 觸發(fā)器52的時(shí)鐘輸入端分別接收參考時(shí)鐘信號(hào)Ref與反饋時(shí)鐘信號(hào)Clk，并 分別輸出信號(hào)UP以及DN，其中信號(hào)UP的下降緣與信號(hào)DN的下降緣同步。 與門56接收信號(hào)UP以及DN并輸出一輸出信號(hào)至第一延遲單元54以及第 二延遲單元55。第一延遲單元54將來自與門56的輸出信號(hào)以第一延遲時(shí)間 進(jìn)行延遲，第二延遲單元55將來自與門56的輸出信號(hào)以第二延遲時(shí)間進(jìn)行 延遲，其中第二延遲時(shí)間比第一延遲時(shí)間要長(zhǎng)。在其它實(shí)施例中，第一延遲 時(shí)間為lns以及第二延遲時(shí)間為20ns。多工器53具有兩個(gè)輸入端以及一個(gè)輸出端，其中兩個(gè)輸入端分別耦接至 第一延遲單元54以及第二延遲單元55的輸出端，且其輸出端耦接至第一 D 觸發(fā)器51以及第二D觸發(fā)器52。多工器53根據(jù)控制信號(hào)S1傳送來自第一 延遲單元54或是第二延遲單元55的輸出數(shù)據(jù)。在一實(shí)施例中，當(dāng)參考時(shí)鐘 信號(hào)Ref與反饋時(shí)鐘信號(hào)Clk同步，且電荷泵電流被校正過，開關(guān)延遲相位 頻率檢測(cè)器41選擇第一延遲單元，當(dāng)參考時(shí)鐘信號(hào)Ref與反饋時(shí)鐘信號(hào)Clk 不同步，且電荷泵電流未被校正過，開關(guān)延遲相位頻率檢測(cè)器41選擇第二延 遲單元。電荷泵電路44包含第一電流源57，第一開關(guān)SW1，第二開關(guān)SW2，以 及第二電流源58。具體的連接方式請(qǐng)參考圖5，為了簡(jiǎn)明在此不再贅述。理 想狀態(tài)下，信號(hào)UP以及DN同時(shí)打開或關(guān)閉開關(guān)SW1以及SW2，然而，如 果第一電流源57以及第二電流源58產(chǎn)生的電流不匹配，例如之前所述，高 電平脈沖寬度需要滿足式(l)。請(qǐng)參考圖6，圖6為圖5中的開關(guān)延遲相位頻率檢測(cè)器41以及電荷泵電路44的時(shí)序圖。在圖6中，假設(shè)下降電流Idn為上升電流Iup的80n/c)，且信號(hào)UP以及DN的高電平脈沖寬度分別為Ins以及1.25ns。在圖6中，可以看出 信號(hào)DN的上升緣領(lǐng)先于信號(hào)UP，這樣會(huì)在時(shí)間周期T!產(chǎn)生固定誤差。理想狀況下，結(jié)點(diǎn)N處的電壓Ve應(yīng)該為常數(shù)。然而，在以上描述的情況下， 電壓Ve會(huì)偏移，偏移電壓Vr會(huì)導(dǎo)致VCO 48的輸出信號(hào)的時(shí)鐘頻率偏移。這樣會(huì)破壞PLL設(shè)備的能效。盡管可以調(diào)整信號(hào)UP以及DN的高電平脈沖寬度以滿足式(l)，但是還 是會(huì)導(dǎo)致固定相位誤差。因此，較好的校正電流不匹配的方法是直接校正電 荷泵電路44中的電流。除此之外，還可以利用BBPD以檢測(cè)固定相位誤差。 當(dāng)BBPD檢測(cè)到固定相位誤差時(shí)，表示在電荷泵電路44中發(fā)生了電流不匹 配。傳統(tǒng)相位頻率檢測(cè)器中只有一個(gè)延遲單元。以圖6為例，固定相位誤差 只有0.25ns。由于相位誤差比傳統(tǒng)BBPD最小可檢測(cè)的時(shí)間誤差A(yù)tmi。要大， 因此校正方法還是不夠好。對(duì)于傳統(tǒng)BBPD而言，利用標(biāo)準(zhǔn)0.18]am金屬氧 化物半導(dǎo)體(CMOS)技術(shù)，最小可檢測(cè)的時(shí)間誤差A(yù)tmin為50ps。也就是說， 對(duì)于重設(shè)延遲Td-lns，校正的精確度只有5%。為了提高校正的精確度，如果可以將正常重設(shè)延遲Td乘以20，固定相 位誤差也會(huì)被乘以相同的倍數(shù)，校正的精確度會(huì)增強(qiáng)20倍，精確度增強(qiáng)因子《^可以定義為4 = > (2)々其中，Td一en表示第二延遲單元55產(chǎn)生的延遲，第二延遲時(shí)間Td一en為20nS。然而，第二延遲時(shí)間不會(huì)不確定的增加。對(duì)于PFD而言，最大重設(shè)延遲應(yīng)該 比參考時(shí)鐘信號(hào)的周期Tref的一半要小，以確保PLL系統(tǒng)的運(yùn)作。這樣一來，最大增強(qiáng)因子4—可以由下式確定-々隨=0.5'》 (3)乂rf對(duì)于具有最小可檢測(cè)的時(shí)間誤差A(yù)t^的BBPD而言，校正精確度^'可 以定義為<formula>formula see original document page 12</formula>例如，假設(shè)PLL系統(tǒng)具有10MHz的參考時(shí)鐘，且BBPD具有最小可檢 測(cè)的時(shí)間誤差A(yù)tmin=50ps。根據(jù)式(2)-(4)，最小校正精確度為0.05%。然而，如果開關(guān)延遲相位頻率檢測(cè)器41在相位鎖定期間，繼續(xù)使用具有 更長(zhǎng)延遲時(shí)間的第二延遲單元55，將會(huì)減少PLL設(shè)備的能效。因此，對(duì)于 本發(fā)明，新穎的開關(guān)延遲相位頻率檢測(cè)器41提供兩個(gè)不同的延遲以解決上述 問題。當(dāng)PLL設(shè)備沒有鎖定，電荷泵電路中的電流沒有被校正，控制信號(hào) Sl控制多工器53以選擇具有更長(zhǎng)延遲時(shí)間的第二延遲單元55。當(dāng)PLL設(shè)備 鎖定后，控制信號(hào)S1控制多工器53以選擇具有更短延遲時(shí)間的第一延遲單 元54。圖7為根據(jù)本發(fā)明的鎖定檢測(cè)器的示意圖。鎖定檢測(cè)器主要包含兩部分， 傳統(tǒng)鎖定檢測(cè)器71以及抗尖峰脈沖單元(deglitchmiit)72。傳統(tǒng)鎖定檢測(cè)器71 中，柵極73的輸出信號(hào)會(huì)存在短時(shí)脈沖波形干擾并導(dǎo)致錯(cuò)誤。因此，鎖定檢 測(cè)器根據(jù)本發(fā)明實(shí)施例增加抗尖峰脈沖單元72以消除短時(shí)脈沖波形干擾?？?尖峰脈沖單元72包含柵極64以及兩個(gè)D觸發(fā)器(DFF3以及DFF4)。 DFF3 以及DFF4由將參考時(shí)鐘信號(hào)Ref除以32所得到的時(shí)鐘觸發(fā)。在此實(shí)施例中， 32僅僅是為了舉例之用，并非用以限制本發(fā)明。當(dāng)PLL設(shè)備鎖定后，換句 話說，參考時(shí)鐘信號(hào)Ref與反饋時(shí)鐘信號(hào)Clk同步，柵極73的輸出為高電平。 DFF3的數(shù)據(jù)端接收柵極73的輸出，其中當(dāng)除以32之后的時(shí)鐘信號(hào)為高電 平時(shí)，DFF3的輸出也為高電平。如果柵極73的輸出于除以32之后的時(shí)鐘 信號(hào)的下一上升緣之前變成低電平，DFF3將重置，且控制信號(hào)S2保持為低 電平。另一方面，如果傳統(tǒng)鎖定檢測(cè)器71的輸出保持高電平直到除以32之 后的時(shí)鐘信號(hào)的下一上升緣之前，DFF3以及DFF4均為高電平，且控制信號(hào) S2變成高電平以指示PLL設(shè)備的鎖定狀態(tài)。圖8為根據(jù)本發(fā)明實(shí)施例的BBPD的示意圖。第一 D觸發(fā)器DFF1通過D端接收信號(hào)UP，并通過時(shí)鐘端接收信號(hào)DN。第二D觸發(fā)器DFF2通過D 端接收信號(hào)DN，并通過時(shí)鐘端接收信號(hào)UP。當(dāng)電荷泵電路中產(chǎn)生相位誤差， 異或門81的輸出為邏輯"l"。當(dāng)信號(hào)UP領(lǐng)先于信號(hào)DN，非與門82的輸出 為邏輯"0"，即控制信號(hào)S3位于低電壓電平。當(dāng)信號(hào)DN領(lǐng)先于信號(hào)UP時(shí)， 非與門82的輸出為邏輯"l"，即控制信號(hào)S3位于高電壓電平。理想狀態(tài)下， 只有一個(gè)D觸發(fā)器作為BBPD以決定信號(hào)UP以及信號(hào)DN之間的相位關(guān)系。 然而，所描述的設(shè)計(jì)中，信號(hào)UP以及信號(hào)DN只有有限的取樣偏移以及不 平衡的電容性負(fù)載。在此實(shí)施例中，BBPD檢測(cè)出信號(hào)UP以及信號(hào)DN之 間的相位關(guān)系，并基于檢測(cè)結(jié)果輸出控制信號(hào)S3至SAR控制器46。圖10為根據(jù)本發(fā)明實(shí)施例的具有電流校正電路的電荷泵電路的電路圖。 電荷泵電路包含第一參考電流源101以及第二參考電流源102。第一參考電流源101提供上升電流Iup，且第二參考電流源102提供下降電流Id。wn。在此實(shí)施例中，上升電流Iup固定為200^iA，且下降電流Id。wn在180pA至210pA 的范圍內(nèi)。當(dāng)BBPD43檢測(cè)到電荷泵電路44中的固定相位誤差時(shí)，BBPD 43 輸出控制信號(hào)S3至SAR控制器46，且第二參考電流源102中的bitOb至bit3b 被設(shè)置為邏輯'T，。 SAR控制器46基于信號(hào)UP以及DN的比較結(jié)果輸出 bitOb至bit3b的邏輯值。在此實(shí)施例中，上升電流Iup固定為200^iA，為了避 免電流不匹配，第二參考電流源102需要提供下降電流Id。wn200^iA，為了實(shí) 現(xiàn)此關(guān)系，bitOb至bit3b的邏輯值為[1， 0， 1， O]。圖9為根據(jù)本發(fā)明實(shí)施例的SAR控制器的示意圖。當(dāng)鎖定檢測(cè)器42檢 測(cè)到PLL設(shè)備沒有鎖定，鎖定檢測(cè)器42輸出控制信號(hào)S2以使能SAR控制 器。當(dāng)SAR控制器接收到控制信號(hào)S2，即控制信號(hào)S2為邏輯高電平，bitO 至bit3的邏輯值設(shè)定為"O"。當(dāng)SAR控制器接收到來自BBPD43的控制信號(hào) S3時(shí)，第一 SAR單元91被使能且bit3根據(jù)比較結(jié)果，即控制信號(hào)S3,變 成邏輯"1"或邏輯"0"。當(dāng)bit3確定后，第二SAR單元92被使能。由于SAR 單元92至94的操作與SAR單元91相同，故不贅述。當(dāng)SAR控制器完成電流校正程序，D觸發(fā)器95輸出控制信號(hào)S3至開關(guān)延遲相位頻率檢測(cè)器41， 且開關(guān)延遲相位頻率檢測(cè)器41選擇具有更短延遲時(shí)間的第一延遲單元54。 圖ll為根據(jù)本發(fā)明實(shí)施例的SAR單元的示意圖。非門lll接收D觸發(fā)器117的Q端的輸出信號(hào)以及信號(hào)EN。非門112接收D觸發(fā)器117的^端 的輸出信號(hào)以及信號(hào)EN。非與門113接收117的Q端的輸出信號(hào)以及信號(hào) EN。非與門114具有兩個(gè)輸入端，其中一個(gè)作為偏移端另一個(gè)接收非門111 的輸出信號(hào)。如果SAR單元用以輸出最高有效位(MSB)，例如圖9中的bit3， 偏移端連接至高電壓源。如果SAR單元不是用以輸出最高有效位(MSB)，偏 移端連接至前一SAR單元的D端。非與門115具有兩端，其中一端作為比 較(COMP)端以接收控制信號(hào)S3，另一端接收非門112的輸出信號(hào)。非與門 116接收來自非與門113、非與門114以及非與門115的輸出信號(hào)以輸出一信 號(hào)至D觸發(fā)器117的D端。D觸發(fā)器117的CLR端接收控制信號(hào)S2，當(dāng)控制信號(hào)S2變成高電平時(shí)，通過D觸發(fā)器117的^端輸出的輸出信號(hào)設(shè)置為 邏輯"0"。在4位SAR控制器中時(shí)鐘周期是很重要的一個(gè)參數(shù)。如果時(shí)鐘周期太短， 鎖相環(huán)會(huì)不穩(wěn)定且BBPD會(huì)無法提供正確的信息。相反，如果時(shí)鐘周期太長(zhǎng)， 總的校正時(shí)間將顯著增加。所以，必須為校正系統(tǒng)選擇合適的時(shí)鐘周期。由 于電荷泵在校正過程中進(jìn)行轉(zhuǎn)換，鎖相環(huán)需要重新獲取相位。如圖10所示， 下降電流中的最大值電流移步(step)為16MA。在以下的分析中，將獲取合適 的時(shí)鐘周期。假設(shè)鎖相環(huán)在下降電流切換前被鎖定，且系統(tǒng)為線型系統(tǒng)，下降電流的 一突然電流變化J'^可以被建模為相位移步<formula>formula see original document page 14</formula>其中^"—min表示在開始校正過程時(shí)最小值下降電流。分別使；，^"-皿，、^"以及,為200jiA, 180jiA， 16nA, 20ns, and 100ns。根據(jù)式(5)《印 計(jì)算為《'印-0.114rad或是6.50。鎖相環(huán)在頻域中的相位轉(zhuǎn)換函數(shù)H(s)可以表示為<formula>formula see original document page 15</formula><formula>formula see original document page 15</formula>且；，^r。，以及W分別表示電荷泵電流，VCO增益，以及除數(shù)比 (division ratio)。為了簡(jiǎn)化分析，系統(tǒng)被設(shè)計(jì)具有最大相位差數(shù)(margin)在統(tǒng)y三~^ = ~^一的增益頻率中，即 ％ "c。然后相位誤差以及輸入相位之間的相位 誤差轉(zhuǎn)換函數(shù)AW可以表達(dá)為<formula>formula see original document page 15</formula>(7)最后，可獲得相位誤差的移步響應(yīng)《，")《= ^~~鄉(xiāng)2 c2 3 rs、系統(tǒng)的穩(wěn)定程度與Y的值非常相關(guān)，為了獲得較好的控制效果，選擇64° 以及^為4.5的相位差數(shù)。這樣則能保證沒有欠阻尼(under-dampiiig)的情 況發(fā)生。如果">3，式(8)可以進(jìn)一步分解成式(9):<formula>formula see original document page 15</formula> (9)其中<formula>formula see original document page 15</formula>時(shí)ai, a2以及a3為正實(shí)數(shù)。然后可以在時(shí)域中獲得相位誤差的移步響應(yīng)<formula>formula see original document page 16</formula>將鎖相環(huán)的響應(yīng)值代入式(IO)，相位誤差至移步響應(yīng)如圖12所示。請(qǐng)參 考圖10以及式(5)，當(dāng)系統(tǒng)在電荷泵電路中的下降電流變化為2pA時(shí)，最小的相位移步《@>為0.015 rad。請(qǐng)參考圖12，校正周期比4ps長(zhǎng)足以使相位誤差小于《"p-^，以確保校正的精確度。將溫度以及過程變化均考慮進(jìn)來， 參考時(shí)鐘將被128所分割以獲得12.8Ms的校正周期。
權(quán)利要求
1.一種相位鎖定回路設(shè)備，其特征在于，所述的相位鎖定回路設(shè)備包含相位頻率檢測(cè)器，具有第一延遲時(shí)間以及第二延遲時(shí)間，以測(cè)量所述的相位鎖定回路設(shè)備的參考信號(hào)以及時(shí)鐘信號(hào)以輸出上升信號(hào)以及下降信號(hào)；電荷泵電路，接收所述的上升信號(hào)以及所述的下降信號(hào)，并將所述的上升信號(hào)以及所述的下降信號(hào)轉(zhuǎn)換成電流；回路濾波器，接收所述的電流并將所述的電流轉(zhuǎn)換成電壓；以及電壓控制振蕩器，接收所述的電壓并輸出輸出時(shí)鐘信號(hào)；其中當(dāng)所述的參考信號(hào)與所述的時(shí)鐘信號(hào)同步且所述的電荷泵電路的所述的電流已被校正，所述的上升信號(hào)以及所述的下降信號(hào)的高電平脈沖寬度基于所述的第一延遲時(shí)間所決定，以及當(dāng)所述的參考信號(hào)與所述的時(shí)鐘信號(hào)不同步且所述的電荷泵電路的所述的電流未被校正，所述的上升信號(hào)以及所述的下降信號(hào)的高電平脈沖寬度基于所述的第二延遲時(shí)間所決定。
2. 根據(jù)權(quán)利要求1所述的相位鎖定回路設(shè)備，其特征在于，所述的相位 頻率檢測(cè)器包含第一D觸發(fā)器，接收所述的參考信號(hào)以輸出所述的上升信號(hào)； 第二D觸發(fā)器，接收所述的時(shí)鐘信號(hào)以輸出所述的下降信號(hào)； 第一延遲單元，具有所述的第一延遲時(shí)間；以及 第二延遲單元，具有所述的第二延遲時(shí)間。
3. 根據(jù)權(quán)利要求1所述的相位鎖定回路設(shè)備，其特征在于，所述的第二 延遲時(shí)間比所述的第一延遲時(shí)間要長(zhǎng)。
4. 根據(jù)權(quán)利要求1所述的相位鎖定回路設(shè)備，其特征在于，所述的相位 鎖定回路設(shè)備更包含鎖定檢測(cè)器，用以接收所述的參考信號(hào)以及所述的時(shí)鐘 信號(hào)以輸出相位鎖定信號(hào)。
5. 根據(jù)權(quán)利要求1所述的相位鎖定回路設(shè)備，其特征在于，所述的相位鎖定回路設(shè)備更包含具有兩輸入端以及一輸出端的柵極，其中所述的柵極的 兩輸入端分別接收所述的上升信號(hào)以及所述的下降信號(hào)，且所述的柵極的輸 出端耦接至所述的第一延遲單元以及所述的第二延遲單元。
6. 根據(jù)權(quán)利要求5所述的相位鎖定回路設(shè)備，其特征在于，所述的柵極 輸出一重置信號(hào)以根據(jù)第一控制信號(hào)以及第二控制信號(hào)重置所述的第一D觸 發(fā)器以及所述的第二 D觸發(fā)器。
7. 根據(jù)權(quán)利要求1所述的相位鎖定回路設(shè)備，其特征在于，所述的相位 鎖定回路設(shè)備更包含具有兩輸入端以及一輸出端的多工器，其中所述的多工 器的兩輸入端分別耦接至所述的第一延遲單元以及所述的第二延遲單元的輸 出端，所述的多工器的輸出端耦接至所述的第一 D觸發(fā)器以及所述的第二 D 觸發(fā)器。
8. 根據(jù)權(quán)利要求7所述的相位鎖定回路設(shè)備，其特征在于，所述的多工 器輸出重置信號(hào)以根據(jù)來自所述的第一延遲單元或是所述的第二延遲單元的 信號(hào)以重置所述的第一 D觸發(fā)器以及所述的第二 D觸發(fā)器。
9. 根據(jù)權(quán)利要求1所述的相位鎖定回路設(shè)備，其特征在于，所述的電荷 泵電路包含第一電流源耦接至電壓源； 第二電流源耦接至地；第一開關(guān)以及第二開關(guān)串接于所述的第一電流源以及所述的第二電流源 之間。
10. 根據(jù)權(quán)利要求9所述的相位鎖定回路設(shè)備，其特征在于，所述的第 一開關(guān)以及所述的第二開關(guān)分別由所述的上升信號(hào)以及所述的下降信號(hào)控 制。
11. 根據(jù)權(quán)利要求1所述的相位鎖定回路設(shè)備，其特征在于，所述的相 位鎖定回路設(shè)備更包含電流校正單元以校正所述的電流。
12. 根據(jù)權(quán)利要求ll所述的相位鎖定回路設(shè)備，其特征在于，所述的電流校正單元由連續(xù)漸近暫存器型控制器控制。
13. 根據(jù)權(quán)利要求12所述的相位鎖定回路設(shè)備，其特征在于，所述的相位鎖定回路設(shè)備更包含繼電式相位檢測(cè)器，其中所述的繼電式相位檢測(cè)器接 收所述的上升信號(hào)以及所述的下降信號(hào)，并輸出控制信號(hào)至連續(xù)漸近暫存器 型控制器。
14. 根據(jù)權(quán)利要求13所述的相位鎖定回路設(shè)備，其特征在于，所述的連 續(xù)漸近暫存器型控制器由鎖定檢測(cè)器控制。
15. 根據(jù)權(quán)利要求14所述的相位鎖定回路設(shè)備，其特征在于，當(dāng)所述的 連續(xù)漸近暫存器型控制器接收到來自所述的鎖定檢測(cè)器的相位鎖定信號(hào)時(shí)， 所述的連續(xù)漸近暫存器型控制器被使能，以及當(dāng)所述的電荷泵校正程序完成 后，所述的連續(xù)漸近暫存器型控制器被禁能。
16. —種相位頻率檢測(cè)器，其特征在于，所述的相位頻率檢測(cè)器包含 第一D觸發(fā)器，接收參考信號(hào)以輸出上升信號(hào)； 第二D觸發(fā)器，接收時(shí)鐘信號(hào)以輸出下降信號(hào)；第一延遲單元，具有第一延遲時(shí)間；以及第二延遲單元，具有第二延遲時(shí)間，其中當(dāng)所述的參考信號(hào)與所述的時(shí) 鐘信號(hào)同步且電荷泵電路的電流已被校正，所述的上升信號(hào)以及所述的下降 信號(hào)的高電平脈沖寬度基于所述的第一延遲時(shí)間所決定，以及當(dāng)所述的參考 信號(hào)與所述的時(shí)鐘信號(hào)不同步且所述的電荷泵電路的電流未被校正，所述的 上升信號(hào)以及所述的下降信號(hào)的高電平脈沖寬度基于所述的第二延遲時(shí)間所 決定。
17. 根據(jù)權(quán)利要求16所述的相位頻率檢測(cè)器，其特征在于，所述的第二 延遲時(shí)間比所述的第一延遲時(shí)間要長(zhǎng)。
18. 根據(jù)權(quán)利要求17所述的相位頻率檢測(cè)器，其特征在于，所述的相位 頻率檢測(cè)器更包含具有兩輸入端以及輸出端的柵極，其中所述的柵極的兩輸 入端分別接收所述的上升信號(hào)以及所述的下降信號(hào)，且所述的柵極的輸出端耦接至所述的第一延遲單元以及所述的第二延遲單元。
19. 根據(jù)權(quán)利要求18所述的相位頻率檢測(cè)器，其特征在于，所述的柵極 輸出一重置信號(hào)經(jīng)由所述的第一延遲單元、所述的第二延遲單元以及多工器， 以根據(jù)第一控制信號(hào)以及第二控制信號(hào)重置所述的第一D觸發(fā)器以及所述的 第二D觸發(fā)器。
20. 根據(jù)權(quán)利要求16所述的相位頻率檢測(cè)器，其特征在于，所述的相位 頻率檢測(cè)器更包含具有兩輸入端以及輸出端的多工器，其中所述的多工器的 兩輸入端分別耦接至所述的第一延遲單元以及所述的第二延遲單元的輸出 端，所述的多工器的輸出端耦接至所述的第一 D觸發(fā)器以及所述的第二 D觸發(fā)器°
21. 根據(jù)權(quán)利要求20所述的相位頻率檢測(cè)器，其特征在于，所述的多工 器輸出重置信號(hào)以根據(jù)來自所述的第一延遲單元或是所述的第二延遲單元的 信號(hào)以重置所述的第一 D觸發(fā)器以及所述的第二 D觸發(fā)器。
全文摘要
本發(fā)明涉及一種相位鎖定回路設(shè)備以及相位頻率檢測(cè)器，相位頻率檢測(cè)器包含第一D觸發(fā)器，接收參考信號(hào)以輸出上升信號(hào)；第二D觸發(fā)器，接收時(shí)鐘信號(hào)以輸出下降信號(hào)；第一延遲單元，具有第一延遲時(shí)間；以及第二延遲單元，具有第二延遲時(shí)間，其中當(dāng)參考信號(hào)與時(shí)鐘信號(hào)同步且電荷泵電路的電流已被校正，上升信號(hào)以及下降信號(hào)的高電平脈沖寬度基于第一延遲時(shí)間所決定，以及當(dāng)參考信號(hào)與時(shí)鐘信號(hào)不同步且電荷泵電路的電流未被校正，上升信號(hào)以及下降信號(hào)的高電平脈沖寬度基于第二延遲時(shí)間所決定。本發(fā)明為一全數(shù)字的校正方式，且可與原有鎖相系統(tǒng)整合，不需要額外的復(fù)制電路。另外此校正方法的分辨率很高，且不受CMOS中晶體管通道調(diào)制效應(yīng)的影響。
文檔編號(hào)H03L7/089GK101272143SQ20081008440
公開日2008年9月24日 申請(qǐng)日期2008年3月20日 優(yōu)先權(quán)日2007年3月22日
發(fā)明者劉深淵, 梁哲夫, 陳信樺 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司;汪重光