專利名稱：運算放大器與模擬至數(shù)字轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種運算放大器，特別是有關(guān)于一種折疊疊接式(folded cascode)運算放大器以及其操作方法。
背景技術(shù)：
在模擬至數(shù)字轉(zhuǎn)換器(analog to digital converter, ADC)芯片的應(yīng)用上，噪 聲信號的處理為首要的考量。例如，在ADC或數(shù)字至模擬轉(zhuǎn)換器(digital to analog converter, DAC)中，增加信號噪聲比(signal-to-noise ratio, SNR)被視為 重要的設(shè)計考量。 一個影響SNR的重要因素為晶體管的閃爍噪聲(flicker noise)。閃爍噪聲為當許多懸空鍵(danglingbond)出現(xiàn)于晶體管柵極端的氧化 層與硅基底之間的接口時所產(chǎn)生的多余能級(energy levd)。當電荷載子移動 至該接口時， 一些載子會隨機地被吸引并且接著被釋放至該能級以允許漏極 電流產(chǎn)生閃爍噪聲。因此，減少閃爍噪聲為運算放大器的主要設(shè)計考量。
將晶體管的面積增加為降低閃爍噪聲的一個方法。閃爍噪聲的能量與晶 體管柵極端的電壓源有關(guān)。確切的關(guān)系如以下公式所示(Razavi， B, "Design of Analog CMOS Integrated Circuits", pp. 215, McGraw Hill):
<formula>formula see original document page 7</formula>
從以上公式中反比的WL可以看出組件面積必須增加使得噪聲信號(f) 減少。此外，寄生電容也會增加芯片的功率負載。 一般而言，從PMOS晶體 管產(chǎn)生的噪聲會比NMOS晶體管少。

發(fā)明內(nèi)容
本發(fā)明提供一種具有調(diào)變裝置用以將閃爍噪聲自一電流源調(diào)變至較高 頻率的運算放大器。
根據(jù)本發(fā)明的一實施例， 一種運算放大器包括輸入級(input stage)、 負載級(loading stage)、閃爍噪聲源(flicker noise source)與調(diào)變裝置
(modulating device)。輸入級接收一對對應(yīng)于第一頻帶的差動輸入信號。 負載級耦接至輸入級，并且于輸出端點輸出放大過的差動輸出。調(diào)變裝置耦 接至閃爍噪聲源與輸入級，將閃爍噪聲調(diào)變至第二頻帶，其中調(diào)變裝置并非 位于一信號路徑。
根據(jù)本發(fā)明的另一實施例， 一種運算放大器包括輸入級與負載級。輸入 級接收對應(yīng)于第一頻帶的一對差動輸入信號。負載級耦接至上述輸入級，并 且于輸出端點輸出放大過的差動輸出。負載級包括閃爍噪聲源與調(diào)變裝置。 調(diào)變裝置耦接至閃爍噪聲源，將閃爍噪聲調(diào)變至第二頻帶，其中調(diào)變裝置并 非位于信號路徑。
根據(jù)本發(fā)明的另一實施例， 一種模擬至數(shù)字轉(zhuǎn)換器包括三角積分調(diào)變器 與數(shù)字降頻濾波器。三角積分調(diào)變器接收一輸入信號并產(chǎn)生一第一輸出信 號，其中三角積分調(diào)變器包括復(fù)數(shù)運算放大器。 一調(diào)變裝置將來自運算放大 器中至少一閃爍噪聲源的閃爍噪聲從第一頻帶調(diào)變至第二頻帶，并且調(diào)變裝 置并非位于一信號路徑。數(shù)字降頻濾波器，接收第一輸出信號，并且濾除調(diào) 變過的閃爍噪聲以產(chǎn)生第二輸出信號。
本發(fā)明可以有效降低閃爍噪聲。


圖1是根據(jù)本發(fā)明的第一實施例顯示運算放大器的電路圖。 圖2顯示在圖1中的實施例的第一與第二控制時鐘脈沖的時鐘脈沖速 度與時間的關(guān)系圖。
圖3顯示根據(jù)圖1所示的實施例的頻率(Hz)對應(yīng)輸出功率(db)的仿真結(jié)果。
圖4是根據(jù)本發(fā)明的第二實施例顯示運算放大器的電路圖。
圖5是根據(jù)本發(fā)明的第三實施例顯示運算放大器的電路圖。
圖6是根據(jù)本發(fā)明的一實施例顯示使用三角積分調(diào)變技術(shù)的模擬至數(shù)
字轉(zhuǎn)換器示意圖。
主要組件符號說明-
100、 400、 500 運算放大器；
101、 401、 501 輸入級;
102、 402、 502 負載級;
1011、 4011、 4021、 5021 調(diào)變裝置； 301、 302、 303 線;
600 模擬至數(shù)字轉(zhuǎn)換器；
602 三角積分調(diào)變器；
604 數(shù)字降頻濾波器；
606、 608、 611 信號;
610 頻域612、 614 頻帶;
fsample、 f"cLK、 fMOD- 步貞率；
l,、 12、 13、 14、 15、 V、 l2，、 l3，、 l4，、 l5，、 l廣、l2，，、 l3，，、 l4，，、 15，， 電
流源；
N!、 N2、 N3、 N6、 N7、 N8、 N9、 N,，、 N2，、 N3，、 N6，、 N7，、 N8，、 N9，、 N!"、 N2"、 N3"、 N6"、 N7，，、 N8"、 N9" 端點；
N4、 N5、 N4，、 N5，、 N1()，、 Nu，、 N1()"、 N"" 連接點；
M" M2、 M3、 M4、 M5、 M6、 M7、 M8、 M9、 M10、 M!，、 M2,、 M3，、 M4，、 M5，、 M6，、 M7，、 M8，、 M9，、 M10，、 Mi"、 M2，，、 M3，，、 M4，，、 M5"、 M6"、 M7"、 M8"、 M9，，、 Mh)" 晶體管；
S,、 S2、 S3、 S4、 S,，、 S2，、 S3，、 S4， 開關(guān)；
SCK1、 SCKlbar、 VcK 時鐘脈沖；
tl、 t2、 t3、 t4、 t5、 t6 時間；
Vdd、 Vgnd、 Vi+、 Vi-、 Vout+、 Vout- 電壓。
具體實施例方式
在以下敘述以及權(quán)利要求中所使用的一些術(shù)語關(guān)聯(lián)至一些特定的組件。 熟習(xí)此技藝者都可理解電子裝置制造者可使用不同的名稱對應(yīng)至同一個組 件。本申請文件并不會企圖將相同功能但不同名稱的組件作區(qū)別。在以下的 描述以及申請專利范圍中，使用的術(shù)語"具有"以及"包含"為開放式的描 述，因此以上術(shù)語應(yīng)解釋為"具有，但不限于..."。此外，"耦接"表示直 接或間接的電性連接。因此，若一個裝置耦接于另一裝置，其中的連接可為 直接電性連接，或透過其它裝置與連接裝置間接電性連接。
為使本發(fā)明的制造、操作方法、目標和優(yōu)點能更明顯易懂，下文特舉幾
個較佳實施例，并配合附圖，作詳細說明如下 實施例
請參考至圖1。圖1是根據(jù)本發(fā)明的第一實施例顯示一運算放大器100
的電路圖。運算放大器100包括輸入級101與負載級102。輸入級101包括 第一晶體管Mi與第二晶體管M2。第一晶體管N^與第二晶體管M2形成一 差動對并且于端點Nt耦接在一起，而第一電流源I,更耦接至端點Ni。第一 晶體管M,的柵極與第二晶體管M2的柵極用以接收對應(yīng)于第一頻帶L的一 對差動輸入信號Vi+與Vi-。此外，調(diào)變裝置1011耦接至第一晶體管M！的 漏極端點N2以及第二晶體管M2的漏極端點N3，第一連接點N4耦接至第二 電流源12(例如N型晶體管M7)，第二連接點N5耦接至第三電流源13(例如N 型晶體管Ms)。負載級102耦接至第一晶體管M,的漏極端點N2與第二晶體 管M2的漏極端點N3，用以放大在第一晶體管Iv^的漏極端點N2與第二晶體 管M2的漏極端點N3的輸出信號并且于第一輸出端點N6與第二輸出端點N7 產(chǎn)生一對差動輸出信號Vout+與Vout-。值得注意的是，為了更清楚地描述
本發(fā)明的精神，負載級102可使用疊接結(jié)構(gòu)，因此使本發(fā)明成為折疊疊接式 (folded cascode)運算放大器。然而，這并非用以限定本發(fā)明的范圍。在圖3 中顯示的實施例，負載級102包括第三晶體管M3、第四晶體管M4、第五晶 體管Ms與第六晶體管M6。第三晶體管M3與第四晶體管M4的源極端分別 耦接至端點K與N3，并且第五晶體管Ms與第六晶體管M6疊接第三晶體管 M3與第四晶體管M4于端點N6與N7。
此外，調(diào)變裝置1011包括第一開關(guān)S,、第二開關(guān)S2、第三開關(guān)S3與第
四開關(guān)S4。第一開關(guān)Si耦接于第一連接點N4與端點N2之間，第二開關(guān)S2 耦接于第二連接點Ns與端點N3之間，第三開關(guān)S3耦接于第一連接點N4與 端點N3之間，以及第四開關(guān)S4耦接于第二連接點Ns與端點N2之間，其中
第一開關(guān)S,與第二開關(guān)S2由第一控制時鐘脈沖SCK1控制，并且第三開關(guān)S3
與第四開關(guān)S4由第二控制時鐘脈沖Sddbar控制，其中SCKlbar為SCK1的反相 信號。
圖1所示的實施例更包括第四電流源14(例如P型晶體管M9)耦接至第五 晶體管M5的源極端點N8，以及第五電流源15(例如P型晶體管Mk))稱接至 第六晶體管M6的源極端點N9。
根據(jù)本發(fā)明的一實施例所示的運算放大器100的應(yīng)用的一可作為三角積 分模擬至數(shù)字轉(zhuǎn)換器(Delta-Sigma analog to digital converter, Delta-Sigma ADC)的運算放大器，但值得注意的是這并非用以限定本發(fā)明的范圍。因此， 當運算放大器IOO運作于三角積分模擬至數(shù)字轉(zhuǎn)換器中時，必須將內(nèi)部時鐘
脈沖VcK伴隨與差動輸入信號對Vi+與Vi-使用。再者，內(nèi)部時鐘脈沖VcK 的頻率可設(shè)計為三角積分模擬至數(shù)字轉(zhuǎn)換器的取樣頻率fMmp,e的128倍，并
且第一控制時鐘脈沖Soa.與第二控制時鐘脈沖Soa^.的頻率可設(shè)計為三角 積分模擬至數(shù)字轉(zhuǎn)換器的取樣頻率8倍。值得注意的是第一與第二控制時鐘
脈沖Sckl與Scxn^的決定為先前技術(shù)，為簡單起見在此省略其它進一步的相
關(guān)描述。請參考圖2，圖2顯示在圖1中的實施例的第一與第二控制時鐘脈
沖ScK,.與Soabar的時鐘脈沖速度與時間.的關(guān)系圖。此外，由于由N型晶體 管產(chǎn)生的閃爍噪聲通常會高于P型晶體管，因此本發(fā)明實施例的調(diào)變裝置 1011大體配置以阻隔由N型晶體管M7與M8所產(chǎn)生的閃爍噪聲。另一方面，
由于端點N2與N3為運算放大器100的低阻抗端點，并且調(diào)變裝置1011并 非配置于運算放大器100的信號路徑，因此將調(diào)變裝置1011增加于端點N2、 N3與N4、 Ns之間并不會影響差動輸入信號對Vi+與Vi-被放大。信號路徑為
自信號輸入端傳送所需信號至信號輸出端的路徑。
在圖2中，第一控制時鐘脈沖SCK1在時間t2會導(dǎo)通第一開關(guān)S,與第二 開關(guān)S2以分別連接第一連接點N4與端點N2，以及連接第二連接點Ns與端 點N3。根據(jù)本發(fā)明的一實施例，在時間tl與t3之間的時間t2，內(nèi)部時鐘脈 沖VcK為高位準。同時，第二控制時鐘脈沖Scxn^于時間tl不會導(dǎo)通第三 開關(guān)S3與第四開關(guān)S4。在經(jīng)過8個內(nèi)部時鐘脈沖VcK的循環(huán)之后，第一控 制時鐘脈沖SCK1在時間t5不會導(dǎo)通第一開關(guān)Si與第二開關(guān)S2，而第二控制 時鐘脈沖ScKH^會導(dǎo)通第三開關(guān)S3與第四開關(guān)34.以分別連接第一連接點N4 與端點N3，以及連接第二連接點Ns與端點N2。同樣地，在時間t4與t6之 間的時間t5，內(nèi)部時鐘脈沖VcK為高位準。接著，調(diào)變裝置1011會重復(fù)切 換于第一連接點N4與端點N2，以及第二連接點Ns與端點N3之間。因此， 由N型晶體管M7與M8產(chǎn)生的閃爍噪聲可在第一輸出端點N6與第二輸出端 點N7被調(diào)變成第一控制時鐘脈沖SCK1與第二控制時鐘脈沖Scku^的頻率的 奇諧波(odd harmonic)。再者，由于調(diào)變裝置1011并非配置于運算放大器100 的信號路徑，因此不需要做下降調(diào)變(downmodulation)。于是本發(fā)明的實施 例僅需一個調(diào)變裝置即可足夠。
請參考圖3,圖3顯示根據(jù)圖1所示的實施例的頻率(Hz)對應(yīng)輸出功率 (db)的仿真結(jié)果。此仿真結(jié)果是由于差動輸入信號對Vi+與Vi-之間增加20 毫伏(mv)電壓偏移而獲得。當不于運算放大器100中使用調(diào)變裝置1011時， 在低頻的噪聲會大幅度地于放大器輸出端增加，如圖3中所示的虛線301。
然而，若于運算放大器100中使用調(diào)變裝置1011，低頻噪聲可在放大器的輸 出端被去除，如線302所示。線303代表在所需頻率，約為lOKHz，所對應(yīng) 的輸出信號功率。因此，根據(jù)本發(fā)明的一實施例，僅使用一個調(diào)變裝置即可 使運算放大器達到極佳的噪聲表現(xiàn)。
請參考至圖4，圖4是根據(jù)本發(fā)明的第二實施例顯示運算放大器400的 電路圖。運算放大器400包括輸入級401與負載級402。輸入級401包括第 一晶體管M,'與第二晶體管M2'。第一晶體管M,'與第二晶體管M2'形成一差
動對并且于端點w耦接在一起，而第一電流源ir更耦接至端點N,'。第一
晶體管M,'的柵極與第二晶體管M2'的柵極用以接收對應(yīng)于第一頻帶fW的一 對差動輸入信號Vi+與Vi-。此外，第一調(diào)變裝置4011耦接至第一晶體管 M,'的漏極端點N2'以及第二晶體管M2'的漏極端點N3'，第一連接點N4'耦接 至第二電流源12，(例如N型晶體管M7，)，第二連接點Ns'耦接至第三電流源 13'(例如N型晶體管M8')。負載級402耦接至第一晶體管Mr的漏極端點N2' 與第二晶體管M2'的漏極端點N3'，用以放大在第一晶體管M,'的漏極端點 N2，與第二晶體管M2'的漏極端點N3'的輸出信號并且于第一輸出端點N礦與 第二輸出端點N7'分別產(chǎn)生一對差動輸出信號Vout+與Vout-。值得注意的是， 為了更清楚地描述本發(fā)明的精神，負載級402可使用疊接結(jié)構(gòu)，因此使本發(fā) 明成為折疊疊接式運算放大器。然而，這并非用以限定本發(fā)明的范圍。在圖 4中顯示的實施例，負載級402包括第三晶體管M3，、第四晶體管M4'、第 五晶體管Ms，、第六晶體管M6，以及第二調(diào)變裝置4021。第三晶體管M3，與 第四晶體管M4'的源極端分別耦接至端點N 與N3'，并且第五晶體管Ms'與 第六晶體管M6，疊接第三晶體管M3，與第四晶體管M4，于端點N 與N7，。
此外，具有開關(guān)S厶S2'、 S3'、 S4'的第二調(diào)變裝置4021耦接至第五晶 體管Ms，的源極端點N-8，以及第六晶體管M6，的源極端點N-9'，第三連接點 NK)'耦接至第四電流源V(例如P型晶體管M9')，以及第四連接點Nu'耦接 至第五電流源V(例如P型晶體管M1Q')。值得注意的是第一調(diào)變裝置4011
與第二調(diào)變裝置4021的操作與結(jié)構(gòu)與圖1中的調(diào)變裝置1011大體相同，因 此在此省略調(diào)變裝置4011與4021的詳細操作描述。任何熟習(xí)此技藝者都可 在閱讀完圖1所揭露的內(nèi)容后輕易地理解第二調(diào)變裝置4021是用以將由P 型晶體管M9'與Mu)'產(chǎn)生的閃爍噪聲調(diào)變成第二調(diào)變裝置4021的控制時鐘 脈沖的頻率的奇諧波。此外，值得注意的是第一調(diào)變裝置4011的控制時鐘 脈沖并不需要等于第二調(diào)變裝置4021的控制時鐘脈沖。換言之，第一調(diào)變 裝置4011的控制時鐘脈沖的頻率可與第二調(diào)變裝置4021的控制時鐘脈沖的 頻率不同。
請參考至圖5，圖5是根據(jù)本發(fā)明的第三實施例顯示運算放大器500的 電路圖。運算放大器500包括輸入級501與負載級502。輸入級501包括第 一晶體管M廣與第二晶體管M2"。第一晶體管Mr'與第二晶體管M2"形成 一差動對并且于端點N廣耦接在一起，而第一電流源I廣更耦接至端點N廣。 第一晶體管M廣的柵極與第二晶體管M2"的柵極用以接收對應(yīng)于第一頻帶 fin-的一對差動輸入信號Vi+與Vi-。此外，第一晶體管M廣的漏極端點N2" 耦接至第二電流源i2"，以及第二晶體管M2"的漏極端點N3"耦接至第三電 流源13"。負載級502耦接至第一晶體管M廣的漏極端點N2"與第二晶體管 M2"的漏極端點N3"，用以放大在第一晶體管M廣的漏極端點N2"與第二晶
體管M2"的漏極端點N3"的輸出信號并且于第一輸出端點N6"與第二輸出端
點N/，分別產(chǎn)生一對差動輸出信號Vout+與Vout-。在此實施例中，負載級 502可使用疊接結(jié)構(gòu)，因此使本發(fā)明成為折疊疊接式運算放大器。然而，這 并非用以限定本發(fā)明的范圍。在圖5中顯示的實施例，負載級502包括第三
晶體管M3"、第四晶體管M4"、第五晶體管M5"、第六晶體管M6"以及調(diào)
變裝置5021。第三晶體管M3"與第四晶體管M4"的源極端分別耦接至端點 N2"與N3"，并且第五晶體管Ms"與第六晶體管M6"疊接第三晶體管M3" 與第四晶體管M4"于端點N,與N/'。
此外，具有開關(guān)S,、 S2、 S3、 S4的調(diào)變裝置5021耦接至第五晶體管M5"
的源極端點N-8"以及第六晶體管M6"的源極端點NV'，第一連接點N10" 耦接至第四電流源14"(例如P型晶體管M9")，以及第二連接點Nu"耦接至 第五電流源15"(例如P型晶體管Mn)")。值得注意的是調(diào)變裝置5021的操作 與結(jié)構(gòu)與圖1中的調(diào)變裝置1011大體相同，因此在此省略調(diào)變裝置5021的 詳細操作描述。任何熟習(xí)此技藝者都可在閱讀完圖1所揭露的內(nèi)容后輕易地 理解調(diào)變裝置5021是用以將由P型晶體管M,與Mio"產(chǎn)生的閃爍噪聲調(diào)變 成調(diào)變裝置5021的控制時鐘脈沖的頻率的奇諧波。
以上介紹的運算放大器可用于一使用三角積分調(diào)變(sigma-delta modulation)技術(shù)的模擬至數(shù)字轉(zhuǎn)換器(ADC)中。圖6是根據(jù)本發(fā)明的一實施 例顯示使用三角積分調(diào)變技術(shù)的模擬至數(shù)字轉(zhuǎn)換器示意圖。模擬至數(shù)字轉(zhuǎn)換 器600包括三角積分調(diào)變器602以及數(shù)字降頻濾波器(digital decimation filter)604。三角積分調(diào)變器602可包括復(fù)數(shù)具有閃爍噪聲源，例如電流源， 運算放大器。以上所介紹的運算放大器實施例都可實施于三角積分調(diào)變器 602中用以將閃爍噪聲調(diào)變至較高的頻帶。
例如，如圖6所示，輸入信號606輸入至三角積分調(diào)變器602，并且經(jīng) 由三角積分調(diào)變器602處理以產(chǎn)生第一輸出信號608。三角積分調(diào)變器602 中的運算放大器的閃爍噪聲可由調(diào)變裝置(例如圖1中的1011)調(diào)變至較高的 頻帶(例如圖6中的較高頻帶614)。頻域圖610是用以說明第一輸出信號608 的頻率成分。在頻域圖610中，閃爍噪聲自較低的頻帶612被調(diào)變至較高的 頻帶614。因此，量化噪聲與調(diào)變過的閃爍噪聲都會落在頻帶614，而所需 的信號會留在較低的頻帶612。
在此實施例中，有兩個時鐘脈沖輸入，其中一個頻率為fcuc，而另一個 頻率為fM0D。 fox會大于三角積分調(diào)變器602的取樣頻率，其可為256fs、 128fs、 64fs或根據(jù)設(shè)計者的選擇可為其它數(shù)值，其中fs為模擬至數(shù)字轉(zhuǎn)換
器的取樣頻率。fMOD為用以調(diào)變閃爍噪聲的調(diào)變裝置的頻率。
作為一低通濾波器的數(shù)字降頻濾波器604可濾除高頻帶614的信號并保
留低頻帶612中所需的信號通過。因此，由數(shù)字降頻濾波器604輸出的第二 輸出信號611可僅為所需的信號。
去除閃爍噪聲對于音頻信號處理更為重要，因為音頻信號通常會分布在 低頻帶(通常為20Hz至20kHz)。將這些實施例應(yīng)用于音頻信號處理可達到好 的效能。
調(diào)變裝置1011的控制時鐘脈沖的頻率可與調(diào)變裝置5021的控制時鐘脈 沖的頻率不同。熟習(xí)此技藝者都可根據(jù)以上實施例了解本發(fā)明所提供的降低 噪聲方法的各步驟，因此為簡單起見在此省略其相關(guān)的描述。
本發(fā)明雖以較佳實施例揭露如上，然其并非用以限定本發(fā)明的范圍，任 何熟習(xí)此項技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可做些許的更動與 潤飾，因此本發(fā)明的保護范圍當以權(quán)利要求所界定者為準。
權(quán)利要求
1.一種運算放大器，其中所述運算放大器包括一輸入級，接收一對對應(yīng)于一第一頻帶的差動輸入信號；一負載級，耦接至所述輸入級，并且于復(fù)數(shù)輸出端點輸出一放大過的差動輸出；一閃爍噪聲源；以及一第一調(diào)變裝置，耦接至所述閃爍噪聲源，并且耦接至所述輸入級，將所述閃爍噪聲源產(chǎn)生的復(fù)數(shù)閃爍噪聲調(diào)變至一第二頻帶，其中所述第一調(diào)變裝置并非位于一信號路徑。
2. 如權(quán)利要求1所述的運算放大器，其中所述閃爍噪聲源為一電流源。
3. 如權(quán)利要求1所述的運算放大器，其中所述輸入級還包括 一第一晶體管；以及一第二晶體管，具有一源極端點耦接至所述第一晶體管的一源極端點以 及一第一電壓供應(yīng)源，其中所述第一晶體管的一柵極與所述第二晶體管的一 柵極用以接收對應(yīng)于所述第一頻帶的所述差動輸入信號；其中所述輸出端點包括一第一輸出端點與一第二輸出端點，并且所述第 一調(diào)變裝置耦接至所述第一晶體管的一漏極端點、所述第二晶體管的一漏極 端點、耦接至一第二電壓供應(yīng)源的一第一連接點，以及耦接至所述第二電壓 供應(yīng)源的一第二連接點；其中所述放大過的差動輸出為一對差動輸出信號，所述負載級耦接所述 第一晶體管的所述漏極端點、所述第二晶體管的所述漏極端點以及所述第一 電壓供應(yīng)源，用以放大在所述第一晶體管的所述漏極端點與所述第二晶體管 的所述漏極端點的輸出，并且于所述第一輸出端點與所述第二輸出端點產(chǎn)生 所述差動輸出信號；并且其中所述第一調(diào)變裝置切換于將所述第一晶體管的所述漏極端點耦接 所述第一連接點，與將所述第二晶體管的所述漏極端點耦接所述第二連接 點，以及將所述第一晶體管的所述漏極端點耦接所述第二連接點，與將所述 第二晶體管的所述漏極端點耦接所述第一連接點之間，用以將對應(yīng)于所述第 一頻帶的閃爍噪聲調(diào)變至所述第二頻帶。
4. 如權(quán)利要求3所述的運算放大器，其中所述第一調(diào)變裝置包括 一第一開關(guān)，耦接于所述第一連接點與所述第一晶體管的所述漏極端點之間；一第二開關(guān)，耦接于所述第二連接點與所述第二晶體管的所述漏極端點 之間；一第三開關(guān)，耦接于所述第一連接點與所述第二晶體管的所述漏極端點 之間；以及一第四開關(guān)，耦接于所述第二連接點與所述第一晶體管的所述漏極端點 之間，其中所述第一開關(guān)與所述第二開關(guān)由一第一控制信號控制，并且所述 第三開關(guān)與所述第四開關(guān)由所述第一控制信號的一反相信號控制。
5. 如權(quán)利要求4所述的運算放大器，其中所述運算放大器還包括 一第二調(diào)變裝置，耦接于耦接至所述第一電壓供應(yīng)源的一第三連接點、耦接至所述第一電壓供應(yīng)源的一第四連接點、所述第一輸出端點以及所述第 二輸出端點之間，用以切換于將所述第三連接點耦接第一輸出端點，與將所 述第四連接點耦接所述第二輸出端點，以及將所述第四連接點耦接所述第一 輸出端點，與將所述第三連接點耦接所述第二輸出端點之間，用以將對應(yīng)于 所述第一頻帶的閃爍噪聲調(diào)變至所述第二頻帶。
6. 如權(quán)利要求5所述的運算放大器，其中所述第二調(diào)變裝置包括 一第五開關(guān)，耦接于所述第三連接點與所述第一輸出端點之間； 一第六開關(guān)，耦接于所述第四連接點與所述第二輸出端點之間； 一第七開關(guān)，耦接于所述第四連接點與所述第一輸出端點之間；以及 一第八開關(guān)，耦接于所述第三連接點與所述第二輸出端點之間；其中所 述第五開關(guān)與所述第六開關(guān)由一第二控制信號控制，并且所述第七開關(guān)與所 述第八開關(guān)由所述第二控制信號的一反相信號控制。
7. 如權(quán)利要求3所述的運算放大器，其中所述運算放大器還包括 一第二調(diào)變裝置，耦接于耦接至所述第一電壓供應(yīng)源的一第三連接點、耦接至所述第一電壓供應(yīng)源的一第四連接點、所述第一輸出端點以及所述第 二輸出端點之間，用以切換于將所述第三連接點耦接第一輸出端點，與將所 述第四連接點耦接所述第二輸出端點，以及將所述第四連接點耦接所述第一 輸出端點，與將所述第三連接點耦接所述第二輸出端點之間，用以將對應(yīng)于 所述第一頻帶的閃爍噪聲調(diào)變至所述第二頻帶。
8. 如權(quán)利要求7所述的運算放大器，其中所述第二調(diào)變裝置包括-一第五開關(guān)，耦接于所述第三連接點與所述第一輸出端點之間； 一第六開關(guān)，耦接于所述第四連接點與所述第二輸出端點之間； 一第七開關(guān)，耦接于所述第四連接點與所述第一輸出端點之間；以及 一第八開關(guān)，耦接于所述第三連接點與所述第二輸出端點之間；其中所述第五開關(guān)與所述第六開關(guān)由一第一控制信號控制，并且所述第七開關(guān)與所 述第八開關(guān)由所述第一控制信號的一反相信號控制。
9. 一種運算放大器，其中所述運算放大器包括-一輸入級，接收一對對應(yīng)于一第一頻帶的差動輸入信號；一負載級，耦接至所述輸入級，并且于復(fù)數(shù)輸出端點輸出一放大過的差 動輸出，所述負載級包括 一閃爍噪聲源；以及一第一調(diào)變裝置，耦接至所述閃爍噪聲源，將所述閃爍噪聲源產(chǎn)生的復(fù) 數(shù)閃爍噪聲調(diào)變至一第二頻帶，其中所述第一調(diào)變裝置并非位于一信號路 徑。
10. 如權(quán)利要求9所述的運算放大器，其中所述閃爍噪聲源為一電流源。
11. 如權(quán)利要求9所述的運算放大器，其中所述輸入級還包括一第一晶體管；以及一第二晶體管，具有一源極端點耦接至所述第一晶體管的一源極端點以 及一第一電壓供應(yīng)源，其中所述第一晶體管的一柵極與所述第二晶體管的一柵極用以接收對應(yīng)于所述第一頻帶的所述差動輸入信號；其中所述放大過的差動輸出為一對差動輸出信號，所述輸出端點包括一 第一輸出端點與一第二輸出端點，所述負載級耦接所述第一晶體管的一漏極 端點、所述第二晶體管的一漏極端點以及所述第一電壓供應(yīng)源，用以放大在 所述第一晶體管的所述漏極端點與所述第二晶體管的所述漏極端點的輸出，并且于所述第一輸出端點與所述第二輸出端點產(chǎn)生所述差動輸出信號；以及 其中所述第一調(diào)變裝置耦接于耦接至所述第一電壓供應(yīng)源的一第一連 接點、耦接至所述第一電壓供應(yīng)源的一第二連接點、所述第一輸出端點與所 述第二輸出端點之間，用以切換于將所述第一連接點耦接所述第一輸出端 點，與將所述第二連接點耦接所述第二輸出端點，以及將所述第二連接點耦 接所述第一輸出端點，與將所述第一連接點耦接所述第二輸出端點之間，用 以將對應(yīng)于所述第一頻帶的閃爍噪聲調(diào)變至所述第二頻帶。
12. 如權(quán)利要求9所述的運算放大器，其中所述第一調(diào)變裝置包括 一第一開關(guān)，耦接于所述第一連接點與所述第一輸出端點之間； 一第二開關(guān)，耦接于所述第二連接點與所述第二輸出端點之間； 一第三開關(guān)，耦接于所述第二連接點與所述第一輸出端點之間；以及 一第四開關(guān)，耦接于所述第一連接點與所述第二輸出端點之間，其中所述第一開關(guān)與所述第二開關(guān)由一控制信號控制，并且所述第三開關(guān)與所述第 四開關(guān)由所述控制信號的一反相信號控制。
13. —種模擬至數(shù)字轉(zhuǎn)換器，其中所述模擬至數(shù)字轉(zhuǎn)換器包括 一三角積分調(diào)變器，接收一輸入信號并產(chǎn)生一第一輸出信號，其中所述三角積分調(diào)變器包括復(fù)數(shù)運算放大器， 一調(diào)變裝置將來自所述運算放大器中 至少一閃爍噪聲源的復(fù)數(shù)閃爍噪聲從一第一頻帶調(diào)變至一第二頻帶，并且所 述調(diào)變裝置并非位于一信號路徑；以及一數(shù)字降頻濾波器，接收所述第一輸出信號，并且濾除所述調(diào)變過的閃 爍噪聲，以產(chǎn)生一第二輸出信號。
14.如權(quán)利要求13所述的模擬至數(shù)字轉(zhuǎn)換器，其中所述閃爍噪聲源為一 電流源。
全文摘要
一種運算放大器與模擬至數(shù)字轉(zhuǎn)換器，該運算放大器包括輸入級與負載級。輸入級接收對應(yīng)于第一頻帶的一對差動輸入信號。負載級耦接至上述輸入級，并且于輸出端點輸出放大過的差動輸出。負載級包括閃爍噪聲源與調(diào)變裝置。調(diào)變裝置耦接至閃爍噪聲源，將閃爍噪聲調(diào)變至第二頻帶，其中調(diào)變裝置并非位于信號路徑。本發(fā)明可以有效降低閃爍噪聲。
文檔編號H03F1/26GK101110577SQ20071013616
公開日2008年1月23日 申請日期2007年7月19日 優(yōu)先權(quán)日2006年7月19日
發(fā)明者黃勝瑞 申請人:聯(lián)發(fā)科技股份有限公司