專利名稱：放大器以及使用放大器的驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于驅(qū)動如液晶顯示器等電容負(fù)載的放大器以及使用該放大器的驅(qū)動電路。
背景技術(shù)：
目前，對于高度視頻和信息化社會的進(jìn)展以及多媒體系統(tǒng)的廣泛普及來說，如液晶顯示器等的平板顯示器已被認(rèn)為是越來越重要。由于這些液晶顯示器具有諸如低功耗、結(jié)構(gòu)輕薄等優(yōu)點，因此它們被廣泛地用作便攜式終端裝置等的顯示器。
液晶顯示器具有用于顯示圖像的液晶面板、和用于驅(qū)動該液晶面板的驅(qū)動電路。有源矩陣型液晶面板具有元件基板、對向基板和在這些基板之間保持的液晶。在元件基板上分別形成水平的掃描線和垂直的數(shù)據(jù)線。以類似矩陣的形式，在這些掃描和數(shù)據(jù)線之間形成多個像素電極。在這些掃描和數(shù)據(jù)線的每個節(jié)點附近提供如TFT(薄膜晶體管)等有源元件。分別地，每個TFT柵極連接到掃描線，每個源極連接到數(shù)據(jù)線，且每個漏極連接到像素電極。
在對向基板上形成了面向像素電極的共用電極。作為電容負(fù)載的液晶電容的一端連接到像素電極。液晶電極的另一端連接到在對向基板上形成的、面向像素電極的共用電極。因此，液晶電容等效地連接到TFT漏極。
分別地，掃描線驅(qū)動電路連接到掃描線，數(shù)據(jù)線驅(qū)動電路連接到數(shù)據(jù)線。掃描線驅(qū)動電路從上到下順序地對掃描線進(jìn)行掃描，以使得數(shù)據(jù)線驅(qū)動電路能夠經(jīng)由TFT，將電壓施加給每個像素電極。共用電極驅(qū)動電路將適當(dāng)?shù)碾妷菏┘咏o每個共用電極。這是為什么對液晶施加與像素電極和共用電極之間的電位差相當(dāng)?shù)碾妷旱脑?。液晶顯示器改變這種施加到液晶的電壓，以改變液晶的排序，并改變光透射率，由此進(jìn)行灰度級顯示。
對于已知的液晶顯示器，從數(shù)據(jù)線經(jīng)由TFT施加到每個像素電極的電壓(以下，將其稱作像素電壓)的極性在每個預(yù)定周期反轉(zhuǎn)。通過對這種施加到液晶的電壓的極性進(jìn)行反轉(zhuǎn)來進(jìn)行AC驅(qū)動，抑制了由DC驅(qū)動引起的液晶特性的惡化。作為AC驅(qū)動的方法，例如，有一種眾所周知的點反轉(zhuǎn)驅(qū)動方法，其相對于每個像素來反轉(zhuǎn)像素電壓的極性。
一般來講，與電壓跟隨器連接的運算放大器被用作輸出電路，該輸出電路是作為用于液晶顯示器的驅(qū)動電路來使用的。運算放大器的頻率特性根據(jù)驅(qū)動負(fù)載條件的變化而變化。如果在用于驅(qū)動電路的運算放大器中的負(fù)載頻率特性發(fā)生改變，則運算放大器開始振蕩，從而導(dǎo)致液晶面板的顯示中發(fā)生問題。
有一些公知的用于改善運算放大器頻率特性的方法，這些方法中的一種是相位補償(以下，將其稱作鏡像補償)，該方法通過使用鏡像電容來實現(xiàn)(例如，特開日本申請No.2005-124120 A)。圖9示出了在JP 2005-124120 A中描述的常規(guī)驅(qū)動電路10的結(jié)構(gòu)。如圖9中所示，常規(guī)驅(qū)動電路100具有N接收差動放大器101、P接收差動放大器102和AB級放大電路103。在JP 2005-124120 A中描述的液晶顯示器的驅(qū)動電路使用AB級放大器103來進(jìn)行鏡像補償，從而能夠進(jìn)行舷到舷(Rail-to-Rail)的輸入/輸出。
AB級放大電路13具有在輸出端子和電源端子之間連接的P溝道MOS晶體管104，和在輸出端子和接地端子之間連接的N接收溝道輸出MOS晶體管105。P溝道MOS晶體管104的柵極連接到N接收差動放大器101的輸出線。N溝道MOS晶體管105的柵極連接到P接收差動放大器105的輸出線。在AB級輸出電路103中，在一對P溝道MOS晶體管104中的每一個的柵極與輸出端子Vout之間、以及在一對N溝道輸出MOS晶體管105中每一個的柵極和輸出端子Vout之間，分別連接了用于相位補償?shù)囊粚︾R像電容106和107。
這一對鏡像電容106和107對于改善差動型AB放大器1的頻率特性來講，是有效的。這種情況下，假設(shè)為相位補償電容的鏡像電容越大，則頻率特性改善得就越多。
如果能使用其中具備能夠進(jìn)行舷到舷(Rail-to-Rail)輸入/輸出的用于鏡像補償?shù)倪\算放大器的驅(qū)動電路，通過像上述點反轉(zhuǎn)驅(qū)動方法一樣交替反轉(zhuǎn)電壓極性來進(jìn)行AC驅(qū)動，則在每次極性反轉(zhuǎn)時會出現(xiàn)以下情況，從而增加了通過電流增加。結(jié)果，運算放大器的斜率(Throughrate)被降低。這已經(jīng)是常規(guī)問題。
(1)當(dāng)從正極性輸出向負(fù)極性輸出進(jìn)行反轉(zhuǎn)時如果極性反轉(zhuǎn)信號的極性從正反轉(zhuǎn)成負(fù)，則柵極電壓在P溝道MOS晶體管104和N溝道MOS晶體管105的每一個處增加。結(jié)果，P溝道MOS晶體管104的ON電阻升高，同時N溝道MOS晶體管105的ON電阻下降，然后Vout下降。當(dāng)該Vout的極性被從正極性反轉(zhuǎn)到負(fù)極性的瞬間，Vout使得電壓急速下降，從而電荷到達(dá)鏡像電容106。因此，P溝道MOS晶體管104的柵極電壓下降，而其ON電阻被延遲上升。因此，在這種從正極性到負(fù)極性的極性反轉(zhuǎn)中，P溝道MOS晶體管104和N溝道MOS晶體管105二者的ON電阻在該周期中同時降低，其中大的通過電流(through current)開始流動。
(2)當(dāng)從負(fù)極性輸出向正極性輸出反轉(zhuǎn)時如果極性反轉(zhuǎn)信號的極性是從負(fù)極性向正極性反轉(zhuǎn)時，柵極電壓在P溝道MOS晶體管104和N溝道MOS晶體管105二者處都會下降。結(jié)果，P溝道MOS晶體管104的ON電阻下降，同時N溝道MOS晶體管105的ON電阻上升，之后Vout上升。在該Vout的極性從負(fù)極性反轉(zhuǎn)到正極性的瞬間，Vout使得電壓急劇上升，從而電荷到達(dá)鏡像電容106。因此，N溝道MOS晶體管105的柵極電壓上升，且其ON電阻被延遲上升。因此，即使是處于從負(fù)極性向正極性反轉(zhuǎn)的這種極性反轉(zhuǎn)輸出中，P溝道MOS晶體管104和N溝道MOS晶體管105二者的ON電阻在周期中同時降低，其中大的通過電流開始流動。
如果以這種方式為液晶面板采用AC驅(qū)動，則在驅(qū)動電路中的運算放大器保持對輸出電壓進(jìn)行反轉(zhuǎn)，以驅(qū)動作為電容負(fù)載的液晶。這種情況下，每當(dāng)輸出電壓極性被反轉(zhuǎn)時，輸出電壓就成為大振幅。且為了在輸出電壓極性被反轉(zhuǎn)的時候獲得期望的輸出電壓，晶體管104和105之一的ON電阻被降低，而另一個晶體管的ON電阻被提高。在常規(guī)鏡像補償?shù)那闆r下，運算放大器的輸出由于鏡像電容，而對每個輸出晶體管的柵極產(chǎn)生影響。因此，鏡像電容導(dǎo)致晶體管ON電阻上升發(fā)生延遲，而這預(yù)期將增加ON電阻，從而限制輸出。結(jié)果，兩個晶體管104和105的ON電阻在一段時間內(nèi)同時下降，從而通過電流增加，且運算放大器的斜率被降低。且這種通過電流的增加導(dǎo)致芯片中產(chǎn)生熱和EMI(電磁干擾)。

發(fā)明內(nèi)容
本發(fā)明放大器的一個方面中，放大器具有在第一電源電位和第二電源電位之間串聯(lián)連接的第一和第二輸出晶體管；與在第一和第二晶體管之間提供的節(jié)點相連接的輸出端子；在第一晶體管的控制端子和輸出端子之間提供的第一電容元件；在第二晶體管的控制端子和輸出端子之間提供的第二電容元件；第一開關(guān)電路，用于將第一電容元件的一端連接到第一電源電位或者連接到第一晶體管的控制端子；和第二開關(guān)電路，用于將第二電容元件的一端連接到第二電源電位或者連接到第二晶體管的控制端子。
通過這種結(jié)構(gòu)，在輸出電壓變化大時，每個開關(guān)電路能夠?qū)⑾辔谎a償電容與每個輸出晶體管的柵極斷開連接。因此，防止與相位補償電容斷開連接的輸出晶體管的ON電阻降低，從而能降低通過電流。這是能有效抑制運算放大器的斜率的原因。


結(jié)合附圖、根據(jù)以下某些優(yōu)選實施例的描述，本發(fā)明的上述和其他目的、優(yōu)點和特征將更加明顯，附圖中圖1是第一實施例中運算放大器的結(jié)構(gòu)；圖2是第一實施例中驅(qū)動電路的結(jié)構(gòu)；圖3是第一實施例中使用驅(qū)動電路的液晶顯示器的結(jié)構(gòu)；圖4是第一實施例中用于驅(qū)動電路的開關(guān)控制電路的結(jié)構(gòu)；圖5是描述第一實施例中驅(qū)動電路操作的圖；圖6是描述第一實施例中驅(qū)動電路操作的另一個圖；圖7是第二實施例中運算放大器的結(jié)構(gòu)；圖8是第三實施例中運算放大器的結(jié)構(gòu)；和圖9是常規(guī)運算放大器的結(jié)構(gòu)。
具體實施例方式
第一實施例以下，將參考圖1描述本發(fā)明第一實施例中的運算放大器。如圖1中所示，該第一實施例中的運算放大器具有N接收差動放大器1和P接收差動放大器2，以及AB級輸出電路3。
N接收差動放大器1具有反向輸入端子(-)和非反向輸入端子(+)。作為具體結(jié)構(gòu)，例如，如圖9中常規(guī)結(jié)構(gòu)中所示，運算放大器具有包括一對N溝道差動MOS晶體管，與該對N溝道差動MOS晶體管連接的一對電流鏡像型P溝道負(fù)載MOS晶體管，用于分別將N溝道差動偏置電壓輸入至柵極、并將恒定電流提供給該對N溝道差動MOS晶體管的源極的N溝道恒定電流源MOS晶體管。N接收差動放大器的輸出端子與AB級輸出電路3的P溝道輸出MOS晶體管14的柵極相連接。N接收差動放大器1將所輸入的信號輸出至AB級輸出電路3的P溝道輸出MOS晶體管14的柵極。
P接收差動放大器2具有反向輸入端子(-)和非反向輸入端子(+)。作為具體結(jié)構(gòu)，P接收差動放大器2可具有一般結(jié)構(gòu)，例如，與圖9中示出的常規(guī)實例相似。這種情況下，放大器2具有一對P溝道差動MOS晶體管，與該對P溝道差動MOS晶體管連接的一對電流鏡像型N溝道負(fù)載MOS晶體管，用于分別將P溝道差動偏置電壓輸入到柵極、并將恒定電流提供給該對P溝道差動MOS晶體管的源極的P溝道恒定電流源MOS晶體管。P接收差動放大器2的輸出端子與AB級輸出電路3的N溝道輸出MOS晶體管15的柵極連接。P接收差動放大器2將所輸入的信號輸出到AB級輸出電路3的N溝道輸出MOS晶體管15的柵極。
AB級輸出電路3具有P溝道恒定電流MOS晶體管10、AB級放大電路13、P溝道轉(zhuǎn)換MOS晶體管11、N溝道轉(zhuǎn)換MOS晶體管12、P溝道輸出MOS晶體管14、N溝道輸出MOS晶體管15(以下，按照需要將其簡稱為MOS晶體管10和15)、第一開關(guān)電路4、第二開關(guān)電路5、第一鏡像電容(第一電容元件)31和第二鏡像電容(第二電容元件)32。第一開關(guān)電路4具有第一控制開關(guān)20和第二控制開關(guān)21。第二開關(guān)電路5具有第三控制開關(guān)22和第四控制開關(guān)23。該結(jié)構(gòu)不僅限于圖1中所示出的；該結(jié)構(gòu)可自由地確定，只要其包括如上所述的控制開關(guān)20至23以及鏡像電容31和32即可。
在該第一實施例中的AB級輸出電路中，用于相位補償?shù)脑搶︾R像電容31和32連接在該對P/N溝道輸出MOS晶體管4和5的每一柵極與輸出端子Vout之間。因此，差動AB級放大器3具有良好的頻率特性。
在AB放大器3中，分別在N和P接收差動放大器1和2側(cè)提供了MOS晶體管10至13。MOS晶體管10連接在N接收差動放大器1的輸出線6和電源端子(第一電源電位)VDD之間。P溝道恒定電流偏置電壓BP2被輸入至MOS晶體管10的柵極。MOS晶體管13連接到P接收差動放大器2的輸出線7與接地端子(第二電源電位)GND之間。N溝道恒定電流偏置電壓BN2被輸入到MOS晶體管13的柵極。
MOS晶體管11和12起到電平轉(zhuǎn)換器的作用。MOS晶體管11和12在該對N和P接收差動放大器1和2的輸出線6和7之間并聯(lián)連接。P溝道恒定電流偏置電壓BP3被輸入到MOS晶體管11的柵極。N溝道偏置電壓BN3被輸入到MOS晶體管12的柵極。
在AB級輸出電路中，在MOS晶體管11至13的輸出側(cè)提供第一和第二開關(guān)電路4和5以及第一和第二鏡像電容31和32。第一鏡像電容31是在N接收差動放大器1的輸出線6與電源端子VDD之間提供的。換句話說，第一鏡像電容31的一端連接到N接收差動放大器1的輸出線6或者連接到電源端子VDD，而其另一端連接到輸出端子Vout。且第二鏡像電容32是在P接收差動放大器2輸出線7/接地GND與輸出端子Vout之間提供的。換句話說，第一鏡像電容32的一端連接到P接收差動放大器2的輸出線7或者連接到接地端子GND，而其另一端連接到輸出端子Vout。
第一開關(guān)電路4對第一鏡像電容31的一端進(jìn)行切換，將其連接到N接收差動放大器1的輸出線6或者連接到電源端子VDD。第一開關(guān)電路4具有第一和第二控制開關(guān)20和21。第一控制開關(guān)20的一端連接至N接收差動放大器1的輸出線6，而其另一端連接至第一鏡像電容31的一端。第二控制開關(guān)21的一端連接至電源端子VDD，而其另一端連接至第一鏡像電容31的一端。由于這些控制開關(guān)20和21的開關(guān)操作，第一開關(guān)電路4將第一鏡像電容31的一端連接到N接收差動放大器1的輸出線6，或者連接到電源端子VDD。
第二開關(guān)電路5對第二鏡像電容31的一端進(jìn)行切換，將其連接到P接收差動放大器2的輸出線7或者連接到接地端子GND。第二開關(guān)電路5具有第三和第四控制開關(guān)22和23。第三控制開關(guān)22的一端連接到P接收差動放大器2的輸出線7，其另一端連接到第二鏡像電容32的一端。第四控制開關(guān)23的一端連接到接地端子GND，其另一端連接到第二鏡像電容32的一端。由于這些控制開關(guān)22和23的開關(guān)操作，第二開關(guān)電路5將第一鏡像電容32的一端連接到P接收差動放大器2的輸出線7，或者連接到接地端子GND。以下將詳細(xì)描述這些控制開關(guān)的操作。
在AB級輸出電路3中，MOS晶體管14和15是在第一和第二開關(guān)電路4和5的輸出側(cè)提供的。每個MOS晶體管14和15的主電流路徑的一端連接到共用節(jié)點。MOS晶體管14和15的該共用節(jié)點連接到輸出端子Vout。MOS晶體管14的柵極連接到N接收差動放大器1的輸出線6。MOS晶體管14的主電流路徑的一端連接到輸出端子Vout，且其另一端連接到電源VDD。因此，MOS晶體管14連接在輸出端子Vout和電源端子VDD之間。MOS晶體管15的柵極連接至P接收差動放大器2的輸出線7。MOS晶體管15的主電流路徑的一端連接至輸出端子Vout，且其另一端連接至接地端子GND。因此，MOS晶體管15連接在輸出端子Vout和接地端子GND之間。換句話說，MOS晶體管14和15串聯(lián)連接在電源端子VDD和接地端子GND之間。輸出端子Vout連接至在MOS晶體管14和15之間提供的節(jié)點。
因此，第一鏡像電容31是在MOS晶體管14的柵極和輸出端子Vout之間提供的。且第二鏡像電容32是在MOS晶體管15的柵極和輸出端子Vout之間提供的。該第一開關(guān)電路4將第一鏡像電容31的一端連接至電源端子VDD，或者連接至MOS晶體管14的柵極。第二開關(guān)電路15將第二鏡像電容32的一端連接至接地端子GND，或者連接至MOS晶體管15的柵極。
接下來，將參考圖2描述圖2中示出的驅(qū)動電路。該驅(qū)動電路連接到圖1中示出的多個運算放大器，對運算放大器進(jìn)行電壓跟隨器連接。圖2示出了本實施例中的驅(qū)動電路的結(jié)構(gòu)。圖2中，相同的參考數(shù)字表示與圖1中示出的那些相同的結(jié)構(gòu)元件，以避免多余描述。如圖2中所示，輸出端子Vout的輸出分別輸入到N接收差動放大器1和P接收差動放大器2的反向輸入端子(-)。本實施例中的驅(qū)動電路被有利地用于驅(qū)動液晶顯示面板的數(shù)據(jù)線。以下，將該驅(qū)動電路稱作數(shù)據(jù)線驅(qū)動電路8。盡管在此僅示出了一個運算放大器，但是實際上依據(jù)相應(yīng)液晶面板的數(shù)據(jù)線的數(shù)目，并行提供了多個運算放大器。盡管圖2中未示出，但是數(shù)據(jù)線驅(qū)動電路8具有用于控制該控制開關(guān)20至23的控制電路。以下將詳細(xì)描述該控制電路。
灰度級電壓從Vin端子(+)分別被輸入到N接收差動放大器1和P接收差動放大器2的非反向輸入端子(+)。如果正極性的灰度級電壓被輸入到Vin(+)端子，則N接收差動放大器1降低MOS晶體管14的柵極電壓。另一方面，P接收差動放大器2降低MOS晶體管15的柵極電壓。因此，MOS晶體管14的ON電阻降低了，且MOS晶體管15的ON電阻升高了。由此，輸出端子Vout輸出了正極性的灰度級電壓。
如果負(fù)極性被輸入到Vin(+)端子，則N接收差動放大器升高M(jìn)OS晶體管14的柵極電壓。另一方面，P接收差動放大器2升高M(jìn)OS晶體管15的柵極電壓。因此，MOS晶體管14的ON電阻升高且MOS晶體管15的ON電阻下降。由此，輸出端子Vout輸出負(fù)極性的灰度級電壓。
接下來，將參考圖3對使用在本實施例中描述的驅(qū)動電路的液晶顯示器的結(jié)構(gòu)作出描述。如圖3中所示，能夠從外部將本實施例中的數(shù)據(jù)線驅(qū)動電路8連接到液晶面板9。數(shù)據(jù)線驅(qū)動電路8還可被形成在可連接到所有數(shù)據(jù)線SL的液晶面板9的基板上。
液晶面板9具有由多個像素構(gòu)成的顯示區(qū)域。液晶面板9將液晶保持在TFT(薄膜晶體管)陣列基板(未示出)、和設(shè)置成與TFT陣列基板相對的對向基板(未示出)之間。TFT陣列基板具有水平掃描線GL和垂直掃描線SL，且TFT是在這些掃描線GL和數(shù)據(jù)線SL的每個節(jié)點處形成的。形成多個像素電極，并以類似矩陣的方式將所述像素電極設(shè)置在掃描線GL和數(shù)據(jù)線SL之間。分別將TFT柵電極連接到掃描線GL，以及將TFT源電極連接到數(shù)據(jù)線SL。因此，保持在像素電極和共用電極之間的液晶電容中的一個變?yōu)榕cTFT漏極(像素電極)連接，且另一個液晶電容變?yōu)榕c共用電極連接。
共用電極以及R(紅)、G(綠)和B(藍(lán))的濾色器被形成在對向基板上。事實上，共用電極是幾乎在整個對向基板上方形成的透明電極，以分別面對像素電極。掃描信號被提供給每個掃描線GL，且該掃描信號同時導(dǎo)通與一條被選掃描線GL相連接的所有TFT?；叶燃夒妷罕惶峁┙o每個數(shù)據(jù)線SL，且根據(jù)灰度級電壓對像素電極充電。
根據(jù)被寫入了灰度級電壓的每個像素電極、與每個共用電極之間的電位差，在該像素電極和共用電極之間的順序會變化。因此，從背光(未示出)發(fā)出的透射光量受到控制。液晶顯示面板9的每個像素根據(jù)所透射的光量，顯示與顏色濃淡以及任一種顯示RGB顏色顯示相匹配的各種顏色。在單色顯示模式中，不需要濾色器。
在該實施例中，采用了2線點(2-line dot)反轉(zhuǎn)驅(qū)動方法。換句話說，為每條數(shù)據(jù)線SL交替地反轉(zhuǎn)提供到像素電極的顯示信號的極性，且為每隔一條掃描線GL反轉(zhuǎn)提供到像素電極的顯示信號的極性。為每一幀切換每個顯示信號的極性。極性狀態(tài)“正(+)”意味著從數(shù)據(jù)線提供的顯示信號的電位超過了作為參考電位的共用電極電位，而“負(fù)(-)”狀態(tài)意味著顯示信號電位低于共用電極電位。
該第一實施例中的數(shù)據(jù)線驅(qū)動電路8根據(jù)自外部提供的每個顯示信號，輸出上述灰度級電壓。廣泛公知的是，數(shù)據(jù)線驅(qū)動電路8具有移位寄存器電路、鎖存器電路、灰度級電壓產(chǎn)生電路等。它們在圖2和3中都被省略。在如上所述的反轉(zhuǎn)驅(qū)動的情況下，正和負(fù)極性信號作為顯示信號被輸入到數(shù)據(jù)線驅(qū)動電路8。正和負(fù)極性顯示信號可以是公共信號，并且在鎖存器電路中在正和負(fù)之間切換。
如圖3中所示，該第一實施例中的數(shù)據(jù)線驅(qū)動電路8具有控制電路60，用于控制該控制開關(guān)20至23?？刂齐娐?0根據(jù)所輸入的極性反轉(zhuǎn)信號POL，導(dǎo)通/截止控制開關(guān)20至23。以下，將參考圖4描述控制電路60的結(jié)構(gòu)。如圖4中所示，控制電路60具有第一和第二觸發(fā)器電路61和62、第一和第二與電路63和64、或電路65以及第三和第四與電路66和67。在此，將描述采用D型觸發(fā)器電路的情況。
極性反轉(zhuǎn)信號POL(a)被輸入到第一觸發(fā)器電路61的輸入端子D，而選通信號STB被輸入到其輸入端子K。將第一觸發(fā)器電路61的輸出(b)被輸入到第二觸發(fā)器電路62的輸入端子D、和第一與電路63的兩個輸入端子中的一個。選通信號STB被輸入到第二觸發(fā)器電路62的輸入端子K。
第一觸發(fā)器電路61的輸出(b)被反轉(zhuǎn)，并被輸入到第二與電路64的兩個輸入端子中的一個。第二觸發(fā)器電路62的輸出(c)被反轉(zhuǎn)，并被輸入到第一與電路63的另一個輸入端子。第二觸發(fā)器電路62的輸出(c)被輸入到第二與電路64的另一個輸入端子。第一和第二與電路63和64的輸出被分別輸入到或電路65的輸入端子。
或電路65的輸出(d)被輸入到第三和第四與電路66和67中每一個的兩個輸入端子中的一個。極性反轉(zhuǎn)信號POL(e)被輸入到第三與電路66的另一輸入端子。經(jīng)反相器反轉(zhuǎn)后的極性反轉(zhuǎn)信號POL(f)被輸入到第四與電路67的另一個輸入端子。
第三與電路66的輸出(g)被輸入到第四控制開關(guān)23，然后被反相器反轉(zhuǎn)，并被輸入到第三控制開關(guān)22。第四與電路67的輸出(h)被輸入到第二控制開關(guān)21，然后被反相器反轉(zhuǎn)，并被輸入至第一控制開關(guān)20。
當(dāng)極性反轉(zhuǎn)信號POL被反轉(zhuǎn)時，由圖4中的點線A表示的邏輯電路輸出在高電平(1)上的信號(d)。由圖4中的點線B表示的另一個邏輯電路具有兩個系統(tǒng)的輸出(g)和(h)。當(dāng)極性反轉(zhuǎn)信號POL表示邏輯中的一個，邏輯電路B固定一個系統(tǒng)的輸出，并根據(jù)邏輯電路A的輸出(d)來改變另一個系統(tǒng)的輸出。當(dāng)信號POL在高電平上時，邏輯電路B原樣保持在先前周期中的輸出(h)。然后邏輯電路B根據(jù)邏輯電路A的輸出(d)，在高電平(1)和低電平(0)之間切換輸出(g)。另一方面，當(dāng)信號POL是在低電平上時，邏輯電路B原樣保持在先前周期中的輸出(g)。然后，邏輯電路B根據(jù)邏輯電路A的輸出(d)，在高電平(1)和低電平(0)之間切換輸出(h)?？刂齐娐?0的結(jié)構(gòu)不僅限于目前為止所描述的那些，其當(dāng)然是可自由地變化的。
接下來，將參考圖5和6描述本實施例中數(shù)據(jù)線驅(qū)動電路8的操作。圖5示出了描述數(shù)據(jù)線驅(qū)動電路8的操作的時序圖。圖6示出了圖4中示出的控制電路60的點a到h中每一點處的信號的真值表。如圖5中所示，數(shù)據(jù)線驅(qū)動電路8的操作在以下情況下變化(1)“極性輸出從負(fù)變成正”，(2)“保持正極性輸出”，(3)“極性輸出從負(fù)變成正”，和(4)“保持負(fù)極性輸出”。以下將描述上述情況中的每一種。在此，假設(shè)采用了2線點反轉(zhuǎn)驅(qū)動方法。因此，從奇數(shù)列中的運算放大器輸出的灰度級電壓極性不同于從偶數(shù)列中的運算放大器輸出的灰度級電壓極性。且每個運算放大器輸出對于每隔一條掃描線都反轉(zhuǎn)其極性的灰度級電壓。在圖5中，在奇數(shù)列中的每個運算放大器輸出Vout。
(1)當(dāng)極性輸出從負(fù)改變?yōu)檎龝r在圖5中示出的周期(1)中，當(dāng)極性反轉(zhuǎn)信號POL在其上升沿處進(jìn)入高電平時，正極性灰度級電壓被輸入到奇數(shù)列中的N接收差動放大器1和P接收差動放大器2兩者的非反向輸入端子(+)。另一方面，負(fù)極性灰度級電壓被輸入到偶數(shù)列中的N接收差動放大器1和P接收差動放大器2兩者的非反向輸入端子(+)。
當(dāng)信號POL上升且選通信號STB上升并進(jìn)入到高電平時，P溝道輸出MOS晶體管14的柵極電壓下降，且其ON電阻降低。且N溝道輸出MOS晶體管15的柵極電壓也下降，但是其ON電阻上升。因此，來自于運算放大器的Vout電壓輸出上升。換句話說，如果送往運算放大器的輸入從正極性反轉(zhuǎn)到負(fù)極性，則Vout電壓的極性從負(fù)反轉(zhuǎn)到正。
此時，控制電路如圖6中所示地工作，以導(dǎo)通/截止開關(guān)20至23。且如圖6(1)中所示，圖4中的邏輯電路A在信號POL的電平從低變成高時輸出高電平(1)的信號(d)。由于信號POL此時是在高電平(1)上，因此用于控制第一和第二控制開關(guān)20和21的輸出(h)與其在之前周期中的狀態(tài)一樣，被固定在低電平(0)上。因此，第一控制開關(guān)20導(dǎo)通，且第二控制開關(guān)21截止。N接收差動放大器1的輸出線由此連接到第一鏡像電容31的一端。且電源端子VDD與第一鏡像電容31的一端斷開連接。
另一方面，用于控制第三和第四控制開關(guān)22和23的輸出(g)根據(jù)邏輯電路A的輸出在低電平(0)和高電平(1)之間轉(zhuǎn)換。因此，第三控制開關(guān)22截止，且第四控制開關(guān)23導(dǎo)通。結(jié)果，接地端子GND連接到第二鏡像電容32的一端。且P接收差動放大器2的輸出線與第二鏡像電容32斷開連接。
由于第三控制開關(guān)以這種方式截止，因此N溝道輸出MOS晶體管15的柵極與控制開關(guān)22的輸出斷開連接。因此，N溝道輸出MOS晶體管15能避免由于從負(fù)到正的極性反轉(zhuǎn)引起的Vout的急劇電壓上升。換句話說，當(dāng)Vout極性從負(fù)到正反轉(zhuǎn)時，沒有電荷從輸出線7到達(dá)第二鏡像電容32。因此，N溝道輸出MOS晶體管15的柵極電壓上升，從而縮短了ON電阻上升時間。這是為什么可以避免如下常規(guī)問題的原因，該常規(guī)問題是Vout電壓在極性從負(fù)反轉(zhuǎn)到正時急劇上升，然后P溝道輸出MOS晶體管14和N溝道輸出MOS晶體管15的ON電阻同時降低，由此大的通過電流開始流動。
而且，當(dāng)?shù)诙R像電容32與N溝道輸出MOS晶體管15的柵極斷開連接時，已連接到N溝道輸出MOS晶體管15的柵極的第二鏡像電容32的節(jié)點沒有開路，而是連接到接地端子GND。因此，可以防止如下常規(guī)問題當(dāng)?shù)诙R像電容32連接到下一時間的柵極時，柵極電壓變得不穩(wěn)定。
(2)當(dāng)按原狀保持正極性輸出時如圖5(2)中所示，如果信號POL被保持在高電平上，則保持將正極性灰度級電壓輸入到奇數(shù)列中的N接收差動放大器1和P接收差動放大器2兩者的非反向輸入端子(+)。且保持將負(fù)極性灰度級信號輸入到偶數(shù)列中的N接收差動放大器1和P接收差動放大器2兩者的非反向輸入端子(+)。
此時，與周期(1)中相似，P溝道輸出MOS晶體管14的柵極電壓下降，且其ON電阻也下降。且N溝道輸出MOS晶體管15的柵極電壓下降，但是其ON電阻上升。因此，運算放大器的輸出端子Vout輸出正極性灰度級電壓。換句話說，如果將送往運算放大器的輸入保持為正極性，則Vout電壓被保持為正極性。
此時，如圖6(2)中所示，圖4中示出的邏輯電路A將信號POL保持在高電平上，從而輸出低電平(0)信號(d)。此時，信號POL在高電平(1)上，從而用于控制第一和第二控制開關(guān)20和21的輸出(h)被保持在之前的(1)周期時的低電平(0)上。因此，第一和第二控制開關(guān)20和2 1進(jìn)入到與(1)周期相同的狀態(tài)。換句話說，第一控制開關(guān)20導(dǎo)通且第二控制開關(guān)21截止。這意味著N接收差動放大器1的輸出線連接到第一鏡像電容3 1的一端，且電源端子VDD斷開與第一鏡像電容31的一端的連接。
另一方面，用于控制第三和第四控制開關(guān)22和23的輸出(g)根據(jù)邏輯電路A的輸出(d)在高電平(1)和低電平(0)之間轉(zhuǎn)換。因此，第三和第四控制開關(guān)22和23進(jìn)入(1)周期的相對狀態(tài)。換句話說，就在選通信號STB上升之后，第三控制開關(guān)22立即導(dǎo)通且第四控制開關(guān)23立即截止。這意味著P接收差動放大器2的輸出線連接到第二鏡像電容32的一端，且接地端子GND與第二鏡像電容32斷開連接。
如果以這種方式保持運算放大器的輸入，則Vout輸出電壓從不急劇變化。因此，P溝道輸出MOS晶體管14和N溝道輸出MOS晶體管15兩者的柵極電壓保持為原狀。因此，分別地，N接收差動放大器1的輸出線能連接到第一鏡像電容31，且P接收差動放大器2的輸出線能連接到第二鏡像電容32，從而作出與常規(guī)技術(shù)中相同的相位補償。
(3)當(dāng)極性輸出從正變成負(fù)時在圖5中示出的周期(3)中，如果信號POL下降且成為低電平，則負(fù)極性灰度級電壓被輸入到奇數(shù)列中的運算放大器的N接收差動放大器1和P接收差動放大器2兩者的非反向輸入端子(+)。且正極性灰度級信號被輸入到偶數(shù)列中的運算放大器的N接收差動放大器1和P接收差動放大器2的非反向輸入端子(+)。
如果信號POL和選通信號STB上升，然后信號STB變成高電平，則N溝道輸出MOS晶體管15的柵極電壓上升，且其ON電阻降低。P溝道輸出MOS晶體管14的柵極電壓也上升，且其ON電阻上升。因此，來自于每個運算放大器的Vout輸出電壓下降。換句話說，當(dāng)送往運算放大器的輸入從正極性反轉(zhuǎn)成負(fù)極性時，Vout電壓極性也從正反轉(zhuǎn)成負(fù)。
此時，如圖6(3)中所示，當(dāng)信號POL的電平從高切換到低時，圖4中示出的邏輯電路A輸出高電平(1)信號(d)。此時，由于信號POL為低電平(0)，因此用于控制第三和第四控制信號22和23的輸出(g)在之前的(2)周期中固定為低電平(0)。因此，第三和第四控制開關(guān)22和23進(jìn)入與(2)周期相同的狀態(tài)。這意味著當(dāng)選通信號STB上升時，第三控制開關(guān)22導(dǎo)通，且第四控制開關(guān)23截止。這還意味著P接收差動放大器2的輸出線連接到第二鏡像電容32的一端。且接地線GND與第二鏡像電容32斷開連接。
另一方面，根據(jù)邏輯電路A的輸出(d)，用于控制第一和第二控制開關(guān)20和21的輸出(h)的電平從高(1)變成低(0)。因此，第一和第二控制開關(guān)20和21進(jìn)入(2)周期的相對狀態(tài)。換句話說，當(dāng)選通信號STB上升時，第一控制開關(guān)20截止，第二控制信號21導(dǎo)通。這意味著電源端子VDD連接到第一鏡像電容31的一端，且N接收差動放大器1的輸出線與第一鏡像電容31的一端斷開連接。
由于第一控制開關(guān)20以這種方式截止，因此P溝道輸出MOS晶體管14的柵極與輸出斷開連接。因此，P溝道輸出MOS晶體管14能避免由于從正極性到負(fù)極性的極性反轉(zhuǎn)而引起的Vout的急劇電壓降低。這意味著，當(dāng)Vout從正極性反轉(zhuǎn)到負(fù)極性時，沒有電荷到達(dá)第一鏡像電容31。因此，P溝道輸出MOS晶體管14的柵極電壓下降，且其ON電阻上升時間可被縮短。這是為什么可以避免如下常規(guī)問題的原因，該常規(guī)問題是P溝道輸出MOS晶體管14和N溝道輸出MOS晶體管15兩者的ON電阻由于由極性從正極性到負(fù)極性的反轉(zhuǎn)導(dǎo)致的急劇Vout電壓降低而同時降低，從而大的通過電流開始流動。
當(dāng)?shù)谝荤R像電容31與P溝道輸出MOS晶體管14的柵極斷開連接時，與第一鏡像電容31的柵極連接的節(jié)點沒有開路，而是連接到電源端子VDD。因此，可以防止如下常規(guī)問題柵極電位變得不穩(wěn)定，從而當(dāng)?shù)谝荤R像電容31下一次連接到P溝道輸出MOS晶體管14時導(dǎo)致運算錯誤。
(4)當(dāng)負(fù)極性輸出保持原狀時如圖5(4)周期中所示，如果信號POL被保持在低電平上，則保持將負(fù)極性灰度級電壓輸入到奇數(shù)列中運算放大器的N接收差動放大器1和P接收差動放大器2的非反向輸入端子(+)。且保持將正極性灰度級電壓輸入到偶數(shù)列中運算放大器的N接收放大器1和P接收差動放大器2的非反向輸入端子(+)。
此時，如果選通信號STB上升且成為高電平，則N溝道輸出MOS晶體管15的柵極電壓上升且N溝道輸出MOS晶體管15的ON電阻下降，就如(3)周期中一樣。此時，P溝道輸出MOS晶體管14的柵極電壓和ON電阻也上升。因此，每個運算放大器都通過輸出端子Vout輸出負(fù)極性灰度級電壓。換句話說，如果送往遠(yuǎn)算放大器的輸入被保持在負(fù)極性，則Vout電壓也被保持在負(fù)極性。
此時，如圖6(4)中所示，由于信號POL被保持在低電平上，所以圖4中所示的邏輯電路A輸出低電平(0)信號(d)。此時，由于信號POL在低電平(0)上，因此，在之前周期(3)中，用于控制第三和第四控制開關(guān)22和23的輸出(g)被固定在低電平(0)上。因此，第三和第四控制開關(guān)22和23進(jìn)入與周期(3)相同的狀態(tài)。換句話說，當(dāng)選通信號STB上升時，第三控制開關(guān)22導(dǎo)通，且第四控制開關(guān)23截止。這意味著P接收差動放大器2的輸出線連接到第二鏡像電容32的一端，而接地端子GND與第二鏡像電容32斷開連接。
另一方面，根據(jù)邏輯電路A的輸出(d)，用于控制第一和第二控制開關(guān)20和21的輸出(h)的電平被從高(1)切換到成低(0)。因此，第一和第二控制開關(guān)20和21進(jìn)入與(3)周期相同的狀態(tài)。換句話說，第一控制開關(guān)20導(dǎo)通且第二控制開關(guān)21截止。這意味著N接收差動放大器1的輸出線連接到第一鏡像電容31的一端，且電源端子VDD與第一鏡像電容31的一端斷開連接。
由此，只要在送往運算放大器的輸入中沒有變化，則輸出Vout就不會發(fā)生急劇變化。因此，P溝道輸出MOS晶體管14和N溝道輸出MOS晶體管15的柵極電壓保持為原狀。因此，可以通過分別將N接收差動放大器1的輸出線連接到第一鏡像電容31和將P接收差動放大器2的輸出線連接到第二鏡像電容32，來具有與常規(guī)技術(shù)相同的相位補償。
如上所述，根據(jù)本發(fā)明，通過使用第一開關(guān)電路4，第一鏡像電容31的一端可以被切換并被連接到N接收差動放大器1的輸出線6，或者連接到電源端子VDD。且通過使用第二開關(guān)電路5，第二鏡像電容32的一端可以被切換并被連接到P接收差動放大器2的輸出線7，或者連接到接地端子GND。因此，可以在輸出灰度級電壓的極性反轉(zhuǎn)時抑制通過電流增長的發(fā)生。且通過以這種方式抑制通過電流，能防止每個遠(yuǎn)算放大器的斜率降低。
第二實施例接下來，將參考圖7對于本發(fā)明第二實施例中的運算放大器作出描述。圖7是用于描述本發(fā)明該第二實施例中運算放大器另一結(jié)構(gòu)的圖。圖7中，相同的參考數(shù)字表示與圖1中示出的那些相同的結(jié)構(gòu)項，以避免多余描述。
如圖7中所示，該第二實施例中的運算放大器具有N接收差動放大器1、P接收差動放大器2和AB級輸出電路3。AB級輸出電路3由MOS晶體管10至15、控制開關(guān)20至23、鏡像電容31和32以及零位擦除電阻器40和41構(gòu)成。該第二實施例與圖1中示出的第一實施例的不同之處僅僅在于，提供了第一和第二零位擦除電阻器41和42。
零位擦除電阻器41和42被提供用于增大時間常數(shù)和提高頻率特性。第一零位擦除電阻器41是在第一控制開關(guān)20和第一鏡像電容31之間提供的。第二零位擦除電阻器42是在第三控制開關(guān)22和第二鏡像電容32之間提供的。在包括控制開關(guān)20至23、鏡像電容31和32以及零位擦除電阻器41和42的情況下，其他項如MOS晶體管10至15的結(jié)構(gòu)不僅限于圖7中示出的第二實施例中的運算放大器的結(jié)構(gòu)。而且，在圖7中示出的結(jié)構(gòu)中，第一控制開關(guān)20與零位擦除電阻器40串聯(lián)連接、以及第三控制開關(guān)22與第一零位擦除電阻器41串聯(lián)連接的設(shè)置位置可以被分別交換。
圖5中示出了控制開關(guān)20至23的操作，且它們與第一實施例中描述的那些相同。即使在本情況下，如上所述，仍抑制了通過電流，且防止運算放大器的斜率降低。
第三實施例接下來，將參考圖8描述本發(fā)明第三實施例中的運算放大器。圖8示出了本發(fā)明該第三實施例中的運算放大器結(jié)構(gòu)。圖8中，相同的參考數(shù)字表示與圖1中示出的那些相同的構(gòu)成元件，以避免多余描述。
如圖8中所示，與上文所述的第一實施例和第二實施例一樣，該第三實施例中的運算放大器具有N接收差動放大器1、P接收差動放大器2和AB級輸出電路3。AB級輸出電路3由MOS晶體管10至15、控制開關(guān)20至23、鏡像電容31和32以及控制晶體管50至53構(gòu)成。在該第三實施例中，圖1中示出的第一和第二實施例中采用的控制開關(guān)20至23被控制晶體管50至53取代。這是該第三實施例與其他第一和第二實施例的僅有差別。
該第一開關(guān)電路4具有第一和第二控制晶體管50和52。第一控制晶體管50的一端連接到N接收差動放大器1的輸出線6，且其另一端連接到第一鏡像電容31的一端。第二控制晶體管51的一端連接到電源端子VDD，且其另一端連接到第一鏡像電容31的一端。這些控制晶體管50和51被開關(guān)，以使得開關(guān)電路4能夠?qū)⒌谝荤R像電容31的一端連接到N接收差動放大器1的輸出線6，或者連接到電源端子VDD。因此，第一控制晶體管501起到與第一控制開關(guān)20等效的作用，而第二控制晶體管51起到與第二控制開關(guān)21等效的作用。
第二開關(guān)電路5具有第三控制晶體管52和第四控制晶體管53。第三控制晶體管52的一端連接到P接收差動放大器2的輸出線7，且其另一端連接到第一鏡像電容32的一端。第二控制晶體管53的一端連接到接地端子GND，且其另一端連接到第二鏡像電容32的一端。因此，第三控制晶體管52起到與第三控制開關(guān)22等效的作用，而第四控制晶體管53起到與第四控制開關(guān)23等效的作用。
由于控制開關(guān)20至23被替換為控制晶體管50至53，因此能夠增加時間常數(shù)，從而能改善頻率特性。優(yōu)選的是，具有高ON電阻的晶體管應(yīng)當(dāng)分別用作第一和第三控制晶體管50和52，同時優(yōu)選的是，具有低ON電阻的晶體管應(yīng)當(dāng)分別用作第二和第四控制晶體管51和53。這是由于第二實施例中的第一控制晶體管和第一零位擦除電阻器40可被替換為第一控制晶體管50，且第三控制開關(guān)22和第二零位擦除電阻器41可被替換為第三控制晶體管52。在這些替換之后，運算放大器的頻率特性可得到進(jìn)一步的改善。
控制晶體管50至53的操作與第一實施例中圖5中示出的那些相同。如上所述，在本情況下，同樣抑制了通過電流，且能防止每個運算放大器的斜率下降。
如上所述，根據(jù)本發(fā)明，在鏡像電容和輸出晶體管的柵極之間提供了控制開關(guān)，以使得鏡像電容與不應(yīng)當(dāng)在輸出電壓極性反轉(zhuǎn)時降低ON電阻的晶體管的柵極分離開。由此，柵極電壓保持恒定，且通過電流降低，從而改善了運算放大器的斜率。
而且，在與每個輸出晶體管的柵極連接的鏡像電容的端子處提供了另一個控制開關(guān)。當(dāng)晶體管的柵極與鏡像電容分離開時，與P溝道晶體管連接的鏡像電容被連接到電源，同時與N溝道晶體管連接的鏡像電容被連接到接地端子。因此，當(dāng)輸出極性下一次被反轉(zhuǎn)且已斷開連接的晶體管的柵極被再次連接到鏡像電容時，可以防止如下常規(guī)問題在鏡像電容中了累積的電荷導(dǎo)致柵極電壓變化，且導(dǎo)致系統(tǒng)操作變得不穩(wěn)定。
由此，根據(jù)本發(fā)明的運算放大器可被有利地用作輸出電路，用于驅(qū)動受到電壓跟隨器連接的液晶。且由于如上所述地降低了通過電流，因此能降低芯片發(fā)熱和電磁波干擾(EMI)。
很明顯，本發(fā)明不僅限于上述實施例，而是可進(jìn)行修改和變化，而不超出本發(fā)明的范圍和精神。
權(quán)利要求
1.一種放大器，包括第一和第二輸出晶體管，其在第一電源電位和第二電源電位之間串聯(lián)連接；輸出端子，其與在所述第一和第二晶體管之間的節(jié)點連接；第一電容元件，其包括耦合到所述輸出端子的第一端；第二電容元件，其包括耦合到所述輸出端子的第一端；第一開關(guān)電路，用于將所述第一電容元件的第二端連接到所述第一電源電位或者連接到所述第一晶體管的所述控制端子；和第二開關(guān)電路，用于將所述第二電容元件的第二端連接到所述第二電源電位或者連接到所述第二晶體管的所述控制端子。
2.如權(quán)利要求1的放大器，其中所述第一開關(guān)電路包括在所述第一電容元件的所述第二端和所述第一晶體管的所述控制端子之間提供的第一控制開關(guān)；和在所述第一電容元件的所述第二端和所述第一電源電位之間提供的第二控制開關(guān)；和其中所述第二開關(guān)電路包括在所述第二電容元件的所述第二端和所述第二晶體管的所述控制端子之間提供的第三控制開關(guān)；和在所述第二電容元件的所述第二端和所述第二電源電位之間提供的第四控制開關(guān)。
3.如權(quán)利要求2的放大器，其中所述放大器還包括在所述第一控制開關(guān)和所述第一電容元件的所述第二端之間連接的第一電阻元件；和在所述第三控制開關(guān)和所述第二電容元件的所述第二端之間連接的第二電阻元件。
4.如權(quán)利要求2的放大器，其中所述第一至第四控制開關(guān)中的每一個都是MOS晶體管。
5.如權(quán)利要求2的放大器，其中所述第一和第三控制開關(guān)的ON電阻大于所述第二和第四控制開關(guān)的ON電阻。
6.如權(quán)利要求1的放大器，其中所述放大器還包括第一差動放大器，其連接到所述第一晶體管的所述控制端子；和第二差動放大器，其連接到所述第二晶體管的所述控制端子。
7.如權(quán)利要求1的放大器，其中包括所述第一和第二輸出晶體管、所述第一和第二電容元件以及所述第一和第二開關(guān)電路的電路是AB級輸出電路。
8.一種驅(qū)動電路，包括根據(jù)權(quán)利要求1的放大器；和控制電路，其用于根據(jù)輸入的極性反轉(zhuǎn)信號來控制所述第一和第二開關(guān)電路。
9.一種驅(qū)動電路，包括多個運算放大器，所述運算放大器中的每一個都用電壓跟隨連接來構(gòu)成，且包括一對差動放大器和放大電路，和其中所述差動電路包括在第一電源電位和第二電源電位之間串聯(lián)連接的第一和第二輸出晶體管，所述第一輸出晶體管的控制端子被連接到所述運算放大器中的一個，所述第二輸出晶體管的控制端子被連接到所述運算放大器中的所述的另一個；輸出端子，被連接到在所述第一和第二晶體管之間提供的節(jié)點；第一電容元件，其具有連接到所述輸出端子的第一端；第二電容元件，其具有連接到所述輸出端子的第一端；第一開關(guān)電路，其將所述第一電容元件的第二端連接到所述第一電源電位，或者連接到所述第一晶體管的所述控制端子；和第二開關(guān)電路，其將所述第二電容元件的第二端連接到所述第二電源電位，或者連接到所述第二晶體管的所述控制端子。
10.如權(quán)利要求9的驅(qū)動電路，其中，當(dāng)所述輸出端子的輸出的極性被從負(fù)極性反轉(zhuǎn)到正極性時，所述第一開關(guān)電路將所述第一電容元件的所述第二端連接到所述第一電源電位，而所述第二開關(guān)電路將所述第二電容元件的所述第二端連接到所述第二晶體管的所述控制端子；和其中，當(dāng)所述輸出端子的輸出的極性被從正極性反轉(zhuǎn)到負(fù)極性時，所述第一開關(guān)電路將所述第一電容元件的所述第二端連接到所述第一晶體管的所述控制端子，而所述第二開關(guān)電路將所述第二電容元件的所述第二端連接到所述第二電源電位。
11.如權(quán)利要求9的驅(qū)動電路，其中，所述第一開關(guān)電路包括在所述第一電容元件的所述第二端和所述第一晶體管的所述控制端子之間提供的第一控制開關(guān)；和在所述第一電容元件的所述第二端和所述第一電源電位之間提供的第二控制開關(guān)；和其中，所述第二開關(guān)電路包括在所述第二電容元件的所述第二端和所述第二晶體管的所述控制端子之間提供的第三控制開關(guān)；和在所述第二電容元件的所述第二端和所述第二電源電位之間提供的第四控制開關(guān)。
12.如權(quán)利要求9的驅(qū)動電路，其中所述驅(qū)動電路還包括在所述第一控制開關(guān)和所述第一電容元件的所述第二端之間連接的第一電阻元件；和在所述第三控制開關(guān)和所述第二電容元件的所述第二端之間提供的第二電阻元件。
13.如權(quán)利要求11的驅(qū)動電路，其中所述第一至第四控制開關(guān)中的每一個都是MOS晶體管。
14.如權(quán)利要求13的驅(qū)動電路，其中所述第一和第三控制開關(guān)的ON電阻大于所述第二和第四控制開關(guān)的ON電阻。
15.如權(quán)利要求9的驅(qū)動電路，其中所述放大電路是AB級放大器。
16.如權(quán)利要求9的驅(qū)動電路，其中所述驅(qū)動電路包括控制電路，該控制電路根據(jù)輸入極性反轉(zhuǎn)信號來分別控制所述控制開關(guān)。
17.放大器，包括在第一電源電位和第二電源電位之間串聯(lián)連接的第一和第二輸出晶體管；輸出端子，其被連接到在所述第一和第二晶體管之間提供的節(jié)點；和在所述第一晶體管的控制端子和所述輸出端子之間提供的第一電容元件；其中，當(dāng)所述輸出端子被從第一電平改變到第二電平時，所述第一電容元件和所述第一晶體管的所述控制端子相互斷開電連接。
18.如權(quán)利要求17的放大器，所述放大器還包括在所述第二晶體管的控制端子和所述輸出端子之間提供的第二電容元件；其中，當(dāng)所述輸出端子的輸出電壓被從所述第二電平改變到所述第一電平時，所述第二電容元件和所述第二晶體管的所述控制端子相互斷開電連接。
19.如權(quán)利要求18的放大器，其中，當(dāng)所述輸出端子的輸出電壓被從所述第一電平改變到所述第二電平時，所述第一電容元件被電連接到所述第一電源電位。
20.如權(quán)利要求19的放大器，其中，當(dāng)所述輸出端子的輸出電壓被從所述第二電平改變到所述第一電平時，所述第二電容元件被電連接到所述第二電源電位。
全文摘要
本發(fā)明的實施例中的放大器具有在電源VDD和接地電視GND之間串聯(lián)連接的MOS晶體管；與在MOS晶體管之間提供的節(jié)點相連接的輸出端子Vout；在MOS晶體管的柵極和輸出端子Vout之間提供的第一鏡像電容；和在另一MOS晶體管的柵極和輸出端子Vout之間提供的第二鏡像電容。該放大器還包括用于將第一鏡像電容的一端連接到電源端子VDD或者連接到MOS晶體管的柵極的第一開關(guān)電路；和用于將第二鏡像電容的一端連接到接地端子VDD或者連接到另一MOS晶體管的柵極的第二開關(guān)電路。
文檔編號H03F3/30GK101051820SQ20071009203
公開日2007年10月10日 申請日期2007年4月4日 優(yōu)先權(quán)日2006年4月4日
發(fā)明者橫田純也 申請人:恩益禧電子股份有限公司