專利名稱：時鐘脈沖發(fā)生電路及音頻系統(tǒng)的制作方法
技術領域：
0001
本發(fā)明涉及產(chǎn)生多個頻率的時鐘脈沖信號的時鐘脈沖發(fā)生電3各 及音頻系統(tǒng)。
背景技術：
0002
最近，通過數(shù)字處理實現(xiàn)的各種音頻裝置已實用化，但往往是 按各自的規(guī)格決定使用的取樣頻率，所以每個音頻裝置需要不同頻 率的時鐘脈沖信號。另外，因為將從這些音頻裝置輸出的音頻信號 發(fā)送，從外部的FM接收機的揚聲器輸出，所以具有發(fā)射器功能的音 頻裝置也已實用化(例如，參照專利文獻l)。
專利文獻1 :特開2002 - 260324號公報(第3 - 6頁、圖1 - 6)

發(fā)明內(nèi)容
0003
然而，使用FM發(fā)射器，將對應于上述專利文獻l等中公開的各 種取樣頻率的音頻信號發(fā)送時，需要分別對應于多個取樣頻率及FM 發(fā)射器的調(diào)制動作所需的各自頻率的時鐘脈沖信號。例如，需要32kHz 及48kHz的時鐘脈沖信號用于DVD及MP3(MPEG Audio Layer-3)， 需要38kHz的時鐘脈沖信號用于FM立體聲調(diào)制處理的副載波。一 直以來，需要具備不同的時鐘脈沖發(fā)生電路用于多個時鐘脈沖信號， 因此存在結構復雜的問題。
0004
本發(fā)明鑒于這一點而提出，其目的在于提供一種能夠筒化結構 的時鐘脈沖發(fā)生電路及音頻系統(tǒng)。
0005
為了解決上述課題，本發(fā)明的時鐘脈沖發(fā)生電路包括使用具 有32.768kHz共振頻率的晶體振子而產(chǎn)生基準頻率信號的振蕩器；與 由振蕩器產(chǎn)生的基準頻率信號同步，同時產(chǎn)生具有基準頻率信號的 M倍頻率的信號的鎖相環(huán)電路；通過將由鎖相環(huán)電路產(chǎn)生的信號按 分頻比Nl分頻，產(chǎn)生具有32kHz的整數(shù)倍頻率的第1時鐘脈沖信號 的第1分頻器；通過將由鎖相環(huán)電路產(chǎn)生的信號按分頻比N2分頻， 產(chǎn)生具有3汰Hz的整數(shù)倍頻率的第2時鐘脈沖信號的第2分頻器； 以及通過將由鎖相環(huán)電路產(chǎn)生的信號按分頻比N3分頻，產(chǎn)生具有 48kHz的整數(shù)倍頻率的第3時鐘脈沖信號的第3分頻器。從而，能夠 在使用1個鎖相環(huán)(PLL)電路的共同時鐘脈沖發(fā)生電路上，產(chǎn)生用于 處理數(shù)字音頻中通用的取樣頻率為32kHz和48kHz的音頻數(shù)據(jù)所需 的2種時鐘脈沖信號以及立體聲調(diào)制處理所需的38kHz的時鐘脈沖 信號，可簡化結構。另外，32.768kHz的晶體振子是用于產(chǎn)生時鐘脈 沖的基準頻率，市場上價格低廉且貨源充沛，因此采用此晶體振子
可降低成本。
0006
另外，上述的基準頻率信號具有32.768kHz的(1/N4)倍頻率時， 第1分頻器的分頻比Nl最好設定在由(32.768xM)/(32xN4)決定的值 或者將該值再除以2的冪的值。具體地i兌，通過進行這種分頻比的 設定，產(chǎn)生具有32kHz或該頻率的2的乘冪倍的時鐘脈沖信號。
0007
另外，上述的基準頻率信號具有32.768kHz的(1/N4)倍頻率時， 第2分頻器的分頻比N2最好設定為由(32.768xM)/(38xN4)決定的值 或者將該值再除以2的冪的值。具體地說，通過進行這種分頻比的 設定，產(chǎn)生具有38kHz或該頻率2的乘冪倍的時鐘脈沖信號。0008
另外，上述的基準頻率信號在具有32.768kHz的(1/N4)倍頻率時， 笫3分頻器的分頻比N3最好設定為由(32.768xM)/(48xN4)決定的值 或者將該值再除以2的冪的值。具體地說，通過進行這種分頻比的 i殳定，產(chǎn)生具有48kHz或該頻率的2的乘冪倍的時鐘脈沖信號。
0009
另外，上述Nl、 N2、 N3、 N4、 M最好是整數(shù)值。從而，能夠 簡化分頻器的結構。
0010
另外，本發(fā)明的音頻系統(tǒng)設有上述的時鐘脈沖發(fā)生電路；用 時鐘脈沖發(fā)生電路產(chǎn)生的第1和第3時鐘脈沖信號中的至少一方進 行音頻數(shù)據(jù)的再生動作的音頻處理部；以及一皮輸入由音頻處理部再 生的音頻數(shù)據(jù)，并將用時鐘脈沖發(fā)生電路產(chǎn)生的第2時鐘脈沖信號 對已輸入的音頻數(shù)據(jù)作了 FM立體聲調(diào)制處理及FM調(diào)制處理的信號 發(fā)送的FM發(fā)射器。從而，能夠用共同時鐘脈沖發(fā)生電路，產(chǎn)生輸入 音頻處理部的32kHz及48kHz這2種時鐘脈沖信號以及輸入FM發(fā) 射器的38kHz的時鐘脈沖信號，所以可簡化整個音頻系統(tǒng)的裝置結 構。


0011
圖1是一實施例的音頻系統(tǒng)的結構圖。 圖2是時鐘脈沖發(fā)生電路的詳細結構閨。 標記說明
0012
10 晶體振子
12 振蕩器(OSC)
14、 26、 30、 32、 34 分頻器
20相位比較器(PD)
22 低通濾波器(LPF)
24 電壓控制型振蕩器(VCO)
100音頻處理部
200 FM發(fā)射器
210立體聲調(diào)制部
300時鐘脈沖發(fā)生電路
具體實施例方式
0013
下面參照附圖，詳細地說明采用本發(fā)明的一 實施例的音頻系統(tǒng)。 圖1是一實施例的音頻系統(tǒng)的結構圖。如圖1所示，本實施例的音 頻系統(tǒng)包含音頻處理部100、 FM發(fā)射器200及時鐘脈沖發(fā)生電路300 而構成。在半導體村底上用CMOS工藝或者MOS工藝，將音頻處 理部100、 FM發(fā)射器200、時鐘脈沖發(fā)生電路300的幾乎所有結構(不 能通過這些工藝形成的晶體振子IO(以后說明)及驅(qū)動結構等除外)作 為1個芯片部件而形成。通過采用這些工藝，能夠?qū)崿F(xiàn)在半導體襯 底上形成的1個芯片部件以及整個音頻系統(tǒng)的小型化與低功耗化。
0014
音頻處理部100進行分別對應于多個取樣頻率的數(shù)字音頻的再 生處理。例如，音頻處理部100選擇性地進行從DVD驅(qū)動器(未圖 示)輸入的取樣頻率32kHz的音頻數(shù)據(jù)的再生動作以及以MP3形式記 錄的取樣頻率32kHz或48kHz的音頻數(shù)據(jù)的再生動作。這些再生動 作所需的32kHz及48kHz的時鐘脈沖信號都從時鐘脈沖發(fā)生電路300輸入。
0015
FM發(fā)射器200對通過音頻處理部100的再生動作產(chǎn)生的音頻數(shù) 據(jù)進行FM立體聲調(diào)制處理及FM調(diào)制處理，并從天線220發(fā)送經(jīng)FM 調(diào)制的信號。此信號由外部的FM接收機接收，從FM接收機的揚聲
器輸出對應于從音頻處理部100輸出的音頻數(shù)據(jù)的聲音。FM發(fā)射器 200設有進行FM立體聲調(diào)制處理的立體聲調(diào)制部210。立體聲調(diào)制 部210對從音頻處理部100輸入的L/R用的音頻數(shù)據(jù)進行與38kHz 的副載波同步的立體聲調(diào)制處理，產(chǎn)生立體聲復合數(shù)據(jù)(合成數(shù)據(jù))， 此處理所需的38kHz的時鐘脈沖信號從時鐘脈沖發(fā)生電路300輸入。
0016
時鐘脈沖發(fā)生電路300使用32.768kHz的晶體振子，產(chǎn)生具有 32kHz頻率的第1時鐘脈沖信號CLK1、具有3汰Hz頻率的第2時鐘 脈沖信號CLK2以及具有48kHz頻率的時鐘脈沖信號CLK3。
0017
圖2是時鐘脈沖發(fā)生電路300的詳細結構圖。如圖2所示，時 鐘脈沖發(fā)生電路300設有晶體振子10、振蕩器(OSC)12、分頻器14、 26、 30、 32、 34、相位比較器(PD)20、低通濾波器(LPF)22及電壓控 制型振蕩器(VCO)24。
0018
晶體振子10具有32.768kHz共振頻率。晶體振子10已大量用于 時鐘，能夠廉價地得到。振蕩器12將晶體振子10用于共振電路的 一部分，進行32.768kHz的振蕩動作，并輸出振蕩信號。此振蕩信號 經(jīng)分頻比4( = N4)的分頻器14進行4分頻，作為8.192kHz的基準頻 率信號fr，輸入相位比較器20的一個輸入端。
0019
相位比較器20將該基準頻率信號fr與輸入另一輸入端的分頻器 26的輸出信號進行相位比較，并輸出基于相位差的信號。低通濾波 器22使相位比較器20的輸出信號平滑，產(chǎn)生加到電壓控制型振蕩 器24的控制電壓。電壓控制型振蕩器24根據(jù)與由低通濾波器22施 加的控制電壓相應的頻率，進行振蕩動作。此振蕩信號經(jīng)分頻比為 71250M)的分頻器26進行7125分頻，該分頻后的信號纟皮輸入相位 比較器20的另一輸入端。0020
由上述相位比較器20、低通濾波器22、電壓控制型振蕩器24 及分頻器26，構成鎖相環(huán)(PLL)電路，與8.192kHz的基準頻率信號 同步，并且通過PLL電路，產(chǎn)生、輸出具有該基準頻率信號的7125 倍頻率(58.368MHz)的信號。
0021
分頻器30的分頻比設定為1824( = N1),產(chǎn)生將PLL電路的輸出 信號1824分頻的時鐘脈沖信號CLK1，并輸出。因為PLL電路的輸 出信號的頻率是58.368MHz,所以通過將它1824分頻，產(chǎn)生32kHz 的時鐘脈沖信號CLK1。
0022
同樣地，分頻器32的分頻比設定為1536( = N2),產(chǎn)生將PLL電 路的輸出信號1536分頻的時鐘脈沖信號CLK2，并輸出。因為PLL 電路的輸出信號的頻率是58.368MHz,所以通過將它進行1536分頻， 產(chǎn)生38kHz的時鐘脈沖信號CLK2。
0023
另外，分頻器34的分頻比設定為1216( = N3)，產(chǎn)生將PLL電路 的輸出信號1216分頻的時鐘脈沖信號CLK3，并輸出。因為PLL電 路的輸出信號的頻率是58.368MHz,所以通過將它進行1216分頻， 產(chǎn)生48kHz的時鐘脈沖信號CLK3。
0024
這樣，在本實施例的時鐘脈沖發(fā)生電路300中，使用1個PLL 電路，能夠產(chǎn)生用于處理數(shù)字音頻中通用的取樣頻率為32kHz及 48kHz的音頻數(shù)據(jù)所需的2種時鐘脈沖信號CLK1、 CLK3以及立體 聲調(diào)制處理所需的3汰Hz的時鐘脈沖信號CLK2，可簡化時鐘脈沖發(fā) 生電路300及使用它的音頻系統(tǒng)的結構。另外，32.768kHz的晶體振 子10是用于產(chǎn)生時鐘脈沖的基準頻率，在市場上價格低廉，所以通 過使用晶體振子IO，可降低成本。 . 0025
具體地說，分頻器30的分頻比Nl設定為由(32.768xMy(32xN4;) 決定的值。在上述例中M-7125, N4 = 4， Nl = 1824。通過設定這 種分頻比Nl，可用32.768kHz的晶體振子10產(chǎn)生32kHz的時鐘脈 沖信號CLK1?；蛘撸摲诸l比N1也可以是將由(32.768xM)/(32xN4) 決定的值再除以2的冪乘數(shù)(2、 4、 8…、2n(-2n(n是0以上的整數(shù)) 的值。在這種情況下，產(chǎn)生頻率為2的冪乘數(shù)與32kHz之乘積的時 鐘脈沖信號CLK1',而通過將時鐘脈沖信號CLK1'分頻，能夠易于產(chǎn) 生32kHz的時鐘脈沖信號CLK1。另外，通過將分頻比N1設定為由 (32.768xM)/(32xN4)決定的值除以4所得到的值，也可直^t妄地產(chǎn)生與 MP3等中使用的128kHz的取樣頻率一致的時鐘脈沖信號。
0026
同樣地，分頻器32的分頻比N2設定為由(32.768 xM)/(38xN4) 決定的值。在上述例中M = 7125， N4 = 4， N2= 1536。通過設定這 種分頻比N2，可用32.768kHz的晶體振子10產(chǎn)生38kHz的時鐘脈 沖信號CLK2。或者，該分頻比N2也可以將由(32.768xM)/(38xN4) 決定的值再除以2的冪乘數(shù)(2、 4、 8…、2")的值。在這種情況下， 產(chǎn)生其頻率為在38kHz上乘以2的冪乘數(shù)的時鐘脈沖信號CLK2', 但通過將該時鐘脈沖信號CLK2'分頻，就可容易地產(chǎn)生38kHz的時 鐘脈沖信號CLK2。
0027
另外，分頻器34的分頻比N3設定為由(32.768 xM)/(48xN4)決 定的值。在上述例中M = 7125， N4 = 4, N3 = 1216。通過設定這種 分頻比N3，可用32.768kHz的晶體振子10產(chǎn)生48kHz的時鐘脈沖 信號CLK3?；蛘?，分頻比N3也可以是由(32.768xM)/(48xN4)決定 的值再除以2的冪乘數(shù)(2、 4、 8…、2n)的值。在這種情況下，產(chǎn)生 其頻率為在48kHz上乘以2的冪乘數(shù)的時鐘^^沖信號CLK3'， ^旦通 過將時鐘脈沖信號CLK3'分頻，就可容易地產(chǎn)生48kHz的時鐘脈沖
信號CLK3。另夕卜，通過將分頻比N3設定為將由(32.768 x M)/(48xN4) 決定的值除以2所得到的值，也可直接地產(chǎn)生與MP3等中使用的 96kHz的取樣頻率一致的時鐘脈沖信號。
0028
另外，通過將上述分頻器14的分頻比N4、分頻器26的分頻比 M、分頻器30的分頻比Nl、分頻器32的分頻比N2、分頻器34的 分頻比N3分別設定為整數(shù)值，可簡化各分頻器的結構，進一步簡化 時鐘^^沖發(fā)生電路300及使用它的音頻系、統(tǒng)的結構。
0029
再有，本發(fā)明不限定于上述實施例，在本發(fā)明宗旨的范圍內(nèi)可 實施各種變形。在上述實施例中是通過分頻器14,將振蕩器12的振 蕩信號輸入相位比較器20，但也可以省略分頻器14，將振蕩器12 的振蕩信號作為基準頻率信號直接輸入到相位比較器20。
產(chǎn)業(yè)上的可利用性
0030
根據(jù)本發(fā)明，通過采用1個鎖相環(huán)(PLL)電路的共同時鐘脈沖發(fā) 生電路，能夠產(chǎn)生在數(shù)字音頻中通用的取樣頻率32kHz及48kHz的 音頻數(shù)據(jù)處理所需的2種時鐘脈沖信號，以及立體聲調(diào)制處理所需 的38kHz的時鐘脈沖信號，可筒化結構。另外，將32.768kHz的晶 體振子用于產(chǎn)生時鐘脈沖的基準頻率，由于該晶體振子在市場上價 格低廉且供應充沛，所以可通過使用此晶體振子來降低成本。
權利要求
1.一種時鐘脈沖發(fā)生電路，其特征在于設有用具有32.768kHz共振頻率的晶體振子產(chǎn)生基準頻率信號的振蕩器；與由所述振蕩器產(chǎn)生的基準頻率信號同步，并產(chǎn)生具有所述基準頻率信號的M倍頻率的信號的鎖相環(huán)電路；通過將所述鎖相環(huán)電路產(chǎn)生的信號以分頻比N1分頻，產(chǎn)生具有32kHz的整數(shù)倍頻率的第1時鐘脈沖信號的第1分頻器；通過將所述鎖相環(huán)電路產(chǎn)生的信號以分頻比N2分頻，產(chǎn)生具有38kHz的整數(shù)倍頻率的第2時鐘脈沖信號的第2分頻器；以及通過將所述鎖相環(huán)電路產(chǎn)生的信號以分頻比N3分頻，產(chǎn)生具有48kHz的整數(shù)倍頻率的第3時鐘脈沖信號的第3分頻器。
2. 如權利要求1所述的時鐘脈沖發(fā)生電路，其特征在于 所述基準頻率信號在具有32.768kHz的(1/N4)倍頻率時，第1分頻器的分頻比N1設定為由(32.768xM)/(32xN4)決定的值，或是將該值再 除以2n(n為0以上的整數(shù))的值。
3. 如權利要求1所述的時鐘脈沖發(fā)生電路，其特征在于 所述基準頻率信號在具有32.768kHz的(1/N4)倍頻率時，第2分頻器的分頻比N2設定為由(32.768xM)/(38xN4)決定的值，或是將該值再 除以2n(n是0以上的整數(shù))的值。
4. 如權利要求1所迷的時鐘脈沖發(fā)生電路，其特征在于 所述基準頻率信號在具有32.768kHz的(1/N4)倍頻率時，第3分頻器的分頻比N3設定為由(32.768xM)/(48xN4)決定的值，或是將該值再 除以2n(n是0以上的整數(shù))的值。
5. 如權利要求1所述的時鐘脈沖發(fā)生電路，其特征在于 所述N1、 N2、 N3、 N4、 M均為整數(shù)值。
6. —種音頻系統(tǒng)，其特征在于設有 權利要求1所述的時鐘脈沖發(fā)生電路；用由所述時鐘脈沖發(fā)生電路產(chǎn)生的所述第1和第3時鐘脈沖信號 中的至少一方進行音頻數(shù)據(jù)的再生動作的音頻處理部；以及一皮輸入由所述音頻處理部再生的音頻數(shù)據(jù)，并發(fā)送用由所述時鐘 脈沖發(fā)生電路產(chǎn)生的所述笫2時鐘脈沖信號對已輸入的音頻數(shù)據(jù)作了 FM立體聲調(diào)制處理、FM調(diào)制處理的信號的FM發(fā)射器。
7. 如權利要求6所述的音頻系統(tǒng)，其特征在于用CMOS工藝或MOS工藝在半導體襯底上形成與所述時鐘脈沖 發(fā)生電路、所述音頻處理部及所述FM發(fā)射器對應的結構。
全文摘要
本發(fā)明的目的在于提供一種能夠簡化結構的時鐘脈沖發(fā)生電路及音頻系統(tǒng)。時鐘脈沖發(fā)生電路300設有用具有32.768kHz共振頻率的晶體振子10產(chǎn)生基準頻率信號的振蕩器12；與由振蕩器12產(chǎn)生的基準頻率信號同步而產(chǎn)生具有基準頻率信號的M倍頻率的信號的PLL電路；通過將由PLL電路產(chǎn)生的信號以分頻比N1分頻，產(chǎn)生具有32kHz頻率的第1時鐘脈沖信號CLK1的第1分頻器30；通過將由PLL電路產(chǎn)生的信號以分頻比N2分頻，產(chǎn)生具有38kHz頻率的第2時鐘脈沖信號CLK2的第2分頻器32；以及通過將由PLL電路產(chǎn)生的信號以分頻比N3分頻，產(chǎn)生具有48kHz頻率的第3時鐘脈沖信號CLK3的第3分頻器34。
文檔編號H03L7/08GK101189798SQ20068001388
公開日2008年5月28日 申請日期2006年3月8日 優(yōu)先權日2005年4月25日
發(fā)明者宮城弘 申請人:新瀉精密株式會社;株式會社理光