專利名稱：一種低頻時鐘監(jiān)測高頻時鐘脈沖丟失檢測電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子技術(shù)領(lǐng)域，涉及一種電路，特別涉及一種低頻時鐘監(jiān)測高頻時鐘脈沖丟失檢測電路。
為了實現(xiàn)上述發(fā)明目的技術(shù)解決方案是一種低頻時鐘監(jiān)測高頻時鐘脈沖丟失檢測電路，它引入一個穩(wěn)定的監(jiān)測時鐘MCLK，一個計數(shù)器A，兩個觸發(fā)器B、C，一個比較器D。計數(shù)器A對被監(jiān)測時鐘CLK計數(shù)，觸發(fā)器B記錄計數(shù)器A的當(dāng)前狀態(tài)，觸發(fā)器C記錄計數(shù)器A的前一狀態(tài)，由比較器D對觸發(fā)器B、C的輸出值做比較來控制時鐘丟失告警輸出ALM。監(jiān)測時鐘MCLK作為觸發(fā)器B、C的觸發(fā)脈沖，建議監(jiān)測時鐘MCLK頻率小于或等于被監(jiān)測時鐘CLK頻率。若監(jiān)測時鐘MCLK頻率等于被監(jiān)測時鐘CLK頻率，需要再引入一個計數(shù)器E用來消除被監(jiān)測時鐘與監(jiān)測時鐘之間由于精度不同而產(chǎn)生相對抖動所引起的誤告警。
采用上述的解決方案，可實現(xiàn)對各種周期的時鐘信號進(jìn)行監(jiān)測告警。本解決方案可采用集成電路搭接方式實現(xiàn)，也可采用可編程邏輯器件等多種方式實現(xiàn)。本發(fā)明也可用于周期脈沖信號告警檢測，原理與時鐘檢測相同。
圖2為本發(fā)明在檢測時鐘等于被檢測時鐘時的電路原理圖。
參見

圖1，圖1是在可編程器件中用語言實現(xiàn)的一個實例，它包括計數(shù)器A、觸發(fā)器B、觸發(fā)器C、比較器D。其中，計數(shù)器A接收外部的被檢測時鐘CLK，其輸出與觸發(fā)器B輸入相連，觸發(fā)器B輸出與觸發(fā)器C輸入相連，觸發(fā)器B、觸發(fā)器C的輸出與比較器D的輸入相連，檢測時鐘MCLK作為觸發(fā)時鐘同時連到觸發(fā)器B、觸發(fā)器C、比較器D，比較器D的輸出ALM為告警輸出信號。
上述電路的工作原理為計數(shù)器A對被檢測時鐘CLK的計數(shù)輸出值為a；觸發(fā)器B在檢測時鐘MCLK的上升沿對a值進(jìn)行鎖存，也就是對計數(shù)器A的當(dāng)前值進(jìn)行鎖存，輸出為b；觸發(fā)器C在檢測時鐘MCLK的上升沿對b值進(jìn)行鎖存，也就是對計數(shù)器A的前一狀態(tài)值進(jìn)行鎖存，輸出為c。當(dāng)CLK正常時，因為MCLK小于CLK，所以b≠c，比較器D在檢測時鐘MCLK的下降沿對b、c值進(jìn)行比較，因b≠c，所以比較器D的輸出ALM為低，不告警；當(dāng)CLK丟失時，計數(shù)器A輸出值a不再變化，顯然會出現(xiàn)b＝c＝a也不再變化，故比較器D的輸出ALM為高，產(chǎn)生告警。當(dāng)CLK信號再次正常出現(xiàn)時，b≠c，告警消失。
當(dāng)MCLK等于CLK時，被監(jiān)測時鐘與監(jiān)測時鐘之間由于精度不同會產(chǎn)生相位相對漂移抖動，這會引起圖1告警電路的誤告警，所以需要在上述描述基礎(chǔ)上再引入一個計數(shù)器E用來消除這種誤告警，原理框圖如圖2所示，圖2中計數(shù)器E以前部分和對圖1的描述相同，只是將圖1的告警輸出ALM換成了d，作為圖2計數(shù)器E的計數(shù)使能輸入，圖2的告警輸出ALM由計數(shù)器E的某個輸出位或進(jìn)位位控制，CLK的上升沿作為計數(shù)器E的清零端，MCLK作為計數(shù)器E的計數(shù)脈沖。CLK正常時，當(dāng)因被監(jiān)測時鐘與監(jiān)測時鐘之間由于精度不同產(chǎn)生相位相對漂移時，可能在某個時刻觸發(fā)器B、C的輸出會產(chǎn)生b＝c而導(dǎo)致比較器D輸出d為高，此時計數(shù)器E被使能，會開始對MCLK計數(shù)，但在CLK的下一個上升沿，計數(shù)器E會被清零，這樣一來計數(shù)器E不會產(chǎn)生告警；當(dāng)CLK丟失時，由于b＝c，d為高，計數(shù)器E一直被使能，計數(shù)器E會產(chǎn)生循環(huán)計數(shù)輸出，即產(chǎn)生告警脈沖。當(dāng)CLK再次正常時，計數(shù)器E被清零，告警取消，b≠c，d為低計數(shù)器E被禁能，無告警產(chǎn)生。
權(quán)利要求
1.一種低頻時鐘監(jiān)測高頻時鐘脈沖丟失檢測電路，采用一個穩(wěn)定的監(jiān)測時鐘MCLK，一個計數(shù)器A，兩個觸發(fā)器B、C，一個比較器D，其特征在于計數(shù)器A對被監(jiān)測時鐘CLK計數(shù)，觸發(fā)器B記錄計數(shù)器A的當(dāng)前狀態(tài)，觸發(fā)器C記錄計數(shù)器A的前一狀態(tài)，并由比較器D對觸發(fā)器B、C的輸出值做比較，檢測時鐘丟失，輸出ALM為告警輸出信號。
2.如權(quán)利要求1所述的低頻時鐘監(jiān)測高頻時鐘脈沖丟失檢測電路，其特征在于，所述監(jiān)測時鐘MCLK作為觸發(fā)器B、C的觸發(fā)脈沖，監(jiān)測時鐘MCLK頻率小于或等于被監(jiān)測時鐘CLK頻率。
3.如權(quán)利要求1所述的低頻時鐘監(jiān)測高頻時鐘脈沖丟失檢測電路，其特征在于，所述若監(jiān)測時鐘MCLK頻率等于被監(jiān)測時鐘CLK頻率，需要再引入一個計數(shù)器E用來消除被監(jiān)測時鐘與監(jiān)測時鐘之間由于精度不同而產(chǎn)生相對抖動所引起的誤告警。
全文摘要
本發(fā)明公開了一種低頻時鐘監(jiān)測高頻時鐘脈沖丟失檢測電路，采用一個穩(wěn)定的監(jiān)測時鐘MCLK，一個計數(shù)器A，兩個觸發(fā)器B、C，一個比較器D；計數(shù)器A對被監(jiān)測時鐘CLK計數(shù)，觸發(fā)器B記錄計數(shù)器A的當(dāng)前狀態(tài)，觸發(fā)器C記錄計數(shù)器A的前一狀態(tài)，并由比較器D對觸發(fā)器B、C的輸出值做比較，檢測時鐘丟失，輸出ALM為告警輸出信號。可實現(xiàn)對各種周期的時鐘信號或周期脈沖信號的監(jiān)測告警。本發(fā)明的低頻時鐘監(jiān)測高頻時鐘脈沖丟失檢測電路可采用集成電路搭接方式實現(xiàn)，也可采用可編程邏輯器件等多種方式實現(xiàn)。
文檔編號H03K5/00GK1474508SQ0313434
公開日2004年2月11日 申請日期2003年7月2日 優(yōu)先權(quán)日2003年7月2日
發(fā)明者賈昊男 申請人:西安大唐電信有限公司