專(zhuān)利名稱(chēng)：高速管線a/d轉(zhuǎn)換器的時(shí)鐘控制方法及其鎖存時(shí)鐘生成器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高速管線A/D轉(zhuǎn)換器的時(shí)鐘控制方法和管線A/D轉(zhuǎn)換器的時(shí) 鐘控制用鎖存(latch)時(shí)鐘生成器{Timing Controlling Method at High-Speed Pipelined A/D Converters and Latch Clock Generator for High-SpeedPipelined A/D Converters}。詳細(xì)地說(shuō)，本發(fā)明涉及到以下時(shí)鐘控制 方法及其使用的鎖存時(shí)鐘生成器在高速運(yùn)轉(zhuǎn)的管線A/D轉(zhuǎn)換器中，能夠確 保充分的時(shí)鐘空余(margin),使高速運(yùn)轉(zhuǎn)非常有用，而且，能夠防止模擬組 件等的不必要功率消耗，實(shí)現(xiàn)管線A/D轉(zhuǎn)換器的低功率運(yùn)轉(zhuǎn)。
背景技術(shù)：
近來(lái)，CD (Compact Disk)和DVD (Digital Versatile Disk)等光盤(pán)存儲(chǔ) 和播放設(shè)備生產(chǎn)技術(shù)飛速發(fā)展，而且，在高速信息處理設(shè)備中，A/D轉(zhuǎn)換器的 速度類(lèi)型也變得多樣化。對(duì)于高速A/D轉(zhuǎn)換器來(lái)說(shuō)，雖然有全閃爍(Full Flash) 形態(tài)的A/D轉(zhuǎn)換器，但是其顯像度(Resolution)受到限制，在結(jié)構(gòu)上要消耗 大量的電量，所以很難達(dá)到高速運(yùn)轉(zhuǎn)狀態(tài)下的低功率高顯像度效果。因此， 能夠同時(shí)實(shí)現(xiàn)高顯像度和高速效果的管線(Pipeline) A/D轉(zhuǎn)換器便被用于很 多的應(yīng)用領(lǐng)域。雖然如此，但是對(duì)于管線A/D轉(zhuǎn)換器來(lái)說(shuō)，在體現(xiàn)高速效果 時(shí)，在希望的時(shí)鐘內(nèi)，必須對(duì)模擬(Analog)信號(hào)進(jìn)行處理，所以必須消耗大 量電量，時(shí)鐘(Timing)也受到限制，所以給體現(xiàn)高速效果帶來(lái)很多困難。
現(xiàn)存最典型形態(tài)的管線A/D轉(zhuǎn)換器如圖1所示。包括SHA (sample-and-hold:取樣及保持放大器)11和與SHA的輸出端電連接的多級(jí)相串聯(lián)的轉(zhuǎn)換 電路12,以及與多級(jí)轉(zhuǎn)換電路12的輸出端電連接的一數(shù)字錯(cuò)誤修正邏輯電路 (Digital Error Correction Logic, D(X) 13。
各端輸入的模擬信號(hào)為m-位(nrbit)閃爍A/D轉(zhuǎn)換器和乘法模擬轉(zhuǎn)換器 (以下簡(jiǎn)稱(chēng)MDAC : Multiplying Digital to Analog Converter)的輸入信號(hào)。
圖2是構(gòu)成原有管線A/D轉(zhuǎn)換器的各轉(zhuǎn)換電路的結(jié)構(gòu)示意圖。各轉(zhuǎn)換電 路12包括一閃爍A/D轉(zhuǎn)換器121和一 MDAC121。閃爍A/D轉(zhuǎn)換器121由前置 放大器1211、鎖存器1212和編碼器1213(Encoder)所構(gòu)成。MDAC122包括 MC1221和放大器1222。閃爍A/D轉(zhuǎn)換器輸出的數(shù)字編碼(Digital Code)被 傳輸?shù)組DAC，制成參照電壓使用，MDAC對(duì)所輸入的模擬信號(hào)和參照電壓差 (Residue)進(jìn)行放大，并被傳輸?shù)较乱患?jí)。這種信號(hào)流動(dòng)的時(shí)鐘流程如圖3所 示。
用于驅(qū)動(dòng)管線A/D轉(zhuǎn)換器的時(shí)鐘使用非重疊兩相時(shí)鐘(Non-Overlapping Two-Phase Clock)類(lèi)型的時(shí)鐘信號(hào)QO和QE。如上所述，MDAC接收到閃爍A/D 轉(zhuǎn)換器輸入的編碼，并進(jìn)行放大。因此，在MDAC開(kāi)始進(jìn)行放大前，閃爍A/D轉(zhuǎn) 換器必須有輸出功率。同時(shí)，MDAC進(jìn)行放大時(shí)的輸出功率必須加入到Tw內(nèi)， 才能夠獲得所需要的顯像度?，F(xiàn)有的A/D轉(zhuǎn)換器利用QE時(shí)鐘的下降沿(Falling Edge),制成比較器的鎖存時(shí)鐘，同時(shí)，在AT12期間，將數(shù)字編碼輸入MDAC 內(nèi)。同時(shí)，根據(jù)模擬數(shù)據(jù)的不同，MMC必須在TV內(nèi)對(duì)模擬信號(hào)進(jìn)行處理。同 時(shí)，如果ADC慢慢高速運(yùn)轉(zhuǎn)，時(shí)鐘的周期變短，由此，AT12也隨著變短。從 鎖存時(shí)鐘的上升沿(Rising Edge)起，使構(gòu)成閃爍A/D轉(zhuǎn)換器的鎖存器開(kāi)始運(yùn) 轉(zhuǎn)，輸入MDAC內(nèi)的數(shù)字編碼的輸出時(shí)鐘ATLD便是空余。在低速運(yùn)轉(zhuǎn)的A/D 轉(zhuǎn)換器中，因?yàn)锳T12 > ATLD ，所以，MDAC的設(shè)置時(shí)鐘等于Tw便可以。但 是，高速運(yùn)轉(zhuǎn)時(shí)，便滿足AT12 〈 ATLD ， MDAC開(kāi)始放大后，因?yàn)殚_(kāi)始接收 數(shù)字編碼，所以截止獲得所需要的電壓前，MDAC的設(shè)置時(shí)鐘被限制在Tw以下。 因此，為了設(shè)置高速輸出，所以便需要更多的電力消耗，從而造成電量的不 必要增加和浪費(fèi)。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述問(wèn)題而提出的一種高速管線A/D轉(zhuǎn)換器的時(shí)鐘控 制方法及其鎖存時(shí)鐘生成器，使用該高速管線A/D轉(zhuǎn)換器的時(shí)鐘控制方法及 能夠進(jìn)行時(shí)鐘控制的管線A/D轉(zhuǎn)換器的時(shí)鐘控制用鎖存時(shí)鐘生成器在高速運(yùn) 轉(zhuǎn)的管線A/D轉(zhuǎn)換器中，能夠確保充分的時(shí)鐘空余，不僅使高速運(yùn)轉(zhuǎn)非常有 用，而且能夠防止模擬組件不必要電力消耗等。
為了實(shí)現(xiàn)上述目的，本發(fā)明的高速管線A/D轉(zhuǎn)換器的時(shí)鐘控制方法具有 包括以下四個(gè)步驟的特征輸入模擬信號(hào)，并在前置放大器中放大的步驟； 利用附加的時(shí)鐘，將鎖存器開(kāi)啟的步驟；經(jīng)過(guò)超過(guò)延遲時(shí)鐘(TLD)的特定時(shí)鐘 后，將數(shù)字編碼輸入MDAC的步驟；對(duì)輸入MDAC的信號(hào)和原來(lái)輸入的模擬信 號(hào)間的信號(hào)差進(jìn)行放大的步驟。
在本發(fā)明中，最好讓鎖存器開(kāi)啟，將控制前置放大器放大的時(shí)鐘信號(hào)(QE) 和使時(shí)鐘信號(hào)通過(guò)下降沿(delay-chain)所獲得的輸出信號(hào)作為與非門(mén)(N認(rèn)D gate)的輸入信號(hào)，并將所獲得的輸出信號(hào)作為鎖存信號(hào)進(jìn)行控制，此時(shí)，下 降沿中能夠包括奇數(shù)個(gè)轉(zhuǎn)換器電路。
同時(shí)，本發(fā)明中下降沿任意一個(gè)輸入端都包含電學(xué)連接的與非門(mén)。將控 制前置放大器放大的時(shí)鐘信號(hào)(QE)和使時(shí)鐘信號(hào)通過(guò)下降沿所獲得的輸出信 號(hào)作為與非門(mén)的各輸入信號(hào)，提供生成鎖存時(shí)鐘的高速管線的時(shí)鐘控制用鎖 存時(shí)鐘生成器。此時(shí)，下降沿中包括奇數(shù)個(gè)轉(zhuǎn)換器電路。
如上所述，本發(fā)明利用附加的鎖存時(shí)鐘，從閃爍A/D轉(zhuǎn)換器有輸出開(kāi)始， 截止MADC開(kāi)始放大，能夠產(chǎn)生空余時(shí)間(Timing Margin)。此時(shí)，雖然存在 越多的空余時(shí)鐘越好，但是也應(yīng)該考慮到模擬輸入信號(hào)被前置放大器放大的 時(shí)鐘，所以很難使之非常大。利用調(diào)節(jié)空余時(shí)間的方法，下降沿如果使用轉(zhuǎn) 換器電路，便能夠調(diào)節(jié)轉(zhuǎn)換器的個(gè)數(shù)。
在本發(fā)明中使用的前置放大器如果沒(méi)有重置(reset)比較好。如果有重 置，便會(huì)給輸入MADC的模擬信號(hào)帶來(lái)抖顫。同時(shí)，必須確保能夠?qū)Ω咚傩盘?hào) 進(jìn)行放大的帶寬。
綜上所述，本發(fā)明的是一項(xiàng)非常有價(jià)值的發(fā)明，其效果在于在利用附 加的時(shí)鐘高速運(yùn)轉(zhuǎn)的管線A/D轉(zhuǎn)換器中，能夠確保充分的時(shí)鐘空余，不僅使 高速運(yùn)轉(zhuǎn)非常有用，而且能夠防止模擬組件不必要電力消耗等。


本發(fā)明的具體特征性能由以下的實(shí)施例及其附圖進(jìn)一步描述。
圖1是原有普通管線A/D轉(zhuǎn)換器的構(gòu)成示意圖2是構(gòu)成原有管線A/D轉(zhuǎn)換器的各構(gòu)件(stage)結(jié)構(gòu)示意圖3是構(gòu)成原有管線A/D轉(zhuǎn)換器的各構(gòu)件時(shí)鐘流程圖4是構(gòu)成本發(fā)明的管線A/D轉(zhuǎn)換器的各構(gòu)件時(shí)鐘流程圖5是本發(fā)明的鎖存時(shí)鐘生成器的電路圖。
圖6是構(gòu)成本發(fā)明的管線A/D轉(zhuǎn)換器各構(gòu)件具體時(shí)鐘流程圖。
具體實(shí)施例方式
下面參照附圖對(duì)本發(fā)明的裝置及其方法的理想實(shí)施例進(jìn)行詳細(xì)說(shuō)明。
圖4是本發(fā)明的時(shí)鐘控制方法流程圖。這里，QL利用圖5鎖存時(shí)鐘生成 器5的電路，能夠生成QE并輸入。請(qǐng)配合參見(jiàn)圖5，圖5是本發(fā)明的鎖存時(shí) 鐘生成器的電路圖。本發(fā)明的一種高速管線的時(shí)鐘控制用鎖存時(shí)鐘生成器， 其下降沿任意一個(gè)輸入端都包括電學(xué)連接的與非門(mén)T，將控制前置放大器放大 的時(shí)鐘信號(hào)(QE)和上述時(shí)鐘信號(hào)通過(guò)下降沿所獲得的信號(hào)作為與非門(mén)T的各 輸入信號(hào)，并生成鎖存時(shí)鐘。此時(shí)，下降沿中包括奇數(shù)個(gè)轉(zhuǎn)換器電路。
利用圖4的方式，在圖3所顯示的普通管線A/D轉(zhuǎn)換器的時(shí)鐘結(jié)構(gòu)中， 鎖存器運(yùn)行時(shí)，便能夠知道C0MP區(qū)間增大了。這便意味著鎖存器開(kāi)始運(yùn)行到 向MDAC輸入數(shù)字信號(hào)時(shí)的時(shí)間變長(zhǎng)了。這樣，在MDAC開(kāi)始放大前，因?yàn)閿?shù) 字編碼充足，所以能夠保證正常運(yùn)行。圖中RESET表示"重置"；C0MP表 示"比較";SAMPLE表示"取樣";AMPLIF表示"振幅"。
本發(fā)明的時(shí)鐘控制信號(hào)流程如圖6所示。如果利用QE輸入模擬信號(hào)，前 置放大器便開(kāi)始放大61，在QL的上升沿鎖存器開(kāi)啟(Turn-on)開(kāi)始比較鎖存 62。由此，在延遲時(shí)鐘TLD 63以后，數(shù)字編碼被輸入到MDAC。因此，MDAC 在Q0的上升沿便開(kāi)始放大64。這里，從閃爍A/D轉(zhuǎn)換器有輸出信號(hào)開(kāi)始，截 至到MDAC開(kāi)始放大，存在充分的空余時(shí)鐘(65或者時(shí)鐘空余)。雖然存在越多 的空余時(shí)鐘越好，但是也應(yīng)該考慮到模擬輸入信號(hào)被前置放大器放大的時(shí)鐘， 所以不是過(guò)分大則比較好。
本發(fā)明理想實(shí)施例的時(shí)鐘控制方法對(duì)于高速運(yùn)轉(zhuǎn)(200MHz以上比較理想) 的管線A/D轉(zhuǎn)換器非常有用。對(duì)于低速運(yùn)轉(zhuǎn)的轉(zhuǎn)換器來(lái)說(shuō)，也不存在下降沿 太大的憂慮。
如上所述，本發(fā)明理想實(shí)施例僅是為了例示目的，并非用以限定本發(fā)明。
任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，都可作各種的等效 的改變或替換，因此本發(fā)明的保護(hù)范圍以所附的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
權(quán)利要求
1、一種高速管線的A/D轉(zhuǎn)換器的時(shí)鐘控制方法，其特征在于，包括以下四個(gè)步驟輸入模擬信號(hào)，并在前置放大器中放大的步驟；利用附加的時(shí)鐘，將鎖存器開(kāi)啟的步驟；經(jīng)過(guò)超過(guò)延遲時(shí)鐘的特定時(shí)鐘后，將數(shù)字編碼輸入乘法模擬轉(zhuǎn)換的步驟；對(duì)輸入乘法模擬轉(zhuǎn)換的信號(hào)和原來(lái)輸入的模擬信號(hào)間的信號(hào)差進(jìn)行放大的步驟。
2、 如權(quán)利要求1所述的時(shí)鐘控制方法，其特征在于讓鎖存器開(kāi)啟，將 控制前置放大器放大的時(shí)鐘信號(hào)和使時(shí)鐘信號(hào)通過(guò)下降沿所獲得的輸出信號(hào) 作為與非門(mén)的輸入信號(hào)，并將所獲得的輸出信號(hào)作為鎖存信號(hào)進(jìn)行控制。
3、 如權(quán)利要求2所述的時(shí)鐘控制方法，其特征在于下降沿中能夠包括 奇數(shù)個(gè)轉(zhuǎn)換器電路。
4、 如權(quán)利要求1所述的時(shí)鐘控制方法，其特征在于所使用的前置放大 器沒(méi)有重置。
5、 一種高速管線的時(shí)鐘控制用鎖存時(shí)鐘生成器，其特征在于下降沿任 意一個(gè)輸入端都包括電學(xué)連接的與非門(mén)，將控制前置放大器放大的時(shí)鐘信號(hào) 和上述時(shí)鐘信號(hào)通過(guò)下降沿所獲得的信號(hào)作為與非門(mén)的各輸入信號(hào)，并生成 鎖存時(shí)鐘。
6、 如權(quán)利要求5所述的鎖存時(shí)鐘生成器，其特征在于下降沿包括奇數(shù) 個(gè)轉(zhuǎn)換器電路。
全文摘要
本發(fā)明涉及高速管線A/D轉(zhuǎn)換器的時(shí)鐘控制方法及其鎖存時(shí)鐘生成器。管線A/D轉(zhuǎn)換器時(shí)鐘控制方法包括以下特征輸入模擬信號(hào)，并在前置放大器中放大的步驟；利用附加的時(shí)鐘，將鎖存器開(kāi)啟的步驟；經(jīng)過(guò)超過(guò)延遲時(shí)鐘的特定時(shí)鐘后，將數(shù)字編碼輸入MDAC的步驟；對(duì)輸入MDAC的信號(hào)和原來(lái)輸入的模擬信號(hào)間的信號(hào)差進(jìn)行放大的步驟。鎖存時(shí)鐘生成器將控制前置放大器放大的時(shí)鐘信號(hào)和使時(shí)鐘信號(hào)通過(guò)下降沿所獲得的輸出信號(hào)作為與非門(mén)的各輸入信號(hào)，提供生成鎖存時(shí)鐘的高速管線的時(shí)鐘控制用鎖存時(shí)鐘生成器。本發(fā)明在高速運(yùn)轉(zhuǎn)的管線A/D轉(zhuǎn)換器中，能夠確保充分的時(shí)鐘空余，不僅使高速運(yùn)轉(zhuǎn)非常有用，而且能夠防止模擬組件不必要電力消耗等。
文檔編號(hào)H03M1/10GK101102112SQ20061002861
公開(kāi)日2008年1月9日 申請(qǐng)日期2006年7月5日 優(yōu)先權(quán)日2006年7月5日
發(fā)明者張永壽, 金信煦 申請(qǐng)人:上海樂(lè)金廣電電子有限公司