專利名稱：帶有具動(dòng)態(tài)可調(diào)相位偏移能力、高速運(yùn)行及同時(shí)更新多個(gè)脈寬調(diào)制工作循環(huán)寄存器的脈 ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有數(shù)字脈寬調(diào)制(PWM)功能的數(shù)字處理器，且更具體而言涉及一種帶有具有動(dòng)態(tài)可調(diào)相位偏移能力、高速運(yùn)行及同時(shí)更新多個(gè)脈寬調(diào)制工作循環(huán)寄存器的脈寬調(diào)制模塊的數(shù)字處理器。
背景技術(shù)：
當(dāng)前，數(shù)字或模擬脈寬調(diào)制(PWM)產(chǎn)生裝置均不具有在PWM產(chǎn)生裝置運(yùn)行的同時(shí)改變PWM相位偏移的功能?，F(xiàn)有的與微控制器相集成的數(shù)字PWM產(chǎn)生裝置設(shè)計(jì)用來(lái)滿足電動(dòng)機(jī)控制工業(yè)中的技術(shù)要求。
在現(xiàn)有模擬PWM產(chǎn)生裝置中，有意地使PWM輸出信號(hào)之間的相位關(guān)系為固定的。商家生產(chǎn)兩相、三相或四相輸出的裝置，其中各輸出之間的相位關(guān)系是均勻地分布于整個(gè)PWM周期中。在摩托羅拉MC68HC08SR12及MC68HC908SR12裝置中構(gòu)建具有偏移PWM信號(hào)相位的功能的數(shù)字PWM模塊1304，但這些裝置無(wú)法在PWM產(chǎn)生器運(yùn)行的同時(shí)改變PWM輸出之間的相位關(guān)系。2003年2月25日頒予的第6,525,501號(hào)美國(guó)專利闡述一種用于實(shí)施多個(gè)同時(shí)進(jìn)行的工作循環(huán)寄存器更新的方法。
因此，所屬領(lǐng)域中需要具有為新電源應(yīng)用所需的可動(dòng)態(tài)更新PWM相位偏移功能，包括格式模式、相移功能、多個(gè)同時(shí)進(jìn)行的PWM工作循環(huán)寄存器更新及先進(jìn)的模擬-數(shù)字轉(zhuǎn)換器(ADC)觸發(fā)器定時(shí)功能。

發(fā)明內(nèi)容
本發(fā)明通過(guò)為與數(shù)字處理器(例如微處理器、微控制器、數(shù)字信號(hào)處理器及類似裝置)集成(附接)在一起的數(shù)字式PWM產(chǎn)生模塊(裝置)提供將適用于操作及控制先進(jìn)電源系統(tǒng)的特征，來(lái)克服現(xiàn)有技術(shù)的上述問(wèn)題以及其他缺點(diǎn)及不足。
本發(fā)明包括一PWM產(chǎn)生器，其特點(diǎn)是極高速度及高分辨功能，并且還包括產(chǎn)生標(biāo)準(zhǔn)的互補(bǔ)PWM、推挽PWM、可變偏移PWM、多相PWM、限流PWM、電流復(fù)位PWM及獨(dú)立時(shí)基PWM、同時(shí)進(jìn)一步為ADC模塊提供相對(duì)于所述PWM信號(hào)精確定時(shí)的自動(dòng)觸發(fā)的功能。
這些特征尤其有利于控制一種需要極高速度運(yùn)行的電源，以獲得高切換頻率下的高分辨率、及改變用于驅(qū)動(dòng)電源功率組件的各PWM輸出信號(hào)之間相位關(guān)系的能力。
本發(fā)明的一附加特征使一數(shù)字處理器能夠存取單個(gè)PWM工作循環(huán)寄存器來(lái)同時(shí)更新任何及/或所有PWM產(chǎn)生器，以與更新多個(gè)工作循環(huán)寄存器相比減少所述數(shù)字處理器的工作負(fù)荷。
根據(jù)各具體實(shí)例性實(shí)施例，可動(dòng)態(tài)更新的相位偏移PWM產(chǎn)生可例如按下述兩種方式中的一種來(lái)實(shí)施(1)PWM產(chǎn)生模塊可使用一數(shù)字加法器模塊來(lái)將一偏移量加至PWM周期計(jì)數(shù)器。此計(jì)數(shù)器與加法器組合為所述偏移PWM信號(hào)產(chǎn)生提供時(shí)基。使用一具有獨(dú)特機(jī)理的加法器模塊來(lái)處理“翻轉(zhuǎn)”情形而無(wú)需額外的比較器邏輯。(2)所述PWM產(chǎn)生模塊可使用多個(gè)計(jì)數(shù)器模塊來(lái)產(chǎn)生偏移PWM信號(hào)，所述偏移PWM信號(hào)是通過(guò)將所述多個(gè)PWM計(jì)數(shù)器中的每一個(gè)初始化至用戶指定的值來(lái)產(chǎn)生的。一模塊為各PWM產(chǎn)生器之間的計(jì)數(shù)器模塊提供同步。
為實(shí)現(xiàn)極高速度的運(yùn)行，所述PWM計(jì)數(shù)器模塊采用一新穎的計(jì)數(shù)器模塊。為了在以新的工作循環(huán)信息更新多個(gè)PWM產(chǎn)生器時(shí)減小所述數(shù)字處理器的工作負(fù)荷，使用多個(gè)多路復(fù)用器來(lái)將所述工作循環(huán)值自一主工作循環(huán)(MDC)寄存器路由至所有PWM產(chǎn)生器。每一PWM產(chǎn)生器均可有選擇地使用其自身的PWM工作循環(huán)(PDC)寄存器或來(lái)自共用MDC寄存器的數(shù)據(jù)。因此，可對(duì)多個(gè)PWM產(chǎn)生器有利地應(yīng)用由所述數(shù)字處理器存取的單個(gè)寄存器。
通過(guò)下文出于揭示目的而給出并應(yīng)結(jié)合附圖來(lái)閱讀的對(duì)各具體實(shí)例性實(shí)施例的說(shuō)明將易知其他技術(shù)特征及優(yōu)點(diǎn)。


通過(guò)結(jié)合附圖閱讀下文說(shuō)明，可獲得對(duì)本發(fā)明及其優(yōu)點(diǎn)的更全面了解，在圖式中圖1a-1g圖解說(shuō)明用于功率轉(zhuǎn)換應(yīng)用的各種PWM信號(hào)格式的時(shí)序圖；圖2圖解說(shuō)明各種PWM信號(hào)空載時(shí)間格式的時(shí)序圖；圖3圖解說(shuō)明一用于產(chǎn)生相位偏移PWM的加法器-減法器的具體實(shí)例性實(shí)施例的示意性方塊圖；圖4圖解說(shuō)明一用于產(chǎn)生相位偏移PWM的復(fù)式計(jì)數(shù)器的具體實(shí)例性實(shí)施例的示意性方塊圖；圖5圖解說(shuō)明用于同時(shí)更新多個(gè)PWM工作循環(huán)值的多個(gè)多路復(fù)用器的一具體實(shí)例性實(shí)施例的示意性方塊圖；圖6圖解說(shuō)明一用于產(chǎn)生PWM的高速定時(shí)器/計(jì)數(shù)器的具體實(shí)例性實(shí)施例的示意性方塊圖；圖7圖解說(shuō)明一用于改良來(lái)自PWM產(chǎn)生器的PWM信號(hào)的分辨率的微調(diào)模塊的具體實(shí)例性實(shí)施例的示意性方塊圖；圖8圖解說(shuō)明一PWM擴(kuò)展器及一PWM收縮器的具體實(shí)例性實(shí)施例的示意性時(shí)序圖；
圖9圖解說(shuō)明一用于改良PWM信號(hào)的相位偏移、空載時(shí)間及工作循環(huán)的分辨率的電路的具體實(shí)例性實(shí)施例的示意性方塊圖；圖10圖解說(shuō)明一模擬-數(shù)字轉(zhuǎn)換器的觸發(fā)電路的具體實(shí)例性實(shí)施例的示意性方塊圖；圖11圖解說(shuō)明一用于產(chǎn)生推挽模式PWM信號(hào)的電路的具體實(shí)例性實(shí)施例的示意性方塊圖；圖12圖解說(shuō)明一用于支持電流復(fù)位PWM模式的圖11的改進(jìn)型電路的具體實(shí)例性實(shí)施例的示意性方塊圖；及圖13圖解說(shuō)明一帶有具有動(dòng)態(tài)可調(diào)相位偏移能力、高速運(yùn)行及同時(shí)更新多個(gè)脈寬調(diào)制工作循環(huán)寄存器的脈寬調(diào)制模塊的數(shù)字處理器。
本發(fā)明可易于作出各種修改及替代形式。本發(fā)明的各具體實(shí)施例以舉例方式圖解說(shuō)明于附圖中并詳細(xì)闡述于本文中。然而，應(yīng)了解，本文中對(duì)各具體實(shí)施例所作的說(shuō)明并非意欲將本發(fā)明限定至所揭示的特定形式。而是，意欲涵蓋歸屬于由隨附權(quán)利要求書(shū)所界定的本發(fā)明精神及范圍內(nèi)的所有修改、替代及等效形式。
具體實(shí)施例方式
現(xiàn)在參見(jiàn)圖式，圖中示意性地圖解說(shuō)明本發(fā)明的各實(shí)例性實(shí)施例的細(xì)節(jié)。圖式中相同的元件將由相同的編號(hào)表示，且相似的元件將由帶有不同的小寫(xiě)字母后綴的相同編號(hào)表示。
電源設(shè)計(jì)需要使用與功率轉(zhuǎn)換(應(yīng)用)模塊的模塊拓?fù)湎嗥ヅ涞腜WM信號(hào)格式。這些PWM模式信號(hào)格式在圖1a-1g中圖解說(shuō)明如下圖1a標(biāo)準(zhǔn)互補(bǔ)模式PWM圖1b推挽模式PWM圖1c多相模式PWM圖1d可變相位偏移模式PWM圖1e限流模式PWM圖If電流復(fù)位模式PWM圖1g獨(dú)立時(shí)基模式PWM電源應(yīng)用在提供高頻PWM切換的同時(shí)需要高的工作循環(huán)分辨率。根據(jù)本發(fā)明各具體實(shí)例性實(shí)施例，與任一已知PWM產(chǎn)生器技術(shù)產(chǎn)品的速度功能相比，一種新的、新穎的且非顯而易見(jiàn)的PWM產(chǎn)生器設(shè)計(jì)提供高達(dá)16倍的分辨率。本文中所揭示的各具體實(shí)例性實(shí)施例可提供高分辨率的高頻PWM切換信號(hào)。一具體實(shí)例性實(shí)施例圖解說(shuō)明于圖6中，且另一具體實(shí)例性實(shí)施例圖解說(shuō)明于圖7-9中。
參見(jiàn)圖13，圖中描繪一帶有具有動(dòng)態(tài)可調(diào)相位偏移能力、高速運(yùn)行及同時(shí)更新多個(gè)脈寬調(diào)制工作循環(huán)寄存器的脈寬調(diào)制模塊的數(shù)字處理器。數(shù)字處理器1302可(例如)為(但不限于)微處理器、微控制器、數(shù)字信號(hào)處理器(DSP)、應(yīng)用專用集成電路(ASIC)、可編程邏輯陣列(PLA)及類似裝置。脈寬調(diào)制(PWM)模塊1304可耦合至數(shù)字處理器1302，并可封裝于與數(shù)字處理器1302相同的集成電路封裝中。數(shù)字處理器1302及PWM模塊1304可制作于同一集成電路小片(未顯示)上，也可制作于不同的集成電路小片上并共同封裝于一個(gè)集成電路封裝中，或者其可封裝于分立的集成電路封裝中。
根據(jù)本發(fā)明各實(shí)例性實(shí)施例，PWM模塊1304具有在確定互補(bǔ)PWM信號(hào)之間插入非現(xiàn)用PWM(空載時(shí)間)時(shí)間周期的能力。此種強(qiáng)制的非重疊時(shí)間稱作正的空載時(shí)間。PWM模塊1304還具有插入負(fù)空載時(shí)間-其為強(qiáng)制的PWM信號(hào)重疊-的能力。這些空載時(shí)間波形格式圖解說(shuō)明于圖2中。
PWM產(chǎn)生器模塊還具有產(chǎn)生相對(duì)于PWM信號(hào)的上升及下降精確定時(shí)的觸發(fā)信號(hào)的獨(dú)特功能，以用于向一模擬-數(shù)字轉(zhuǎn)換器(ADC)模塊發(fā)出命令，所述模擬-數(shù)字轉(zhuǎn)換器(ADC)模塊適于進(jìn)行采樣并將模擬電壓及電流測(cè)量值轉(zhuǎn)換成數(shù)字值以供數(shù)字處理器使用。此特征圖解說(shuō)明于圖10中。
參見(jiàn)圖11，圖中描繪一用于產(chǎn)生推挽模式PWM信號(hào)并實(shí)施PWM引導(dǎo)以提供推挽PWM輸出的電路的示意性方塊圖。通常，一定時(shí)器/計(jì)數(shù)器1102從零向上計(jì)數(shù)，直至由一比較器1106確定出其達(dá)到由一周期寄存器1104指定的值為止。周期寄存器1104包含一代表用于確定所述PWM周期的最大計(jì)數(shù)器值的用戶指定值。當(dāng)定時(shí)器/計(jì)數(shù)器1102與周期寄存器1104中的值相匹配時(shí)，由一來(lái)自比較器1106的復(fù)位信號(hào)清除定時(shí)器/計(jì)數(shù)器1102，且此循環(huán)重復(fù)進(jìn)行。一工作循環(huán)寄存器1108存儲(chǔ)用戶指定的工作循環(huán)值。每當(dāng)定時(shí)/計(jì)數(shù)器1102的值小于存儲(chǔ)于工作循環(huán)寄存器1108中的工作循環(huán)值時(shí)，一PWM輸出信號(hào)1120便得到確定(被驅(qū)動(dòng)至高狀態(tài))，且當(dāng)定時(shí)器/計(jì)數(shù)器值1102大于或等于存儲(chǔ)于工作循環(huán)寄存器1108中的工作循環(huán)值時(shí)，PWM輸出信號(hào)1120被解除確定(被驅(qū)動(dòng)至低狀態(tài))。推挽模式PWM信號(hào)PWMH 1116及PWML 1118可分別通過(guò)一雙態(tài)切換觸發(fā)器1110及與門1112及1114來(lái)產(chǎn)生。
根據(jù)本發(fā)明的實(shí)例性具體實(shí)施例，PWM模塊1304具有能夠產(chǎn)生可在時(shí)間上彼此相對(duì)偏移的PWM信號(hào)(相位偏移PWM也稱作相移PWM)的電路。本文中還揭示能在各PWM產(chǎn)生器之間實(shí)現(xiàn)可變同步的兩種不同的具體實(shí)例性實(shí)施例。第一具體實(shí)例性實(shí)施例圖解說(shuō)明于圖3中，且第二具體實(shí)例性實(shí)施例圖解說(shuō)明于圖4中。
參見(jiàn)圖3，圖中描繪一用于產(chǎn)生相位偏移PWM的加法器-減法器的示意性方塊圖。該加法-減法器-其總體上由編號(hào)300表示-具有同步能力，同時(shí)能夠使一PWM信號(hào)相對(duì)于其他PWM信號(hào)發(fā)生相移(偏移)。加法器/減法器300包括一由所有現(xiàn)有的PWM產(chǎn)生器模塊共享的共用定時(shí)器/計(jì)數(shù)器302。一偏移寄存器304(對(duì)于每一PWM產(chǎn)生器均是唯一的)存儲(chǔ)用戶指定的相位偏移值。周期寄存器306(由所有PWM產(chǎn)生器共享)存儲(chǔ)用戶指定的周期值。一二進(jìn)制加法器308將當(dāng)前定時(shí)器/計(jì)數(shù)器值加至所述偏移值。所得到的和代表特定PWM產(chǎn)生器模塊的偏移時(shí)基。定時(shí)器/計(jì)數(shù)器302與所述偏移量之和可能會(huì)超過(guò)周期寄存器306的值(而此是不允許發(fā)生的)。為了防止和值超過(guò)所述周期值，一減法器310從所述偏移和值中減去所述周期值。此減法類似于一定時(shí)器/計(jì)數(shù)器“翻轉(zhuǎn)”。一多路復(fù)用器(MUX)312選擇定時(shí)器/計(jì)數(shù)器302加偏移和值或定時(shí)器/計(jì)數(shù)器302加偏移量減周期值。如果所述減法器值為負(fù)數(shù)(其由最高有效位指示)或等于零(其由減法器位[15:0]為零來(lái)指示)，則所述加法器值仍小于所述周期，因而MUX 312選擇所述加法器值。如果所述減法器值為正數(shù)(MSB為零)，則MUX 312選擇所述減法器值。MUX 312的輸出表示要由PWM產(chǎn)生器使用的相位偏移時(shí)基。在一比較器314中將MUX 312輸出與工作循環(huán)寄存器316中的工作循環(huán)值相比較，以產(chǎn)生PWM輸出信號(hào)318。使用減法器310的符號(hào)(MSB)來(lái)實(shí)施加法器308輸出與減法器310輸出之間的選擇過(guò)程會(huì)節(jié)省一通?？捎糜跈z測(cè)其中定時(shí)器/計(jì)數(shù)器值加偏移值超過(guò)所述周期值的情形的比較器的“成本”。
參見(jiàn)圖4，圖中描繪一用于產(chǎn)生相位偏移PWM的復(fù)式計(jì)數(shù)器的示意性方塊圖。復(fù)式計(jì)數(shù)器400包括一共用主定時(shí)器/計(jì)數(shù)器402、一周期寄存器404及一比較器模塊406。復(fù)式計(jì)數(shù)器400是在所有PWM產(chǎn)生器之間共享。復(fù)式計(jì)數(shù)器400從零開(kāi)始向上計(jì)數(shù)，直至其定時(shí)器/計(jì)數(shù)器值等于周期寄存器404值為止。當(dāng)所述主定時(shí)器/計(jì)數(shù)器值與所述周期值相匹配時(shí)，主定時(shí)器/計(jì)數(shù)器402由比較器406復(fù)位至零，且此過(guò)程重復(fù)進(jìn)行。主定時(shí)器/計(jì)數(shù)器402為每一PWM產(chǎn)生器中的個(gè)別定時(shí)器/計(jì)數(shù)器提供同步信息。
每一PWM產(chǎn)生器中的個(gè)別定時(shí)器/計(jì)數(shù)器在由用戶在偏移寄存器408中指定的值處開(kāi)始計(jì)數(shù)。這些個(gè)別定時(shí)器/計(jì)數(shù)器中的每一個(gè)均向上計(jì)數(shù)，直至其與主周期寄存器404中的值相匹配為止。當(dāng)個(gè)別專用定時(shí)器/計(jì)數(shù)器等于所述周期值時(shí)，其復(fù)位至零并開(kāi)始重新向上計(jì)數(shù)。每當(dāng)主定時(shí)器/計(jì)數(shù)器402等于周期寄存器404中的周期值時(shí)，以其相應(yīng)的偏移寄存器值來(lái)加載個(gè)別定時(shí)器/計(jì)數(shù)器402。將每一個(gè)別定時(shí)器/計(jì)數(shù)器的輸出與其相應(yīng)的工作循環(huán)值相比較，以產(chǎn)生PWM輸出信號(hào)。
參見(jiàn)圖5，圖中描繪用于同時(shí)更新多個(gè)PWM工作循環(huán)值的多個(gè)多路復(fù)用器502a-502n的示意性方塊圖。根據(jù)本發(fā)明的各實(shí)例性具體實(shí)施例，PWM模塊1304具有如下能力通過(guò)允許多個(gè)PWM產(chǎn)生器504a-504n共享一共用主工作循環(huán)寄存器506而非要求單獨(dú)地更新每一個(gè)PWM產(chǎn)生器工作循環(huán)寄存器508a-508n來(lái)減小數(shù)字處理器(未顯示)的工作負(fù)載。
圖6圖解說(shuō)明一種構(gòu)建用于使用圖3中所述的一般化方法來(lái)產(chǎn)生PWM的高速定時(shí)器/計(jì)數(shù)器模塊的獨(dú)特方法。定時(shí)器/計(jì)數(shù)器模塊基本上為具有一用于遞增所述定時(shí)器/計(jì)數(shù)器的加法器模塊的寄存器。由于將一“進(jìn)位”自定時(shí)器/計(jì)數(shù)器的最低有效位傳播至最高有效位所需的時(shí)間，設(shè)計(jì)以極高速度運(yùn)行的大的(16位)定時(shí)器/計(jì)數(shù)器模塊比較困難。另一困難的設(shè)計(jì)問(wèn)題是在將所述定時(shí)器/計(jì)數(shù)器輸出與所述工作循環(huán)值相比較的“小于或等于”比較器模塊中進(jìn)行的“進(jìn)位”。二進(jìn)制比較器模塊類似于加法器模塊，并具有相同的進(jìn)位傳播延遲問(wèn)題。圖6中所圖解說(shuō)明的模塊是獨(dú)一無(wú)二的。計(jì)數(shù)器602的兩個(gè)最低有效位是以高速率(4X CLK)來(lái)計(jì)時(shí)，而計(jì)數(shù)器604的14個(gè)最高有效位是以一可能是4X CLK的頻率的四分之一的較慢的時(shí)鐘(CLK)來(lái)計(jì)時(shí)。類似的模塊傳統(tǒng)上將較小的兩位計(jì)數(shù)器看作一“預(yù)定標(biāo)器”。然而，一傳統(tǒng)的預(yù)定標(biāo)器還需要一自所述預(yù)定標(biāo)器至所述主計(jì)數(shù)器的“進(jìn)位”。圖6中所圖解說(shuō)明的方塊圖模塊則避免了此問(wèn)題。為了避免在計(jì)數(shù)過(guò)程及比較過(guò)程期間的“進(jìn)位”問(wèn)題，在啟動(dòng)計(jì)數(shù)序列之前檢測(cè)及“預(yù)處理”將導(dǎo)致產(chǎn)生進(jìn)位的情形。
例如，如果所述偏移值的兩個(gè)最低有效位大于所述工作循環(huán)值的兩個(gè)最低有效位，則使所述偏移值的14個(gè)最高有效位在加載到主14位定時(shí)器/計(jì)數(shù)器中之前遞增。這時(shí)，兩位計(jì)數(shù)器602與14位計(jì)數(shù)器604完全“解耦合”且不可能按嚴(yán)格的二進(jìn)制序列來(lái)計(jì)數(shù)。例如，根據(jù)初始值而定，總計(jì)數(shù)器(604及602)的4個(gè)最低有效位的計(jì)數(shù)序列可為0110 0111 0100 0101 1010 1011 1000 1001 1110 1111 1100 1101，而不是傳統(tǒng)的二進(jìn)制序列0000 0001 0010 0011 0100 0101 0110 0111 1000 10011010 1011。下兩位與上14位的此種“解耦合”需要專用機(jī)構(gòu)以相對(duì)于定時(shí)器/計(jì)數(shù)器比較器模塊來(lái)構(gòu)建所述工作循環(huán)。將比較器的上14位構(gòu)建成標(biāo)準(zhǔn)二進(jìn)制“小于或等于”比較器模塊。所述比較器的下兩位檢查所述兩位計(jì)數(shù)器與所述工作循環(huán)值的下兩位之間的相等性。由于所述下兩位計(jì)數(shù)器以一種與所述上14位計(jì)數(shù)器斷開(kāi)的方式計(jì)數(shù)，因此需要一機(jī)構(gòu)來(lái)使PWM輸出在所述工作循環(huán)的上14位等于所述計(jì)數(shù)器值且所述下2位比較器尚未檢測(cè)到一相等情形的時(shí)間周期期間保持被確定(被驅(qū)動(dòng)至高狀態(tài))。
參見(jiàn)圖7及8，圖中描繪用于產(chǎn)生極高速度PWM的其他實(shí)施方案。圖7圖解說(shuō)明一如何可將微調(diào)模塊702耦合至PWM產(chǎn)生器704以改良標(biāo)準(zhǔn)PWM信號(hào)的分辨率的方塊圖。圖8圖解說(shuō)明如何可使用延遲元件804a與“或”門802的組合來(lái)擴(kuò)展PWM信號(hào)806、及如何可使用延遲元件804b與“AND”門808的組合來(lái)收縮PWM信號(hào)810。
可使用一例如圖解說(shuō)明于圖11中的數(shù)字PWM模塊1304來(lái)驅(qū)動(dòng)微調(diào)模塊702。微調(diào)模塊702包括為對(duì)由傳統(tǒng)數(shù)字PWM產(chǎn)生器模塊(圖11)輸出的PWM信號(hào)增加改良的工作循環(huán)分辨率、改良的相位偏移分辨率及改良的空載時(shí)間分辨率所需的所有電路。所有標(biāo)準(zhǔn)數(shù)字PWM產(chǎn)生器模塊均在每一時(shí)鐘周期中使用計(jì)數(shù)器及/或加法器模塊來(lái)遞增一計(jì)數(shù)值。數(shù)字計(jì)數(shù)器模塊難以設(shè)計(jì)成在高頻下運(yùn)行，因?yàn)橛?jì)數(shù)過(guò)程使用一隱含于計(jì)數(shù)器模塊中或以顯式方式構(gòu)建的“加法器”模塊來(lái)形成計(jì)數(shù)器。加法器模塊需要將“進(jìn)位”信號(hào)自加法器輸出的最低有效位傳播至加法器輸出的最高有效位。此種進(jìn)位傳播過(guò)程需要所述進(jìn)位信號(hào)經(jīng)過(guò)許多級(jí)邏輯，從而使計(jì)數(shù)過(guò)程放慢。根據(jù)本發(fā)明，構(gòu)建極小的移位寄存器及小的多路復(fù)用器模塊便能夠以高的速度且因此以高的頻率運(yùn)行。
圖9圖解說(shuō)明用于改良PWM信號(hào)的相位偏移、空載時(shí)間及工作循環(huán)的分辨率的實(shí)例性電路。所描繪的相移電路是以移位寄存器及多路復(fù)用器構(gòu)建而成的可編程延遲元件。發(fā)至MUX的選擇信號(hào)選擇相移量。第二移位寄存器及其多路復(fù)用器和“AND”門構(gòu)建空載時(shí)間調(diào)節(jié)邏輯。第三移位寄存器及多路復(fù)用器及“與”和“或”門擴(kuò)展及收縮PWM信號(hào)。使用擴(kuò)展的PWM信號(hào)來(lái)增大工作循環(huán)值，且收縮的PWM信號(hào)表示減小的工作循環(huán)PWM信號(hào)。PWM信號(hào)擴(kuò)展及收縮操作由例如以480MHz時(shí)鐘信號(hào)來(lái)計(jì)時(shí)的兩個(gè)觸發(fā)器進(jìn)一步處理。此級(jí)提供附加工作循環(huán)分辨率的第三位。增強(qiáng)的工作循環(huán)分辨率的第四位可通過(guò)使用具有與及或門的1納秒延遲元件來(lái)實(shí)現(xiàn)。在輸出端處，一多路復(fù)用器根據(jù)PWM信號(hào)被證實(shí)為真還是補(bǔ)碼來(lái)選擇擴(kuò)展的或收縮的PWM信號(hào)。一最終多路復(fù)用器(MUX)在所產(chǎn)生的PWM信號(hào)或預(yù)定狀態(tài)(如果檢測(cè)到系統(tǒng)錯(cuò)誤)之間進(jìn)行選擇。
參見(jiàn)圖10，圖中描繪模擬-數(shù)字轉(zhuǎn)換器(ADC)的觸發(fā)電路的示意性方塊圖。通常，在電感器電流處于其最大值的時(shí)刻，觸發(fā)ADC，以測(cè)量電源施加模塊中的電壓及電流。通常，將剛好在PWM信號(hào)的上升或下降緣之前或之后進(jìn)行這些測(cè)量。如果用戶已選擇在PWM信號(hào)的下降緣上進(jìn)行觸發(fā)，則此模塊將用戶指定的觸發(fā)器偏移值加至工作循環(huán)寄存器值或從工作循環(huán)寄存器值中減去用戶指定的觸發(fā)器偏移值。如果用戶希望在PWM信號(hào)的上升緣上進(jìn)行觸發(fā)，則從PWM周期值中減去觸發(fā)器偏移量，或者將觸發(fā)器偏移量加至0000，以便獲得剛好在PWM循環(huán)結(jié)束之前、或剛好在新的PWM循環(huán)開(kāi)始之后的時(shí)間點(diǎn)。如果所述PWM產(chǎn)生器處于一其中PWM信號(hào)通過(guò)外部信號(hào)加以修改的模式中，則所述偏移量相對(duì)于外部PWM控制信號(hào)為正數(shù)。
參見(jiàn)圖12，圖中描繪經(jīng)修改的圖11所示電路的示意性方塊圖，該電路用于支持電流復(fù)位PWM模式以支持電流復(fù)位PWM模式(圖1f)。一上升緣檢測(cè)器模塊監(jiān)控外部PWM控制信號(hào)。如果用戶已啟用電流復(fù)位模式，且檢測(cè)到信號(hào)的上升緣，則PWM計(jì)數(shù)器早于PWM周期寄存器中的編程而復(fù)位。
上文已就各具體實(shí)例性實(shí)施例闡述了本發(fā)明。根據(jù)本發(fā)明，可改變系統(tǒng)參數(shù)，通常由設(shè)計(jì)工程師針對(duì)所需應(yīng)用來(lái)指定及選擇這些參數(shù)。此外，還可涵蓋所屬領(lǐng)域的一般技術(shù)人員根據(jù)本文中所述的教示內(nèi)容容易地設(shè)想出的其他實(shí)施例仍可歸屬于由隨附權(quán)利要求書(shū)所界定的本發(fā)明范圍內(nèi)。本發(fā)明可按所屬領(lǐng)域的技術(shù)人員根據(jù)本文中所述的教示內(nèi)容所易知的不同但等效的方式來(lái)加以修改及實(shí)施。
權(quán)利要求
1.一種用于產(chǎn)生相位偏移脈寬調(diào)制(PWM)的設(shè)備，其包括一定時(shí)器；一偏移寄存器；一加法器，其具有耦合至所述定時(shí)器的第一輸入及耦合至所述偏移寄存器的第二輸入；一周期寄存器；一減法器，其具有耦合至所述加法器的輸出的第一輸入及耦合至所述周期寄存器的第二輸入；一多路復(fù)用器，其具有耦合至所述減法器的輸出的第一輸入、耦合至所述加法器的所述輸出的第二輸入、及第三輸入，所述第三輸入具有用于選擇將所述第一或第二輸入耦合至所述多路復(fù)用器的輸出的邏輯，其中如果所述減法器的減法結(jié)果為負(fù)數(shù)或零，則將所述第一輸入耦合至所述多路復(fù)用器的輸出，且如果所述減法器的減法結(jié)果為正，則將所述第二輸入耦合至所述多路復(fù)用器的輸出；一工作循環(huán)寄存器；一比較器，其具有耦合至所述工作循環(huán)寄存器的第一輸入及耦合至所述多路復(fù)用器的輸出的第二輸入，其中所述比較器輸出包括相位偏移PWM。
2.如權(quán)利要求1所述的設(shè)備，其進(jìn)一步包括耦合至所述定時(shí)器、所述偏移寄存器、所述周期寄存器及所述工作循環(huán)寄存器的數(shù)字處理器。
3.如權(quán)利要求2所述的設(shè)備，其中所述數(shù)字處理器選自由下列裝置組成的群組微處理器、微控制器、數(shù)字信號(hào)處理器(DSP)、應(yīng)用專用集成電路(ASIC)及可編程邏輯陣列(PLA)。
4.一種用于產(chǎn)生相位偏移脈寬調(diào)制(PWM)的方法，所述方法包括如下步驟提供一時(shí)間值；提供一偏移值；對(duì)所述時(shí)間及偏移值進(jìn)行求和；提供一周期值；從所述時(shí)間與偏移值之和中減去所述周期值；確定從所述時(shí)間與偏移值之和中減去所述周期值所得到的減法值是否為負(fù)數(shù)、零或正數(shù)；提供一工作循環(huán)值；將所述工作循環(huán)值與所述所得到的減法值相比較，以確定所述所得到的減法值是否為負(fù)數(shù)或零；將所述工作循環(huán)值與所述時(shí)間及偏移值相比較，以確定所述所得到的減法值是否為正數(shù)；及根據(jù)將所述工作循環(huán)值與所述所得到的減法值相比較的所述步驟或?qū)⑺龉ぷ餮h(huán)值與所述時(shí)間及偏移值相比較的所述步驟來(lái)產(chǎn)生相位偏移PWM。
5.一種用于產(chǎn)生相位偏移脈寬調(diào)制(PWM)的設(shè)備，其包括一復(fù)式計(jì)數(shù)器，其包括一具有不斷增大的主時(shí)間值的主定時(shí)器；一具有周期值的周期寄存器；一第一比較器，其具有耦合至所述主定時(shí)器的第一輸入及耦合至所述周期寄存器的第二輸入，其中當(dāng)所述不斷增大的主時(shí)間值與所述周期值相等時(shí)，所述第一比較器的輸出使所述主時(shí)間值復(fù)位；及多個(gè)脈寬調(diào)制(PWM)產(chǎn)生器定時(shí)器/計(jì)數(shù)器，所述多個(gè)脈寬調(diào)制(PWM)產(chǎn)生器定時(shí)器/計(jì)數(shù)器中的每一個(gè)均包括一偏移寄存器；一PWM信道定時(shí)器，其具有耦合至所述偏移寄存器的數(shù)據(jù)輸入、耦合至所述第一比較器輸出的負(fù)載輸入、數(shù)據(jù)輸出及復(fù)位輸入；一第二比較器，其具有耦合至所述周期寄存器的第一輸入及耦合至所述PWM信道定時(shí)器的數(shù)據(jù)輸出的第二輸入，其中當(dāng)所述周期值與所述PWM信道定時(shí)器的數(shù)據(jù)輸出相等時(shí)，所述第二比較器的輸出使所述PWM信道定時(shí)器復(fù)位；一具有工作循環(huán)值的工作循環(huán)寄存器；及一第三比較器，其具有耦合至所述工作循環(huán)寄存器的第一輸入及耦合至所述PWM信道定時(shí)器的數(shù)據(jù)輸出的第二輸入、及用于產(chǎn)生相位偏移PWM信號(hào)的輸出。
6.如權(quán)利要求5所述的設(shè)備，其進(jìn)一步包括耦合至所述定時(shí)器、所述偏移寄存器、所述周期寄存器及所述工作循環(huán)寄存器的數(shù)字處理器。
7.如權(quán)利要求6所述的設(shè)備，其中所述數(shù)字處理器選自由下列裝置組成的群組微處理器、微控制器、數(shù)字信號(hào)處理器(DSP)、應(yīng)用專用集成電路(ASIC)及可編程邏輯陣列(PLA)。
8.如權(quán)利要求5所述的設(shè)備，其進(jìn)一步包括多個(gè)多路復(fù)用器，以用于將多個(gè)PWM工作循環(huán)值更新至所述多個(gè)脈寬調(diào)制(PWM)產(chǎn)生器定時(shí)器/計(jì)數(shù)器中的相應(yīng)脈寬調(diào)制(PWM)產(chǎn)生器定時(shí)器/計(jì)數(shù)器。
9.一種用于產(chǎn)生相位偏移脈寬調(diào)制(PWM)的方法，所述方法包括如下步驟提供一不斷增大的主時(shí)間值；提供一周期值；將所述不斷增大的主時(shí)間值與所述周期值相比較，其中當(dāng)所述不斷增大的主時(shí)間值與所述周期值相等時(shí)，則將所述主時(shí)間值復(fù)位至零并將偏移值加載至PWM信道定時(shí)器中；使所述偏移值隨所述PWM信道定時(shí)器增大，直至所述不斷增大的偏移值等于所述周期值為止，然后將所述不斷增大的偏移值復(fù)位至零；提供一工作循環(huán)值；及將所述不斷增大的偏移值與所述工作循環(huán)值相比較，其中如果所述不斷增大的偏移值小于所述工作循環(huán)值，則輸出PWM信號(hào)。
10.如權(quán)利要求9所述的方法，其中所述至少一脈寬調(diào)制(PWM)產(chǎn)生器定時(shí)器/計(jì)數(shù)器中的每一個(gè)均形成相應(yīng)的PWM信號(hào)。
11.如權(quán)利要求9所述的方法，其進(jìn)一步包括以多個(gè)多路復(fù)用器將多個(gè)PWM工作循環(huán)值更新至所述多個(gè)脈寬調(diào)制(PWM)產(chǎn)生器定時(shí)器/計(jì)數(shù)器中的相應(yīng)脈寬調(diào)制(PWM)產(chǎn)生器定時(shí)器/計(jì)數(shù)器的步驟。
12.一種用于產(chǎn)生相位偏移脈寬調(diào)制(PWM)的設(shè)備，其包括一具有M位偏移值的偏移寄存器；一具有M位工作循環(huán)值的工作循環(huán)寄存器；一第一比較器，其具有耦合至所述偏移寄存器的N個(gè)最低有效位的第一輸入及耦合至所述工作循環(huán)寄存器的N個(gè)最低有效位的第二輸入——其中N小于M、及每當(dāng)所述偏移值的N個(gè)最低有效位大于所述工作循環(huán)值的N個(gè)最低有效位時(shí)具有的進(jìn)位輸出；一加法器，其具有耦合至所述偏移寄存器的M-N個(gè)最高有效位的第一輸入、耦合至所述第一比較器的進(jìn)位輸出的第二輸入、及所述M-N個(gè)最高有效位的輸出；一第一計(jì)數(shù)器，其具有耦合至所述加法器的M-N個(gè)最高有效位輸出的數(shù)據(jù)輸入及耦合至第一時(shí)鐘的時(shí)鐘輸入；一第二計(jì)數(shù)器，其具有耦合至所述偏移寄存器的N個(gè)最低有效位的數(shù)據(jù)輸入及耦合至第二時(shí)鐘的時(shí)鐘輸入，其中所述第二時(shí)鐘處于高于所述第一時(shí)鐘的頻率；一具有M-N個(gè)最高有效位周期值的周期寄存器；一第二比較器，其具有耦合至所述周期寄存器的M-N個(gè)最高有效位輸出的第一輸入及耦合至所述第一計(jì)數(shù)器的M-N個(gè)最高有效位輸出的第二輸入，其中當(dāng)所述周期寄存器中的周期值的M-N個(gè)最高有效位等于所述第一計(jì)數(shù)器的M-N個(gè)最高有效位輸出時(shí)，所述第二比較器具有使所述第一計(jì)數(shù)器復(fù)位的輸出；一第三比較器，其具有耦合至所述第一計(jì)數(shù)器的M-N個(gè)最高有效位輸出的第一輸入及耦合至所述工作循環(huán)寄存器的M-N個(gè)最高有效位的第二輸入，其中所述第三比較器具有指示所述第一計(jì)數(shù)器的M-N個(gè)最高有效位何時(shí)等于所述工作循環(huán)值的M-N個(gè)最高有效位的第一輸出、及指示所述第一計(jì)數(shù)器的M-N個(gè)最高有效位何時(shí)小于所述工作循環(huán)值的M-N個(gè)最高有效位的第二輸出；一第四比較器，其具有耦合至所述第二計(jì)數(shù)器的N個(gè)最低有效位輸出的第一輸入及耦合至所述工作循環(huán)寄存器的N個(gè)最低有效位的第二輸入，其中所述第四比較器具有指示所述第二計(jì)數(shù)器的N個(gè)最低有效位何時(shí)等于所述工作循環(huán)值的N個(gè)最低有效位的輸出；及一邏輯電路，其用于根據(jù)所述第三及第四比較器輸出產(chǎn)生PWM信號(hào)。
13.如權(quán)利要求12所述的設(shè)備，其中所述第二時(shí)鐘比所述第一時(shí)鐘快四倍。
14.如權(quán)利要求12所述的設(shè)備，其中M等于16且N等于2。
15.如權(quán)利要求12所述的設(shè)備，其中用于產(chǎn)生所述PWM信號(hào)的所述邏輯電路包括D觸發(fā)器，其具有耦合至所述第三比較器的第二輸出的D輸入、耦合至所述第四比較器的輸出的負(fù)載輸入、耦合至所述第二時(shí)鐘的時(shí)鐘輸入、及輸出；或門，其具有耦合至所述第三比較器的第一輸出的第一輸入、耦合至所述第三比較器的第二輸出的第二輸入、及輸出；與門，其具有耦合至所述D觸發(fā)器的輸出的第一輸入、耦合至所述或門的輸出的第二輸入及用于產(chǎn)生所述PWM信號(hào)的輸出。
16.如權(quán)利要求12所述的設(shè)備，其進(jìn)一步包括耦合至所述定時(shí)器、所述偏移寄存器、所述周期寄存器及所述工作循環(huán)寄存器的數(shù)字處理器。
17.如權(quán)利要求13所述的設(shè)備，其中所述數(shù)字處理器選自由下列裝置組成的群組微處理器、微控制器、數(shù)字信號(hào)處理器(DSP)、應(yīng)用專用集成電路(ASIC)及可編程邏輯陣列(PLA)。
18.一種用于改良脈寬調(diào)制(PWM)的相位偏移、空載時(shí)間及工作循環(huán)的分辨率的設(shè)備，其包括PWM相移邏輯，其包括一第一串行移位寄存器，其具有耦合至粗PWM信號(hào)的D輸入、耦合至第一時(shí)鐘的時(shí)鐘輸入及多個(gè)二進(jìn)制加權(quán)輸出，及一第一多路復(fù)用器，其具有耦合至所述第一串行移位寄存器的多個(gè)二進(jìn)制加權(quán)輸出中相應(yīng)二進(jìn)制加權(quán)輸出的多個(gè)輸入、及用于選擇將所述第一串行移位寄存器的多個(gè)二進(jìn)制加權(quán)輸出中哪一個(gè)耦合至所述第一多路復(fù)用器的輸出的選擇控制輸入，其中所述第一多路復(fù)用器的輸出包括相移PWM信號(hào)；PWM空載時(shí)間邏輯，其包括一第二串行移位寄存器，其具有耦合至第一多路復(fù)用器輸出的D輸入、耦合至所述第一時(shí)鐘的時(shí)鐘輸入、及多個(gè)二進(jìn)制加權(quán)輸出，一第二多路復(fù)用器，其具有耦合至所述第二串行移位寄存器的多個(gè)二進(jìn)制加權(quán)輸出中相應(yīng)二進(jìn)制加權(quán)輸出的多個(gè)輸入、及用于選擇將所述第二串行移位寄存器的多個(gè)二進(jìn)制加權(quán)輸出中哪一個(gè)耦合至所述第二多路復(fù)用器的輸出的選擇控制輸入，及一第一與門，其具有耦合至所述第二串行移位寄存器的最低有效位輸出的第一輸入及耦合至所述第二多路復(fù)用器輸出的第二輸入，其中所述第一與門的輸出包括具有空載時(shí)間的PWM信號(hào)；PWM粗收縮邏輯，其包括一第三串行移位寄存器，其具有耦合至所述第一與門輸出的D輸入、耦合至所述第一時(shí)鐘的時(shí)鐘輸入、及多個(gè)二進(jìn)制加權(quán)輸出，一第三多路復(fù)用器，其具有耦合至所述第三串行移位寄存器的多個(gè)二進(jìn)制加權(quán)輸出中相應(yīng)二進(jìn)制加權(quán)輸出的多個(gè)輸入、及用于選擇將所述第三串行移位寄存器的多個(gè)二進(jìn)制加權(quán)輸出中哪一個(gè)耦合至所述第三多路復(fù)用器的輸出的選擇控制輸入，一第二與門，其具有耦合至所述第三串行移位寄存器的最低有效位輸出的第一輸入及耦合至所述第三多路復(fù)用器輸出的第二輸入，其中所述第二與門的輸出包括粗收縮PWM信號(hào)；PWM粗?jǐn)U展邏輯，其包括一第一或門，其具有耦合至所述第三串行移位寄存器的最低有效位輸出的第一輸入及耦合至所述第三多路復(fù)用器輸出的第二輸入，其中所述第一或門的輸出包括粗?jǐn)U展PWM信號(hào)；PWM中等收縮邏輯，其包括一第一D觸發(fā)器，其具有耦合至所述第二與門輸出的D輸入及耦合至所述第一時(shí)鐘的時(shí)鐘輸入，一第二D觸發(fā)器，其具有耦合至所述第一D觸發(fā)器輸出的D輸入及耦合至第二時(shí)鐘的時(shí)鐘輸入，其中所述第二時(shí)鐘快于所述第一時(shí)鐘，一第三與門，其具有耦合至所述第一D觸發(fā)器輸出的第一輸入及耦合至所述第二D觸發(fā)器輸出的第二輸入，一第四多路復(fù)用器，其具有耦合至所述第一D觸發(fā)器輸出的第一輸入及耦合至所述第三與門輸出的第二輸入、用于將所述第一或第二輸入耦合至所述第四多路復(fù)用器的輸出的選擇控制輸入，其中所述第四多路復(fù)用器輸出包括一中等收縮PWM信號(hào)；PWM中等擴(kuò)展邏輯，其包括一第三D觸發(fā)器，其具有耦合至所述第一或門輸出的D輸入及耦合至所述第一時(shí)鐘的時(shí)鐘輸入，一第四D觸發(fā)器，其具有耦合至所述第三D觸發(fā)器輸出的D輸入及耦合至所述第二時(shí)鐘的時(shí)鐘輸入，一第二或門，其具有耦合至所述第三D觸發(fā)器輸出的第一輸入及耦合至所述第四D觸發(fā)器輸出的第二輸入，一第五多路復(fù)用器，其具有耦合至所述第三D觸發(fā)器輸出的第一輸入及耦合至所述第二或門輸出的第二輸入、用于將所述第一或第二輸入耦合至所述第五多路復(fù)用器的輸出的選擇控制輸入，其中所述第五多路復(fù)用器輸出包括中等擴(kuò)展PWM信號(hào)；PWM細(xì)收縮邏輯，其包括一第一延遲元件，其具有耦合至所述第四多路復(fù)用器輸出的輸入，一第四與門，其具有耦合至所述第四多路復(fù)用器輸出的第一輸入及耦合至所述第一延遲元件的輸出的第二輸入，第一六多路復(fù)用器，其具有耦合至所述第四多路復(fù)用器輸出的第一輸入、耦合至所述第四與門的輸出的第二輸入及用于將所述第一或第二輸入耦合至所述第六多路復(fù)用器的輸出的選擇控制輸入，其中所述第六多路復(fù)用器輸出包括細(xì)收縮PWM信號(hào)；PWM細(xì)擴(kuò)展邏輯，其包括一第二延遲元件，其具有耦合至所述第五多路復(fù)用器輸出的輸入，一第三或門，其具有耦合至所述第五多路復(fù)用器輸出的第一輸入及耦合至所述第二延遲元件的輸出的第二輸入，一第七多路復(fù)用器，其具有耦合至所述第五多路復(fù)用器輸出的第一輸入、耦合至所述第三或門的輸出的第二輸入及用于將所述第一或第二輸入耦合至所述第七多路復(fù)用器的輸出的選擇控制輸入，其中所述第七多路復(fù)用器輸出包括細(xì)擴(kuò)展PWM信號(hào)；及一第八多路復(fù)用器，其具有耦合至所述第六多路復(fù)用器輸出的第一輸入、耦合至所述第七多路復(fù)用器輸出的第二輸入、及用于將所述第一或第二輸入耦合至所述第八多路復(fù)用器的輸出的選擇控制輸入，其中所述第八多路復(fù)用器輸出包括所述細(xì)收縮或擴(kuò)展PWM信號(hào)。
19.如權(quán)利要求18所述的設(shè)備，其進(jìn)一步包括第九多路復(fù)用器，所述第九多路復(fù)用器具有耦合至所述第八多路復(fù)用器輸出的第一輸入、耦合至預(yù)定PWM信號(hào)的第二輸入、及用于選擇所述細(xì)PWM或所述預(yù)定PWM信號(hào)的選擇控制輸入。
20.如權(quán)利要求19所述的設(shè)備，其中在檢測(cè)到錯(cuò)誤時(shí)選擇所述預(yù)定PWM信號(hào)。
21.一種使用脈寬調(diào)制(PWM)來(lái)觸發(fā)用于測(cè)量切換電源的所需參數(shù)的模擬-數(shù)字轉(zhuǎn)換器(ADC)的方法，所述方法包括如下步驟觸發(fā)模擬-數(shù)字轉(zhuǎn)換器(ADC)來(lái)測(cè)量所需參數(shù)以便如果剛好在脈寬調(diào)制(PWM)信號(hào)的下降緣之前進(jìn)行所述測(cè)量，則將用戶指定的觸發(fā)器偏移值加至工作循環(huán)寄存器值，如果剛好在所述脈寬調(diào)制(PWM)信號(hào)的下降緣之后進(jìn)行所述測(cè)量，則從所述工作循環(huán)寄存器值中減去所述用戶指定的觸發(fā)器偏移值，且如果剛好在所述脈寬調(diào)制(PWM)信號(hào)的上升緣之前進(jìn)行所述測(cè)量，則將所述用戶指定的觸發(fā)器偏移值從PWM周期值減至工作循環(huán)寄存器值。
22.如權(quán)利要求21所述的方法，其進(jìn)一步包括通過(guò)外部信號(hào)來(lái)修改所述PWM信號(hào)的步驟，其中所述用戶指定的觸發(fā)器偏移值相對(duì)于所述外部信號(hào)為正數(shù)。
23.一種用于產(chǎn)生推挽脈寬調(diào)制(PWM)的設(shè)備，其包括一雙態(tài)切換觸發(fā)器，其具有耦合至第一比較器相等輸出的雙態(tài)切換輸入，其中所述第一比較器將周期寄存器中的周期值與計(jì)數(shù)器中的計(jì)數(shù)值相比較；耦合至?xí)r鐘的時(shí)鐘輸入；第一輸出及作為與所述第一輸出相反的邏輯的第二輸出；一第一與門，其具有耦合至第二比較器的輸出的第一輸入、耦合至所述雙態(tài)切換觸發(fā)器第一輸出的第二輸入及包括PWM信號(hào)的輸出；及一第二與門，其具有耦合至第二比較器的輸出的第一輸入、耦合至所述雙態(tài)切換觸發(fā)器第二輸出的第二輸入及包括逆PWM信號(hào)的輸出，其中所述PWM信號(hào)及逆PWM信號(hào)包括推挽PWM信號(hào)。
24.一種用于產(chǎn)生電流復(fù)位模式脈寬調(diào)制(PWM)的設(shè)備，其包括一脈寬調(diào)制(PWM)產(chǎn)生器，其具有PWM計(jì)數(shù)器；及一用于監(jiān)控外部PWM控制信號(hào)的上升緣檢測(cè)電路，其中如果啟用電流復(fù)位模式且檢測(cè)到所述外部PWM控制信號(hào)的上升緣，則所述上升緣檢測(cè)電路將使所述PWM計(jì)數(shù)器復(fù)位。
25.一種用于產(chǎn)生電流復(fù)位模式脈寬調(diào)制(PWM)的方法，其包括如下步驟監(jiān)控一外部PWM控制信號(hào)的上升緣；及在檢測(cè)到所述外部PWM控制信號(hào)的上升緣時(shí)，使PWM產(chǎn)生器中的一PWM計(jì)數(shù)器復(fù)位。
全文摘要
本發(fā)明提供一種脈寬調(diào)制(PWM)產(chǎn)生器，其特點(diǎn)是具有極高速度及高分辨率功能、及產(chǎn)生標(biāo)準(zhǔn)互補(bǔ)PWM、推挽PWM、可變偏移PWM、多相PWM、限流PWM、電流復(fù)位PWM及獨(dú)立時(shí)基PWM的能力，同時(shí)進(jìn)一步提供對(duì)一相對(duì)于PWM信號(hào)精確定時(shí)的模擬－數(shù)字轉(zhuǎn)換(ADC)模塊的自動(dòng)觸發(fā)。其應(yīng)用包括控制一需要極高速度運(yùn)行的切換電源，以獲得高切換頻率下的高分辨率、及改變用于驅(qū)動(dòng)電源功率組件的各PWM輸出信號(hào)之間相位關(guān)系的能力?？墒褂脝蝹€(gè)PWM工作循環(huán)寄存器來(lái)同時(shí)更新任何及/或所有PWM產(chǎn)生器，以與更新多個(gè)工作循環(huán)寄存器相比減小數(shù)字處理器的工作負(fù)荷。
文檔編號(hào)H03K7/00GK101019317SQ200580030993
公開(kāi)日2007年8月15日 申請(qǐng)日期2005年8月12日 優(yōu)先權(quán)日2004年8月23日
發(fā)明者布賴恩·克里斯 申請(qǐng)人:密克羅奇普技術(shù)公司