專利名稱：半導(dǎo)體電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系有關(guān)半導(dǎo)體電路裝置，特別是用于連續(xù)時(shí)間∑Δ(sigmadelta)調(diào)變器電路，如高速寬頻收發(fā)器之半導(dǎo)體電路裝置。
背景技術(shù)：
當(dāng)作連續(xù)時(shí)間調(diào)變器之俗稱連續(xù)時(shí)間∑Δ調(diào)變器(CT-SD調(diào)變器)之∑Δ調(diào)變器，系具有功率消耗較當(dāng)作分離時(shí)間調(diào)變器之∑Δ調(diào)變器為低之優(yōu)點(diǎn)，使這些組件特別適用于無(wú)線信號(hào)傳送裝置。可替代是，具有相同功率消耗下之信號(hào)處理之較高頻寬優(yōu)點(diǎn)。因此，使用∑Δ調(diào)變器特別具有優(yōu)點(diǎn)于如VDSL-AFE收發(fā)器之高速寬頻信號(hào)傳送。
如第3圖所示，∑Δ調(diào)變器電路中，電路之?dāng)?shù)字輸出信號(hào)2系經(jīng)由外回路100被回授至模擬輸入信號(hào)1。針對(duì)此，該信號(hào)系藉由外部數(shù)字模擬轉(zhuǎn)換器30A被轉(zhuǎn)換為模擬信號(hào)。
為了穩(wěn)定∑Δ調(diào)變器電路不致回路延遲太多，附加內(nèi)部回路系被添加，其可將∑Δ調(diào)變器電路之?dāng)?shù)字輸出信號(hào)2回授至模擬加法電路20。針對(duì)此，內(nèi)部回路包含一內(nèi)部數(shù)字模擬轉(zhuǎn)換器30b。加法電路20系具有相加具通常若干積分器或共振器80之濾波器回路之輸出信號(hào)及內(nèi)部回路200之回授信號(hào)之任務(wù)。被相加之信號(hào)系形成可從加法電路20之輸出信號(hào)產(chǎn)生被分離或量化之信號(hào)及以特定編碼表示數(shù)字輸出信號(hào)之量化電路40之輸入信號(hào)。此例中，被量化信號(hào)僅可接受特定分離值。
針對(duì)∑Δ調(diào)變器電路，內(nèi)部回路系需要一種包含可將回授數(shù)字信號(hào)添加至一個(gè)或更多模擬信號(hào)之一加法電路，及可將該被相加信號(hào)分離或量化之量化電路之電路裝置。量化電路之被量化輸出信號(hào)依序形成回授數(shù)字信號(hào)之基礎(chǔ)。
第4圖簡(jiǎn)略顯示一種用于∑Δ調(diào)變器電路中將回授數(shù)字信號(hào)添加至若干模擬信號(hào)及量化該被相加信號(hào)之傳統(tǒng)半導(dǎo)體電路裝置。該加法發(fā)生于本質(zhì)較快電流模式中，也就是模擬電壓信號(hào)Vin1，Vin2系藉由電壓電流轉(zhuǎn)換電路10被轉(zhuǎn)換為模擬電流信號(hào)，且被添加至可提供經(jīng)由m個(gè)別信號(hào)DACin1，...DACinm被編碼之?dāng)?shù)字輸入信號(hào)之?dāng)?shù)字模擬轉(zhuǎn)換器電路30’之輸出電流信號(hào)。被相加電流信號(hào)系藉由電阻器25被轉(zhuǎn)換回電壓信號(hào)，及被饋送至樣本及保持電路50。經(jīng)由量化電路40’發(fā)生之量化系包含若干比較器組件45’，比較器組件45’之?dāng)?shù)量系對(duì)應(yīng)被量化信號(hào)可接受之分離值數(shù)量。
比較器組件之一系可比較其個(gè)別輸入電壓及被參考電壓產(chǎn)生電路60所提供之個(gè)別參考電壓。針對(duì)此，比較器組件45’具有兩不同電壓輸入，也就是四個(gè)信號(hào)輸入總和。視輸入電壓及參考電壓而定，各比較器組件45’之輸出信號(hào)于各例中可接受兩可能電壓值之一，所以比較器組件45’之m輸出信號(hào)OUT1，...，OUTm系以編碼型式表示量化電路40’之?dāng)?shù)字輸出信號(hào)2。此例中，該編碼系以量化電路40’之?dāng)?shù)字輸出信號(hào)適用于經(jīng)由數(shù)字模擬轉(zhuǎn)換器電路30’之回授方式被選擇。
上述加法及量化實(shí)施之一問(wèn)題，系為如運(yùn)算放大器型式之主動(dòng)組件系為樣本及保持電路及參考電壓產(chǎn)生電路所需。當(dāng)半導(dǎo)體電路裝置被用于高速寬頻信號(hào)傳送系統(tǒng)時(shí)，其必須滿足其寬頻之高要求及增加調(diào)變器電路之功率消耗。

發(fā)明內(nèi)容
因此，本發(fā)明之一目的系提供一種可添加回授數(shù)字信號(hào)至至少一模擬信號(hào)及隨后以低成本量化該被添加信號(hào)之半導(dǎo)體電路裝置。
此目的系藉由具有權(quán)利要求第1項(xiàng)特征之半導(dǎo)體電路裝置來(lái)達(dá)成。附屬權(quán)利要求系界定本發(fā)明之較佳或具有優(yōu)點(diǎn)實(shí)施例。
依據(jù)本發(fā)明之半導(dǎo)體電路裝置系包含一加法電路，具有比較器組件之一量化電路及一數(shù)字模擬轉(zhuǎn)換器電路，其中量化電路之輸出信號(hào)系適用為數(shù)字模擬轉(zhuǎn)換器電路之輸入信號(hào)。
添加至少一模擬輸入信號(hào)至回授數(shù)字信號(hào)系發(fā)生于電流模式中。數(shù)字模擬轉(zhuǎn)換器電路系被用于此，其輸出信號(hào)系為被添加至加法電路之至少一輸入電流信號(hào)。
加法電路包含一電阻器梯級(jí)，其包含一第一及一第二串行。各例中，電阻器梯級(jí)串行系包含數(shù)字模擬轉(zhuǎn)換器電路之輸出電流信號(hào)所組成之總和及加法電路之至少一輸入電流信號(hào)流經(jīng)之分流電阻器之串聯(lián)電路。各例中，形成特定比較器組件之輸入信號(hào)之加法電路之輸出信號(hào)系藉由電阻器梯級(jí)第一串行之特定分流電阻器處之分接頭及電阻器梯級(jí)第二串行之特定分流電阻器處之分接頭間之電壓來(lái)形成。各例中，加法電路及分接頭之選擇在此系單獨(dú)視加法電路所提供個(gè)別輸入信號(hào)而定，以比較器組件之一之輸出信號(hào)接受兩可能值之一之方式來(lái)配置。
加法電路較佳包含直流電壓源裝置，其可將直流電流施加進(jìn)入電阻器梯級(jí)串行，所以被釋出于分流電阻器之直流電壓可于特定比較器組件之輸入觸產(chǎn)生特定直流電壓。特定比較器組件之輸入信號(hào)因而由特定直流電壓及由電阻器梯級(jí)串行中被相加電流信號(hào)所產(chǎn)生之進(jìn)一步電壓信號(hào)所組成。
半導(dǎo)體電路裝置可進(jìn)一步包含可轉(zhuǎn)換加法電路之模擬電壓信號(hào)為模擬輸入電流信號(hào)之電壓電流轉(zhuǎn)換電路。
不需樣本保持電路或獨(dú)立模塊來(lái)產(chǎn)生參考電壓之電路特別緊密及有效結(jié)構(gòu)系為依據(jù)本發(fā)明之半導(dǎo)體電路裝置之優(yōu)點(diǎn)。此意指半導(dǎo)體芯片上之電路之功率消耗及空間需求可被相當(dāng)程度降低。
使用具施加直流電流之電阻器梯級(jí)可使量化電路之各比較器組件之輸入信號(hào)以各比較器組件之輸出信號(hào)僅視該輸入信號(hào)之正負(fù)號(hào)而定之方式被配置。此更容易以轉(zhuǎn)換技術(shù)來(lái)實(shí)施比較器組件，且半導(dǎo)體芯片上之半導(dǎo)體電路裝置空間需求因此可被進(jìn)一步降低。
本發(fā)明特別適用于∑Δ調(diào)變器電路。


本發(fā)明參考使用較佳實(shí)施例之附圖被解釋如下。
第1圖簡(jiǎn)略顯示用于∑Δ調(diào)變器電路之依據(jù)本發(fā)明之半導(dǎo)體電路裝置實(shí)施例。
第2圖顯示依據(jù)本發(fā)明實(shí)施例之半導(dǎo)體電路裝置可能電路結(jié)構(gòu)。
第3圖簡(jiǎn)略顯示第四階之4位∑Δ調(diào)變器電路。
第4圖簡(jiǎn)略顯示用于加法及量化電流信號(hào)及亦用于∑Δ調(diào)變器電路之內(nèi)部回路之回授信號(hào)之?dāng)?shù)字模擬轉(zhuǎn)換。
具體實(shí)施例方式
第1圖簡(jiǎn)略顯示依據(jù)本發(fā)明實(shí)施例之半導(dǎo)體電路裝置電路結(jié)構(gòu)。半導(dǎo)體電路裝置系被配置用于∑Δ調(diào)變器電路之內(nèi)部回路，且包含一加法電路20，一量化電路40，一數(shù)字模擬轉(zhuǎn)換電路30及一電壓電流轉(zhuǎn)換電路10。
數(shù)字模擬轉(zhuǎn)換電路30可將數(shù)字輸入信號(hào)DACin1，...DACinm轉(zhuǎn)換為被供應(yīng)至加法電路20之電流信號(hào)。數(shù)字模擬轉(zhuǎn)換電路30系被配置為包含m數(shù)量之單元胞元36之并聯(lián)電流為基礎(chǔ)之?dāng)?shù)字模擬轉(zhuǎn)換電路。各單元胞元36包含可提供特定直流電流之電流源裝置，其視數(shù)字輸入信號(hào)被傳導(dǎo)至數(shù)字模擬轉(zhuǎn)換電路30之差分電流輸出之第一，正輸出，或差分電流輸出之第二，負(fù)輸出。
電壓電流轉(zhuǎn)換電路10可將輸入電壓信號(hào)Vin1，Vin2轉(zhuǎn)換為電流信號(hào)。針對(duì)此，電壓電流轉(zhuǎn)換電路10系包含電壓電流轉(zhuǎn)換裝置12，其可視輸入電壓信號(hào)Vin1，Vin2而定來(lái)產(chǎn)生輸出電流信號(hào)。電壓電流轉(zhuǎn)換裝置12之輸出電流信號(hào)系于加法電路20中被添加至數(shù)字模擬轉(zhuǎn)換電路30所提供之電流信號(hào)。各電壓電流轉(zhuǎn)換裝置12之一電流輸出系被差分配置，且具有一第一，正電流輸出，或一第二，負(fù)電流輸出。量化電路40包含比較器組件45之?dāng)?shù)量m，此數(shù)量系對(duì)應(yīng)量化電路40之?dāng)?shù)字輸出信號(hào)之量化步驟數(shù)量。比較器組件45之?dāng)?shù)量m系于以n位精確度量化期間被給予m＝2n-1針對(duì)4位量化電路，比較器組件45之?dāng)?shù)量因此來(lái)到m＝15。各例中，視其輸入電壓信號(hào)而定，各比較器組件45之輸出電壓信號(hào)OUT1，...，OUTm系可接受兩可能電壓值之一，所以比較器組件45之輸出電壓信號(hào)OUT1，...，OUTm可形成加法電路20之被相加輸入信號(hào)之?dāng)?shù)字編碼。比較器組件45特別以其輸出信號(hào)OUT1，...，OUTm僅視其輸入信號(hào)之正負(fù)號(hào)而定接受兩可能電壓值之一之方式被配置。
如第1圖所示，加法電路20可包含被相加之輸入電流信號(hào)被饋送至之電阻器梯級(jí)。電阻器梯級(jí)系由第一及第二串行組成，其各包含數(shù)量m之分流電阻器及一終端電阻器之一串聯(lián)電路。具體而言，電阻器梯級(jí)之第一串行可接收差分輸入電流信號(hào)之第一，正部分，而第二串行可接收差分輸入電流信號(hào)之第二，負(fù)部分。
再者，各串行中，電流源裝置27系被提供來(lái)施加直流電流進(jìn)入電阻器梯級(jí)之各串行。
加法電路20可包含分流電阻器22上或前方之分接頭。加法電路2O之第i輸出信號(hào)系藉由被釋出于第一串行之第(m-i+1)分流電阻器22前方之分接頭及第二串行之第i分流電阻器22之分接頭肩之電壓來(lái)形成。針對(duì)加法電路20之第i輸出電壓Vout，i，以下應(yīng)用Vout,i=[(m+1)Rt+2Rd](ΣkIin,k)+(m-2i+1)Rt(IDC+m2IDAC)]]>其中R1表示分流電阻器22之相同電阻，Rd為終端電阻器24之電阻，Iin，k為加法電路20之第k輸入電流信號(hào)，IDC為被施加進(jìn)入電阻器梯級(jí)串行之直流電流，而IDAC為數(shù)字模擬轉(zhuǎn)換電路30之單元胞元36之電流。在此，輸入電流信號(hào)系包含由電壓電流轉(zhuǎn)換電路10提供之電流信號(hào)，及由數(shù)字模擬轉(zhuǎn)換電路30提供之輸出電流信號(hào)。數(shù)字模擬轉(zhuǎn)換電路3O進(jìn)一步可貢獻(xiàn)mIDAC/2其被添加至被電流源裝置27施加之直流電流。
因此，各比較器組件45之輸入信號(hào)可藉由兩貢獻(xiàn)之和來(lái)形成。
VA,i[(m+1)Rt+2RD](ΣkIin,k),]]>VB,i=[(m-2i+1)Rt(IDC+m2IDAC)]]>第一貢獻(xiàn)對(duì)各比較器45系相同且包含輸入電流信號(hào)之和，所以其包含信號(hào)加法之函數(shù)。另一方面，第二貢獻(xiàn)并不視輸入電流信號(hào)而定且包含可接受各比較器45不同值之直流電壓。例如，4位量化中，也就是m＝15，
VB，1＝7Vref，VB，2＝6Vref，…VB，8＝0，…VB，14＝-6Vref，VB，15＝-7Vref，而Vref=2Rt(IDC+152IDAC)]]>比較器組件45之輸入電壓信號(hào)之第二貢獻(xiàn)因而提供不同直流電壓給采用參考電壓函數(shù)之各比較器組件45。因此，各比較器組件45可藉由檢查其輸入信號(hào)之符號(hào)有效地比較輸入電壓信號(hào)之貢獻(xiàn)及特定參考電壓。雖然附加電流源裝置27可改善電路調(diào)諧，但參考電壓亦針對(duì)IDC＝0被產(chǎn)生，亦可不需特別加電流源裝置27來(lái)實(shí)施電路。
比較器組件45之輸出信號(hào)OUT1，...，OUTm系代表加法電路20之總輸入電流信號(hào)，且被以其適用為數(shù)字類此轉(zhuǎn)換電路30之?dāng)?shù)字輸入信號(hào)可回授量化電路40之?dāng)?shù)字輸出信號(hào)進(jìn)入加法電路20之方式來(lái)配置。特別是此例中，數(shù)字類此轉(zhuǎn)換電路30之?dāng)?shù)量m之單元胞元36系對(duì)應(yīng)數(shù)量m量化電路40之量化步驟，也就是加法電路20中之比較器組件45之?dāng)?shù)量及分流電阻器22之?dāng)?shù)量。
當(dāng)單元胞元36系被饋送進(jìn)入電阻器梯級(jí)之正或負(fù)串行且當(dāng)單元胞元36之非偶數(shù)m被使用時(shí)，以電流為基礎(chǔ)之并聯(lián)數(shù)字類此轉(zhuǎn)換電路30之編碼系以零信號(hào)不能被表示之方式來(lái)選擇。此意指經(jīng)由并聯(lián)數(shù)字類此轉(zhuǎn)換電路30被回授之信號(hào)永遠(yuǎn)非零。
如第2圖所示之電路結(jié)構(gòu)，僅其中之一被描繪于第2圖之電流電壓轉(zhuǎn)換裝置12系藉由跨導(dǎo)電路裝置來(lái)形成。各例中，跨導(dǎo)電路裝置系被差分配置且包含差分信號(hào)之正及負(fù)部份當(dāng)作場(chǎng)效晶體管16之跨導(dǎo)組件，各差分輸入電壓信號(hào)Vin+，Vin-系被施加至之閘極接觸，藉此控制各輸出電流信號(hào)。電流負(fù)回授電阻器可連接差分跨導(dǎo)電路裝置之兩串行?？鐚?dǎo)電路裝置額外包含進(jìn)一步場(chǎng)效晶體管，其閘極接觸系被連接至偏壓輸入Vbn，可藉由其影響信號(hào)插入加法電路20之正向耦合系數(shù)或插入系數(shù)系可藉由被施加之偏壓來(lái)控制。
如第2圖所示，電壓電流轉(zhuǎn)換電路10，加法電路20及數(shù)字類此轉(zhuǎn)換電路30中，晶體管組件4系被提供為電流源裝置，其可提供直流電流給電壓電流轉(zhuǎn)換裝置12，數(shù)字類此轉(zhuǎn)換電路30之單元胞元36，及電阻器梯級(jí)之串行。此例中，直流電流可經(jīng)由進(jìn)一步偏壓輸入Vbp被聯(lián)合設(shè)定給所有電流源裝置。此改善個(gè)別電路組件間之匹配。
如第2圖所示，為了形成串級(jí)結(jié)構(gòu)，于輸入電流信號(hào)之插入點(diǎn)及分流電阻器22之串聯(lián)電路之間，各例中電阻器梯級(jí)之各串行中之加法電路20系包含一進(jìn)一步晶體管組件5，其閘級(jí)接觸系被連接至另一進(jìn)一步偏壓輸入Vbc，所以經(jīng)由被施加至其之偏壓，該電壓可于輸入電流信號(hào)之插入點(diǎn)處被保持固定。此因跨導(dǎo)電路裝置而改善電壓電流轉(zhuǎn)換之線性。
上述半導(dǎo)體電路裝置系特別適用于∑Δ調(diào)變器電路之內(nèi)部回路，但不限于此。由于其緊密及有效結(jié)構(gòu)，其保證小空間需求及低功率消耗。
權(quán)利要求
1.半導(dǎo)體電路裝置，包含一數(shù)字模擬轉(zhuǎn)換電路(30)，一加法電路(20)，可添加該數(shù)字模擬轉(zhuǎn)換電路(30)之輸出電流信號(hào)當(dāng)作輸入電流信號(hào)至至少一進(jìn)一步輸入電流信號(hào)，及具有比較器組件(45)之一量化電路(40)，其中各例中比較器組件(45)之輸入信號(hào)系被導(dǎo)源自該加法電路(20)之對(duì)應(yīng)輸出信號(hào)，且其中該比較器組件(45)之輸出信號(hào)(OUT1，...，OUTm)系適用為該數(shù)字模擬轉(zhuǎn)換電路(30)之?dāng)?shù)字輸入信號(hào)(DACin1，...DACinm)，其特征在于該加法電路(20)系包含一電阻器梯級(jí)，由一第一串行及一第二串行構(gòu)成，其各包含分流電阻器22之一串聯(lián)電路，其中各例中該對(duì)應(yīng)比較器組件(45)之該輸入信號(hào)系被導(dǎo)源自之該加法電路(20)之該輸出信號(hào)，系藉由該第一串行之對(duì)應(yīng)分流電阻器(22)處之分接頭及該第二串行之對(duì)應(yīng)分流電阻器(22)處之分接頭間之電壓來(lái)形成。
2.如權(quán)利要求第1項(xiàng)之半導(dǎo)體電路裝置，其特征在于各該電阻器梯級(jí)之該兩串行中之?dāng)?shù)量m之分流電阻器(22)系對(duì)應(yīng)該量化電路(40)中之?dāng)?shù)量m之比較器組件(45)，且其中該量化電路(40)之第i比較器組件(45)之該輸入信號(hào)系被導(dǎo)源自之該加法電路之第i輸出信號(hào)，系藉由該第一串行之第i分流電阻器(22)處之分接頭及該第二串行之第(m-i+1)分流電阻器(22)處之分接頭間之電壓來(lái)形成。
3.如權(quán)利要求第1項(xiàng)之半導(dǎo)體電路裝置，其特征在于該數(shù)字模擬轉(zhuǎn)換電路(30)系包含若干單元胞元(36)之并聯(lián)裝置，其中該單元胞元(36)之?dāng)?shù)量系對(duì)應(yīng)該量化電路(40)之比較器組件(45)之?dāng)?shù)量，且其中各單元胞元(36)系將電流饋送進(jìn)入該電阻器梯級(jí)之該第一串行或該電阻器梯級(jí)之該第二串行。
4.如權(quán)利要求第3項(xiàng)之半導(dǎo)體電路裝置，其特征在于該數(shù)字模擬轉(zhuǎn)換電路(30)之編碼系以零信號(hào)不能被呈現(xiàn)之方式來(lái)配置。
5.如權(quán)利要求第1項(xiàng)之半導(dǎo)體電路裝置，其特征在于電流源裝置(27)可施加該加法電路(20)之該輸入電流信號(hào)被重迭其上之直流電流進(jìn)入各該電阻器梯級(jí)之該兩串行。
6.如權(quán)利要求第1項(xiàng)之半導(dǎo)體電路裝置，其特征在于終端電阻器(24)系被串聯(lián)轉(zhuǎn)換至各該電阻器梯級(jí)串行中之該分流電阻器(22)之串聯(lián)電路。
7.如權(quán)利要求第1項(xiàng)之半導(dǎo)體電路裝置，其特征在于具有至少一電壓電流轉(zhuǎn)換裝置(12)之電壓電流轉(zhuǎn)換電路(10)，其可將至少一輸入電壓信號(hào)(Vin1，Vin2；Vin+，Vin-)轉(zhuǎn)換為該加法電路(20)之該至少一進(jìn)一步輸入電流信號(hào)被導(dǎo)源自之該電壓電流轉(zhuǎn)換電路(10)之輸出電流信號(hào)。
8.如權(quán)利要求第7項(xiàng)之半導(dǎo)體電路裝置，其特征在于該至少一電壓電流轉(zhuǎn)換裝置(12)系具有包含場(chǎng)效晶體管(16)之一跨導(dǎo)組件。
9.如權(quán)利要求第7項(xiàng)之半導(dǎo)體電路裝置，其特征在于該至少一電壓電流轉(zhuǎn)換裝置(12)系具有包含場(chǎng)效晶體管(16)之一差分跨導(dǎo)電路裝置及一電流負(fù)回授電阻器(14)，其中該差分跨導(dǎo)電路裝置系具有一差分電壓輸入及一差分電流輸出，該差分電流輸出之第一輸出系被連接至該電阻器梯級(jí)之該第一串行，而該差分電流輸出之第二輸出系被連接至該電阻器梯級(jí)之該第二串行。
10.如權(quán)利要求第7項(xiàng)之半導(dǎo)體電路裝置，其特征在于偏壓輸入(Vbn)可經(jīng)由該至少一場(chǎng)效晶體管(16)之電導(dǎo)來(lái)控制該至少一電壓電流轉(zhuǎn)換裝置(12)之正向耦合系數(shù)。
11.如權(quán)利要求第7項(xiàng)之半導(dǎo)體電路裝置，其特征在于偏壓輸入(Vbp)可聯(lián)合控制該電壓電流轉(zhuǎn)換電路(10)，該加法電路(20)及該數(shù)字模擬轉(zhuǎn)換電路(30)中之電流源裝置(4)。
12.如權(quán)利要求第1項(xiàng)之半導(dǎo)體電路裝置，其特征在于偏壓輸入(Vbc)可穩(wěn)定被配置至該輸入電流信號(hào)之該加法電路(20)之信號(hào)輸入處之電壓。
13.如權(quán)利要求第1項(xiàng)之半導(dǎo)體電路裝置，其特征在于該半導(dǎo)體電路裝置系被配置用于連續(xù)時(shí)間∑Δ調(diào)變器電路。
14.連續(xù)時(shí)間∑Δ調(diào)變器，其特征在于該連續(xù)時(shí)間∑Δ調(diào)變器電路系包含如權(quán)利要求第1至13任一項(xiàng)之半導(dǎo)體電路裝置。
全文摘要
一種用于連續(xù)時(shí)間∑Δ調(diào)變器之半導(dǎo)體電路裝置，可添加模擬輸入信號(hào)至數(shù)字回授信號(hào)及量化該被加總信號(hào)，包含一電壓電流轉(zhuǎn)換電路(10)，具有一電阻器梯級(jí)之一加法電路(20)，具有比較器組件(45)之一量化電路(40)，及一數(shù)字模擬轉(zhuǎn)換電路(30)。針對(duì)各比較器組件(45)，其各輸入信號(hào)系藉由該電阻器梯級(jí)之第一串行中之對(duì)應(yīng)分流電阻器(22)前方之分接頭及該電阻器梯級(jí)之第二串行之對(duì)應(yīng)分流電阻器(22)前方之分接頭間之電壓來(lái)形成。
文檔編號(hào)H03M1/74GK1595810SQ20041007849
公開日2005年3月16日 申請(qǐng)日期2004年9月10日 優(yōu)先權(quán)日2003年9月11日
發(fā)明者M·克拉拉, A·迪吉安多梅尼科, A·維斯鮑爾 申請(qǐng)人:因芬尼昂技術(shù)股份公司