專利名稱：用于超聲轉(zhuǎn)換器陣列的高電壓開關(guān)的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成高電壓開關(guān)電路。具體地講，本發(fā)明涉及與元件陣列結(jié)合使用的集成高電壓開關(guān)電路。這樣的陣列包括、且不限于超聲轉(zhuǎn)換器陣列、液晶顯示器像素陣列，等等。
背景技術(shù)：
為了說明目的，本發(fā)明的各種實施例將參照超聲轉(zhuǎn)換器陣列、例如用于超聲成像的所謂“鑲嵌式圓環(huán)陣列”來說明。鑲嵌式圓環(huán)陣列利用了這一想法將超聲轉(zhuǎn)換器的活動孔徑劃分成很小的子元件器件的鑲嵌塊，然后通過將這些子元件與電子開關(guān)互相連接起來，從這些子元件形成圓環(huán)器件。然而，陣列元件的幾何形狀不限于圓環(huán)。這些陣列“元件”可以沿鑲嵌式陣列的表面電子地“移動”，以通過改變開關(guān)配置來執(zhí)行掃描。其它的元件配置允許波束調(diào)向(beamsteering)，這提供了獲得體積數(shù)據(jù)組(volumetric data set)的能力。一種多個同心圓環(huán)元件的配置通過匹配元件形狀與聲音相位波前(acoustic phase front)，而提供最佳的聲學(xué)成像質(zhì)量。本發(fā)明的開關(guān)不限于在鑲嵌式陣列中的使用，而是可以與標(biāo)準(zhǔn)的超聲轉(zhuǎn)換器一起使用。
現(xiàn)有的超聲成像系統(tǒng)包括超聲轉(zhuǎn)換器的陣列，其被用來發(fā)射超聲波束，然后接收從被研究物體反射回來的波束。這樣的掃描包括一系列的測量，其中發(fā)射了聚焦超聲波、系統(tǒng)在短時間間隔后切換至接收模式、并接收反射的超聲波、形成波束并進行處理以供顯示。通常地，在每次測量期間，發(fā)射和接收是在同一方向上聚焦的，以從沿聲音波束或掃描線的一系列點獲取數(shù)據(jù)。接收器接收到反射超聲波時，在沿掃描線的連續(xù)范圍內(nèi)動態(tài)地聚焦。
對于超聲成像，陣列通常具有配置在一行或多行并以單獨電壓來驅(qū)動的多樣的轉(zhuǎn)換器。通過選擇施加電壓的時延(或相位)和振幅，可以控制給定行中的單個轉(zhuǎn)換器，以產(chǎn)生這樣的超聲波其組合而形成凈得超聲波(netultrasonic)，其沿著最優(yōu)的向量方向傳播并在沿著波束的所選區(qū)域中聚焦。
當(dāng)使用轉(zhuǎn)換器探針在接收模式中接收反射聲音時，也應(yīng)用同樣的原理。計算在接收轉(zhuǎn)換器產(chǎn)生的電壓的總和，從而凈得信號(net signal)表現(xiàn)出從物體中的單個聚焦區(qū)反射的超聲。至于發(fā)射模式，這個超聲能量的聚焦接收是通過將單獨時延(和/或相移)和增益分給來自每個接收轉(zhuǎn)換器的信號而實現(xiàn)的。所述時延是利用增加返回信號的深度來調(diào)整的，以提供關(guān)于接收的動態(tài)聚焦。
形成的圖像的質(zhì)量或分辨率部分地(partly)是分別構(gòu)成轉(zhuǎn)換器陣列的發(fā)射和接收孔徑(aperture)的轉(zhuǎn)換器的數(shù)量的函數(shù)。相應(yīng)地，為了實現(xiàn)高圖像質(zhì)量，對于二維和三維的成像應(yīng)用兩者都需要大量的轉(zhuǎn)換器。超聲轉(zhuǎn)換器通常位于手執(zhí)轉(zhuǎn)換器探針處，其由軟電纜(flexible cable)連接到處理轉(zhuǎn)換器信號并產(chǎn)生超聲圖像的電子單元。轉(zhuǎn)換器探針可攜帶超聲發(fā)射電路和超聲接收電路兩者。
眾所周知，在發(fā)射電路中包括高電壓組件以驅(qū)動單個超聲轉(zhuǎn)換器，而低電壓、高密度數(shù)字邏輯電路則被用來將發(fā)射信號提供給高電壓驅(qū)動。高電壓驅(qū)動通常工作在約100伏的電壓，而低電壓邏輯電路在TTL邏輯的情形中具有5伏量級的工作電壓。高電壓驅(qū)動可被制成分立組件或集成電路，而低電壓邏輯電路可被制成單獨的集成電路或與高電壓電路結(jié)合在一塊單一的芯片上。除了包括高電壓驅(qū)動和低電壓邏輯電路的發(fā)射電路以外，轉(zhuǎn)換器頭部還可包括低噪聲、低電壓模擬接收電路。低電壓接收電路像發(fā)射邏輯電路那樣，通常具有5伏量級的工作電壓，并且可以是單獨的集成電路或與低電壓發(fā)射邏輯電路一起制成一塊集成電路。
為了最大化轉(zhuǎn)換器數(shù)量以實現(xiàn)高質(zhì)量超聲圖像，希望在盡可能小的體積中集成盡可能多的電路、以縮減電路的大小和復(fù)雜度，不論電路是否位于轉(zhuǎn)換器探針還是與轉(zhuǎn)換器探針分離的電子單元中。此外，某些例如甚高頻超聲成像的應(yīng)用要求發(fā)射電路盡可能地靠近轉(zhuǎn)換器，以免利用長電纜來加載信號。
此外，集成電路必須包括開關(guān)，用來將陣列的所選超聲轉(zhuǎn)換器在發(fā)射期間與相關(guān)聯(lián)的高電壓驅(qū)動耦合，并在接收期間與相關(guān)聯(lián)的接收器耦合。一種利用集成高電壓驅(qū)動電路的提議的超聲轉(zhuǎn)換器陣列，即所謂的“鑲嵌式圓環(huán)陣列”。在鑲嵌式圓環(huán)陣列超聲探針中，需要能承受發(fā)射時使用的高電壓的矩陣和接入開關(guān)。同時，由于陣列包含多達40,000個開關(guān)，所以低功率操作是重要的考慮因素。此外，必須可能串聯(lián)地級聯(lián)許多這種開關(guān)。最后，開關(guān)應(yīng)具有獨立于附加邏輯而保持其狀態(tài)的能力，從而簡化所需的數(shù)字電路，并且還能夠使用不同的發(fā)射和接收孔徑(aperture)。
目前，超聲機器使用商業(yè)可用的高電壓開關(guān)集成電路，其一般是以每個器件8個開關(guān)為1組而封裝的。該技術(shù)的代表專利是美國專利No.4,595,847。一般地，這種器件使用背對背集成的高電壓DMOS開關(guān)。在現(xiàn)有技術(shù)中這被公認為是必要的，因為器件中包含有寄生體二極管(parasitic body diode)。[例如，見“Using the Power MOSFET’s Integral Reverse Rectifier(使用功率MOSFET的集成逆整流器)”，F(xiàn)ragale等人著，Proc.PowerCon 7SeventhNational Solid-State Power Conversion Conference，San Diego，California，(第7屆全國固態(tài)功率變換大會，加利福尼亞，圣迭戈)，1980年3月。]這種器件的重要特征是在相對于高電壓而浮空(floating)柵極控制端子時容忍兩信號端子上的高電壓的能力。利用電平遷移器(1evel shifter)可允許開關(guān)以這種方式而工作。
與本發(fā)明類似的一個應(yīng)用是驅(qū)動液晶顯示器(LCD)。LCD要求高電壓(100伏)但不要求強電流。一種解決LCD驅(qū)動問題的方案由Doutreloigne等人公開于題為“A Versatile Micropower High-High Flat-Panel Display Driver etc.，多用途微功率高電壓平板顯示驅(qū)動等”的文章、以及歐洲出版的專利申請No.1089433。這種器件也使用高電壓DMOS開關(guān)；然而，它使用動態(tài)偏置的電平遷移器。使用動態(tài)偏置的電平遷移器的優(yōu)點在于它不耗散(dissipate)靜態(tài)功率?？刂齐妷旱膭討B(tài)存儲的技術(shù)是在現(xiàn)有技術(shù)中公知的，并很常見于在商業(yè)電子學(xué)中流行的動態(tài)遷移寄存器和動態(tài)RAM。特別地，美國專利No.5,212,474公開了一種高電壓電平遷移器，其使用電壓的動態(tài)存儲以影響低功率和小型因數(shù)器件(small-form factor device)。
在美國專利No.6,288,603中，Zanuccoli等人公開了一種高電壓雙向開關(guān)，其工作方式與Doutreloigne等人公開的開關(guān)類似，并具有改善的獨立于開關(guān)端子處的電源電壓工作的能力。這個器件也使用動態(tài)電平遷移器，其存儲開關(guān)FET的柵極上的控制電壓。該器件適用于與單個NMOS器件一起工作并達到很大長度以確保其可能性。
在超聲轉(zhuǎn)換陣列中需要能承受發(fā)射時使用的高電壓并消耗低功率的矩陣和接入開關(guān)。必須可能串聯(lián)地級聯(lián)許多這種開關(guān)。而且，在鑲嵌式圓環(huán)陣列中，需要集成的高電壓開關(guān)元件、其要盡可能地小，以便適合超聲轉(zhuǎn)換器間的緊密間距(pitch)。最后，這些開關(guān)應(yīng)具有獨立于附加邏輯而保持其狀態(tài)的能力，并具有導(dǎo)通電阻受控的變化(variation)。

發(fā)明內(nèi)容
本發(fā)明面向高電壓開關(guān)電路、聯(lián)合了高電壓開關(guān)電路的器件和對高電壓開關(guān)電路進行編程的方法。盡管已公開的實施例適宜用于超聲轉(zhuǎn)換器陣列，但此處公開的高電壓開關(guān)電路不限于超聲成像應(yīng)用。
本發(fā)明的一個方面是一種操作具有導(dǎo)通(ON)和截止(OFF)狀態(tài)并具有寄生柵極電容的開關(guān)的方法，所述開關(guān)包括一對具有共用柵極端子的DMOS FET，所述DMOS FET的源極彼此連接，而所述DMOS FET的漏極分別連接至所述開關(guān)的輸入和輸出端子，而共用柵極端子連接至編程晶體管的漏極，所述編程晶體管的柵極接收柵極電壓，所述編程晶體管的源極接收編程電壓，而所述DMOS FET的漏極偏置到偏置電壓電平處。所述方法包括以下步驟(a)從所述編程電壓的第1電平過渡(transitioning)到所述編程電壓的第2電平，所述編程電壓的所述第2電平低于所述編程電壓的所述第1電平，并比所述偏置電壓電平高出足以導(dǎo)通所述開關(guān)的量；和(b)從所述編程晶體管柵極電壓的第1電平過渡到所述編程晶體管柵極電壓的第2電平，所述編程晶體管柵極電壓的第1電平約等于所述編程電壓的第1電平，而所述編程晶體管柵極電壓的第2電平比所述編程電壓的第2電平低出足以導(dǎo)通所述編程晶體管的量，從而所述編程電壓的第2電平經(jīng)由所述編程晶體管而施加于所述開關(guān)的所述共用柵極端子。
本發(fā)明的另一個方面是一種電路，包括具有導(dǎo)通和截止?fàn)顟B(tài)并具有寄生柵極電容的開關(guān)，所述開關(guān)包括一對具有共用柵極端子的DMOS FET，所述DMOS FET的源極彼此連接，而所述DMOS FET的漏極分別連接至所述開關(guān)的輸入和輸出端子，并偏置到偏置電壓電平；和用來使得所述開關(guān)導(dǎo)通和截止的控制電路，所述控制電路包括編程晶體管，其漏極連接至所述開關(guān)的所述共用柵極端子，其源極被連接以接收編程電壓，而其柵極被連接以接收編程晶體管柵極電壓；第1電路，用來促使從所述編程電壓的第1電平到所述編程電壓的第2電平的第1過渡，所述編程電壓的所述第2電平低于所述編程電壓的所述第1電平，并比所述偏置電壓電平高出足以導(dǎo)通所述開關(guān)的量；和第2電路，用來促使從所述編程晶體管柵極電壓的第1電平到所述編程晶體管柵極電壓的第2電平的第2過渡，所述編程晶體管柵極電壓的所述第1電平約等于所述編程電壓的所述第1電平，而所述編程晶體管柵極電壓的所述第2電平比所述編程電壓的所述第2電平低出足以導(dǎo)通所述編程晶體管的量，從而所述編程電壓的所述第2電平經(jīng)由所述編程晶體管而施加于所述開關(guān)的所述共用柵極端子。
本發(fā)明的再一個方面是一種電路，包括具有導(dǎo)通和截止?fàn)顟B(tài)并具有寄生柵極電容的開關(guān)，所述開關(guān)包括一對具有共用柵極端子的DMOS FET，所述DMOS FET的源極彼此連接，而所述DMOS FET的漏極分別連接至所述開關(guān)的輸入和輸出端子；用來使得所述開關(guān)導(dǎo)通和截止的控制電路，所述控制電路包括具有輸入端子和輸出端子的第1電平遷移器，和編程晶體管，其漏極連接至所述開關(guān)的所述共用柵極端子，其源極連接至第1端子，所述編程晶體管從這里取出電流，而其柵極被連接以接收由所述第1電平遷移器輸出電壓所衍生(derive from)的電壓；和連接所述開關(guān)輸出端子和第2端子的電阻。所述開關(guān)響應(yīng)于下列條件而導(dǎo)通第1柵極控制電壓電平施加于所述第1電平遷移器的所述輸入端子，而導(dǎo)致所述編程晶體管通過電流，同時第1和第2偏置電壓電平分別施加于所述第1和第2端子，以產(chǎn)生使所述開關(guān)導(dǎo)通的開關(guān)柵-源電壓。
本發(fā)明的又一個方面是一種器件，包括具有導(dǎo)通和截止?fàn)顟B(tài)并具有寄生柵極電容的開關(guān)，所述開關(guān)包括一對具有共用柵極端子的DMOS FET，所述DMOS FET的源極彼此連接，而所述DMOS FET的漏極分別連接至所述開關(guān)的輸入和輸出端子，并偏置到偏置電壓電平；以及用來使得所述開關(guān)導(dǎo)通和截止的控制電路，所述控制電路具有第1和第2控制狀態(tài)，所述第1和第2控制狀態(tài)的每個都是施加于所述控制電路的不同端子的編程電壓和編程柵極電壓。在所述控制電路的第1控制狀態(tài)中，所述編程電壓具有第1電壓電平，而所述編程柵極電壓具有低于所述第1電壓電平的電壓電平，這導(dǎo)致所述開關(guān)導(dǎo)通。在所述控制電路的第2控制狀態(tài)中，所述編程電壓具有低于所述第1電壓電平的第2電壓電平，而所述編程柵極電壓具有低于所述第2電壓電平的電壓電平，這導(dǎo)致所述開關(guān)截止。
本發(fā)明的再一個方面是一種操作高電壓開關(guān)電路的方法，包括以下步驟通過將第1編程電壓施加于所述高電壓開關(guān)電路的柵極，從而在第1組工作條件下為所述高電壓開關(guān)電路對第1導(dǎo)通電阻值進行編程，該第1組工作條件包括對于預(yù)定參數(shù)的第1值；在第2組工作條件下確定所述參數(shù)已從所述第1值變成了第2值；和通過將不同于所述第1編程電壓的第2編程電壓施加于所述柵極，從而在第2組工作條件下為所述高電壓開關(guān)電路對第2導(dǎo)通電阻值進行編程。
本發(fā)明的又一個方面是一種對高電壓開關(guān)電路進行編程的方法，包括以下步驟(a)制造第1和第2高電壓開關(guān)電路；(b)確定使得所述第1高電壓開關(guān)電路具有理想導(dǎo)通電阻的第1柵-源電壓；(c)確定使得所述第2高電壓開關(guān)電路具有理想導(dǎo)通電阻的第2柵-源電壓，所述第1和第2柵-源電壓不相同；(d)對控制電路進行編程，以將第1柵極電壓提供給所述第1高電壓開關(guān)電路，所述第1柵極電壓取決于步驟(b)的結(jié)果；以及(e)對所述控制電路進行編程，以將第2柵極電壓提供給所述第2高電壓開關(guān)電路，所述第2柵極電壓取決于步驟(c)的結(jié)果，其中所述第1和第2柵極電壓不相同，但在所述第1和第2高電壓開關(guān)電路的工作期間產(chǎn)生大致相同的導(dǎo)通電阻。
本發(fā)明的其它方面將在以下說明和限定。


圖1是表示美國專利申請序列號第10/248,968公開的高電壓開關(guān)電路的圖。
圖2是表示根據(jù)本發(fā)明一個實施例的高電壓開關(guān)電路的圖。
圖3是表示根據(jù)本發(fā)明另一個實施例的高電壓開關(guān)電路的圖。
圖4是表示根據(jù)本發(fā)明另一個實施例的具有浮空PMOS箝位電路的高電壓開關(guān)電路的圖。
圖5是表示根據(jù)本發(fā)明另一個實施例的具有浮空控制邏輯的高電壓開關(guān)電路的圖。
圖6是表示根據(jù)圖5的實施例的一種變形的具有浮空控制邏輯的高電壓開關(guān)電路的圖。
圖7是表示圖6所述電路的柵極控制電壓VP和VN、編程晶體管柵極電壓Vgate(虛線)和編程電壓Vdd-CNTL的圖線。
圖8是更詳細地表示編程晶體管柵極電壓Vgate(虛線)和編程電壓Vdd- CNTL的圖線。
圖9是用于有選擇地驅(qū)動一個陣列的超聲轉(zhuǎn)換器的高電壓開關(guān)電路的級聯(lián)的圖。
具體實施例方式
作為開始，首先要注意圖中所示的接地是簡化示意。在這里公開的每個實施例中，接地端子更可能連接至通常稱作Vss的負電壓。盡管將其最簡化地表示為地，而且在某些情形中也確實使用了地，但應(yīng)明白地僅是一個基準(zhǔn)電壓，而根據(jù)應(yīng)用也可使用正和負(相對于地)的其它電壓。
本發(fā)明面向解決上述問題的開關(guān)電路。在高電壓CMOS加工(process)中可直接集成大量開關(guān)，以承受超聲發(fā)射脈沖電壓。柵極電壓可以針對每個開關(guān)而單獨(uniquely)進行編程。本發(fā)明提供了低功率操作并允許開關(guān)被級聯(lián)，而不會在開關(guān)導(dǎo)通時有顯著的泄漏電流。而且本發(fā)明提供了具有自己局部存儲器的開關(guān)，即具有記憶開關(guān)狀態(tài)的能力的開關(guān)。此外，本發(fā)明提供了足夠小而可用于鑲嵌式圓環(huán)陣列的開關(guān)。為說明目的以下將參照附圖來說明本發(fā)明的各種實施例。
圖1表示美國專利申請序列號第10/248,968公開的高電壓開關(guān)電路。晶體管MD1和MD2是DMOS FET，其背對背連接(源極節(jié)點短接在一起)以允許雙極型工作。這種連接是必要的，因為存在寄生體二極管(如圖所示)，否則就在超聲發(fā)射脈沖的正或負相位期間提供了從任何器件的漏極到源極的導(dǎo)電路徑。
在圖1的實施例中，任何時候當(dāng)MD1和MD2都導(dǎo)通時，電流即流經(jīng)開關(guān)端子S1和S2。為了導(dǎo)通開關(guān)，這些器件的柵極電壓必須比它們的源極電壓超出一個閾值電壓。在閾值電壓以上，開關(guān)導(dǎo)通電阻隨著柵極電壓相反地變化。由于源極電壓將會接近漏極電壓(低導(dǎo)通電阻和低電流)，所以源極電壓將追蹤超聲發(fā)射脈沖電壓。為了使柵-源電壓保持恒定，柵極電壓還必須追蹤發(fā)射脈沖電壓。這可以通過將源極和柵極從開關(guān)控制電路絕緣(isolate)，并參照源極在柵極提供固定電勢。如上述，這在超聲的現(xiàn)有技術(shù)中是使用靜態(tài)電平遷移器而達到的。在圖1所示的實施例中，使用了動態(tài)電平遷移器。這個電平遷移器如下工作晶體管M4是能夠承受其漏極端子和源極端子之間處理最大(processmaximum)(例如100伏)的高電壓PMOS晶體管。晶體管M4如所示偏置到在全局(global)開關(guān)柵極偏置電壓Vg0(通常是5伏)處。為了導(dǎo)通開關(guān)，晶體管M4的柵極電壓VP從高(5伏)過渡到低(0伏)，使得全局偏置電壓Vg0通過晶體管M4而施加至FET MD1和MD2的共用柵極端子。提供二極管D1以防止晶體管M4當(dāng)DMOS開關(guān)柵極電壓漂移至Vg0以上時導(dǎo)通。一旦開關(guān)柵極電壓達到了Vg0，則FET MD1和MD2的寄生柵極電容將保持這個電壓。由此，一旦開關(guān)柵極電壓穩(wěn)定了，則可使晶體管M4截止以保存電力。在晶體管M4的漏極的泄漏電流將逐漸耗散開關(guān)柵極處的偏置電壓，但在必要時可對這個電壓進行周期性地重編程。開關(guān)導(dǎo)通狀態(tài)被有效地存儲在開關(guān)柵極電容的這一事實意味著開關(guān)具有自己的存儲器，這是很有用的，因為不必為此目的而提供額外的狀態(tài)觸發(fā)器了。
當(dāng)處在導(dǎo)通狀態(tài)時，使用柵極箝位NMOS晶體管M1可截止開關(guān)。這是通過使用由晶體管M2、M3、M5和M6構(gòu)成的電平遷移器向晶體管M1的柵極施加導(dǎo)通電壓而完成的。當(dāng)此晶體管導(dǎo)通時，它迫使開關(guān)柵極電壓等于開關(guān)源極電壓，這使得開關(guān)MD1和MD2移至它們截止?fàn)顟B(tài)。使得這些電壓相等的行動有效地耗散了在上述導(dǎo)通操作后遺留在柵極電容上的電荷。一旦釋放了電荷，晶體管M1就不必保持導(dǎo)通了。這意味著這個器件的控制電平遷移器電路在開關(guān)一旦穩(wěn)定后即可截止，這可以節(jié)省電力。同樣，截止?fàn)顟B(tài)可被存儲更長的時期并在必要時被重編程。
仍然參見圖1，電路進一步包括偏置電阻R1，其允許開關(guān)的1個端子(即S2)保持在恒定的電勢Vtb。這個電壓被用來偏置通常會連接在這個端子的超聲轉(zhuǎn)換器，并還充當(dāng)“分流電阻”以迅速地將轉(zhuǎn)換器返回其穩(wěn)態(tài)。電阻R1的添加使得可以級聯(lián)開關(guān)。若沒有附加的接地通路，則可能無法可靠地導(dǎo)通絕緣在其它2個截止的開關(guān)之間的開關(guān)，因為浮空端子并不處于已知電勢。由于源極電壓未被有效地控制，省略該偏置電阻會造成不可預(yù)測的電壓遺留在DMOS柵-源端子上。這個電壓可能低得不能導(dǎo)通開關(guān)，可能因為錯誤的導(dǎo)通電阻而導(dǎo)通，或可能大到足以損毀器件。
圖2表示本發(fā)明的一個實施例，其縮小了高電壓開關(guān)電路制作時的尺寸。只要電路是以一種特殊方式工作，則可去掉二極管D1(見圖1)。注意此時晶體管M4相對于Vdd而偏置，而非Vg0。這就去掉了1條額外的全局信號線，因而節(jié)省了面積(area)。此外，它允許全部PMOS晶體管(M3、M4、M5和M7)共用同一摻雜勢阱(doped well)，這又進一步改善了電路密度。晶體管M7和M8為這個新的偏置方案提供了用于控制電壓的電平遷移器。對于圖l所示的電路，通常使用Vg0來對2個DMOS FET MD1和MD2的Vgs相對于轉(zhuǎn)換器偏置電壓Vtb的導(dǎo)通電壓而進行編程。在圖2所示的電路中，有2種途徑可以毋需Vg0而達到同樣效果1)在編程期間，改變Vtb以使差值Vdd-Vtb等于用于開關(guān)導(dǎo)通而被編程的理想Vgs。2)在編程期間，改變Vdd以使差值Vdd-Vtb等于用于開關(guān)導(dǎo)通而被編程的理想Vgs。
例如，在Vdd變成導(dǎo)通編程電壓電平，從而差值Vdd-Vtb等于被編程的理想Vgs的情況下，Vdd將在2個電壓電平間過渡。當(dāng)驅(qū)動超聲轉(zhuǎn)換器時，發(fā)射脈沖升至高驅(qū)動電壓，例如40伏。在驅(qū)動轉(zhuǎn)換器期間，Vdd必須至少等于驅(qū)動電壓，即40伏。然而，在相對于轉(zhuǎn)換器偏置電壓Vtb而進行開關(guān)的編程期間，電壓Vdd將下降至低電壓電平。為了討論的目的，假設(shè)Vtb是20伏。接著為了導(dǎo)通開關(guān)，電壓Vdd必須從40伏過渡到一個電平，使得Vdd與Vtb的差值是5～10伏，這取決于開關(guān)晶體管導(dǎo)通時的柵-源電壓Vgs。此時，Vdd必須從40伏過渡到25～30伏，以使開關(guān)導(dǎo)通。
仍然參見圖2，指定M4為柵極編程晶體管。這個器件的柵-源電壓保持在零伏，直到被用來導(dǎo)通開關(guān)。如圖2所示，這可以使用同樣偏置在Vdd電壓的電平遷移器(包括晶體管M7和M8)來做到。為了導(dǎo)通開關(guān)，M4必須導(dǎo)通，從而電荷可從Vdd通過晶體管M4而流到晶體管MD1和MD2的柵極。在先前段落中所述的2種編程方法的第2種的情況下，這是通過首先將電壓Vdd降至導(dǎo)通編程電壓，再接著導(dǎo)通晶體管M4而實現(xiàn)的。為了導(dǎo)通晶體管M4，其柵極電壓降至低于其源極電壓5伏以下，而此時不論導(dǎo)通編程電壓為多少都是5伏以下。這個晶體管M4的柵極電壓的降低是由電平遷移器(M7和M8)來實現(xiàn)的。
在開關(guān)導(dǎo)通后，電壓Vdd必須返回高電壓，即在以上所給例中的40伏。這是因為通過開關(guān)的信號擺動(swing)被限制在Vdd的高端。于是，為了使高電壓脈沖通過開關(guān)，Vdd必須大于脈沖期間開關(guān)所看見的最大電壓。在超聲轉(zhuǎn)換器的驅(qū)動期間，晶體管M4保持截止。
仍然參見圖2，晶體管M7和M8為VP輸入控制電壓提供了電平遷移器。這個電路使得有可能使用獨立于開關(guān)柵極電壓Vdd的控制電壓。例如為了低功率操作，VP可最好在0～3.3伏或0～1.5伏間擺動，而開關(guān)柵極控制電壓Vdd可根據(jù)所用的DMOS FET的類型而設(shè)置在25和30伏之間(如上所述)。
“Vdd”端子可以全部是同一個，或者也可以分開在后一種情形中，PMOS晶體管M3和M5可共用電壓Vdd1，而PMOS晶體管M4和M7可共用電壓Vdd2，其中Vdd2經(jīng)歷了過渡而Vdd1保持靜態(tài)。然而，最好是這些晶體管全部共用同一電壓Vdd，因為這意味著少布了1條電源線(power line)，并且它們?nèi)吭谕粍葳?well)中，這就節(jié)省了布線面積。
圖3表示本發(fā)明的另一個實施例，其在圖2的電路上有改進。在這里，在圖2的電路中的轉(zhuǎn)換器偏置電阻R1被代之以MOSFET MR1。其余電路是一樣的。MOSFET MR1是使用控制電壓VRC來控制的，該控制電壓VRC可以全局地提供給整個陣列，或在陣列的每個超聲轉(zhuǎn)換器內(nèi)局部地控制。這個數(shù)量在布線復(fù)雜度和局部電路復(fù)雜度之間進行權(quán)衡。MOSFET MR1被VRC偏置以達到理想的電阻。這個改進的好處在于可以調(diào)整偏置電阻的值。例如，由于電阻將會隨溫度改變，故可提供一種系統(tǒng)其測量溫度，然后調(diào)整電阻MOSFET MR1的柵極電壓，以便將電阻調(diào)節(jié)回其最佳值。此外，根據(jù)所使用的制作過程，MOSFET MR1可占用更少的制作面積，并因而進一步改善了電路密度。
MOSFET MR1取代了常會處在超聲轉(zhuǎn)換器節(jié)點和Vtb節(jié)點之間的偏置電阻。這個電阻應(yīng)盡可能地高，從而既不負載(load)發(fā)射器也不負載轉(zhuǎn)換器。不幸的是，電阻愈高，就需要愈大的電阻，因而通常有折衷值(在200千歐的量級上)。所以使用MOSFET來提供偏置電阻，電阻好像可以盡量地高，但仍舊會被器件尺寸所限制。
除了上述的基于電阻的偏置方法，還有可能使用級聯(lián)外部偏置，如美國專利申請序列號第10/248,968中所公開的。如在這早前的專利申請中所公開的，通過以串行方式來導(dǎo)通開關(guān)，從而變得有可能通過開關(guān)網(wǎng)絡(luò)來級聯(lián)偏置電壓，從而其不需要用于操作的電阻偏置了。
對圖2的電路的一種改進如圖4所示。這個電路以與圖2中的電路類似的方式而工作，其差別在于箝住DMOS晶體管柵極電壓的浮空NMOS晶體管對(M1和M2)被代之以浮空PMOS晶體管。這個差別很重要，因為在某些CMOS加工中，浮空NMOS晶體管不可用，而晶體管為了使電路正確工作必須浮空。這個改動通過減少所需的電平遷移晶體管的數(shù)量(即，去掉了圖2的電路中的晶體管M3和M5)也在一定程度上簡化了電路。
圖5表示的電路是圖2電路所體現(xiàn)的概念的延伸。在圖5的電路中，箝位電路已被完整地去掉了。這個安排的好處在于電路小得多，因為不需要使用箝位晶體管及其相關(guān)聯(lián)的電平遷移器了。仍然需要電平遷移器12和14以便與浮空控制邏輯10通信，然而電平遷移器在大量這種開關(guān)中所共用，因此不會在總體電路上構(gòu)成很大面積。電阻R1可被代之以圖3所示的MOSFETMR1。
圖5所示電路的工作如下對開關(guān)導(dǎo)通的編程與上述例中圖2的電路的工作類似，即電源電壓Vdd在編程期間改變，以提供DMOS FET MD1和MD2的柵極間的電壓差Vdd-Vtb。然而使開關(guān)截止卻是以不同方式來實現(xiàn)的。盡管在圖2的實施例中，提供了單獨的截止電路，相形之下在圖5所示的實施例中，導(dǎo)通和截止編程電壓(對應(yīng)于電壓Vdd的不同過渡)經(jīng)由晶體管M4施加于開關(guān)的共同柵極(common gates)。在開關(guān)截止期間，電壓差Vdd-Vtb接近于零。因而需要2個編程周期。在第1周期中，Vdd-Vtb足以使DMOS開關(guān)導(dǎo)通(通常是5伏)。在下一周期中，Vdd-Vtb充分地接近零，以使開關(guān)截止并準(zhǔn)確無誤地絕緣。柵極控制電壓VP在Vdd-Vtb＝5伏的周期中激活(active)，而柵極控制電壓VN則在Vdd-Vtb＝0伏的周期中激活。
因此，在圖5所示的實施例中，電壓Vdd將在3個電壓電平之間過渡。當(dāng)驅(qū)動超聲轉(zhuǎn)換器時，發(fā)射脈沖升至高驅(qū)動電壓，例如40伏。在驅(qū)動轉(zhuǎn)換器期間，Vdd至少必須等于驅(qū)動電壓，即40伏。然而，在相對于轉(zhuǎn)換器偏置電壓Vtb而進行開關(guān)的編程期間，電壓Vdd將下降至低電壓電平。為了討論的目的，假設(shè)Vtb是20伏。接著為了導(dǎo)通開關(guān)，電壓Vdd必須從40伏過渡到一個電平，而使Vdd與Vtb的差值是在5～10伏之間，這取決于開關(guān)晶體管導(dǎo)通時的柵-源電壓Vgs。在這種情況下，Vdd必須從40伏過渡到25～30伏，以使開關(guān)導(dǎo)通。為了使開關(guān)截止，Vdd必須盡可能地接近Vtb，例如，Vdd必須從40伏過渡到盡可能地接近20伏。
仍然參見圖5，晶體管M4的柵-源電壓保持在零伏特，直到對開關(guān)進行編程導(dǎo)通。這是通過首先將電壓Vdd降至導(dǎo)通編程電壓，然后導(dǎo)通晶體管M4而實現(xiàn)的。為了導(dǎo)通晶體管M4，其柵極電壓降至比其源極電壓低約5伏，而這種情況下不論導(dǎo)通編程電壓為多少都是低5伏。晶體管M4的柵極電壓的降低是通過激活柵極控制電壓VP來實現(xiàn)的。
在導(dǎo)通開關(guān)后，電壓Vdd必須返回高電壓，即在以上例中給出的40伏，其原因已在前面參見圖2說明了。
為了使開關(guān)截止，電壓Vdd必須從高電壓(例如40伏)過渡到截止編程電壓(例如20伏)。一般地說，Vdd必須盡可能地接近Vtb。為了保持晶體管M4導(dǎo)通，其柵極電壓必須降至比其新的源極電壓(即截止編程電壓Vdd)低約5伏以下。晶體管M4的柵極電壓的降低是通過激活柵極控制電壓VN來實現(xiàn)的。
圖1～5所示的全部電路都具有以下共同優(yōu)點1)低功耗，因為沒有將器件保持在導(dǎo)通或截止?fàn)顟B(tài)上的靜態(tài)電流耗散；僅在從一種狀態(tài)過渡到下一狀態(tài)期間才耗散功率；2)狀態(tài)存儲器，因為開關(guān)狀態(tài)被有效地存儲于開關(guān)柵極電容；以及3)可級聯(lián)的開關(guān)，因為缺乏導(dǎo)通狀態(tài)中的靜態(tài)偏置電流和電壓降。再者，在圖2～5中描繪的電路與圖1所示的電路比較具有縮小的尺寸，即改進的電路密度。特別地，因為圖5所示的實施例只有1個晶體管，而電平遷移器是多個開關(guān)共同的(common to)，所以電路尺寸與圖1～4中描繪的電路相比較縮小了。此外，在圖3的實施例中，偏置MOSFET代替了轉(zhuǎn)換器偏置電阻，所以由于可控的偏置電阻而提供了改進的靈活性。
電平遷移器也可以不放置在控制邏輯前方(如圖5所示)，而代替它們的是針對每個開關(guān)放置在控制邏輯和編程晶體管M4之間的單個電平遷移器。在后一種情況下，控制邏輯是不浮空的。這會需要在每個開關(guān)單元(cell)中都要有電平遷移器，但它也是實施本發(fā)明的一種可行途徑。
在圖5所示的電路中，全局偏置電壓(此處稱作“編程電壓”)不是靜態(tài)的，而是在編程周期內(nèi)改變的。然而，還可能改變置于開關(guān)FET柵極上的最終編程電壓，以便對各個開關(guān)的不同導(dǎo)通電阻進行編程。這可以通過細心地選擇在使開關(guān)導(dǎo)通的那部分編程周期期間所假設(shè)的、并且其設(shè)置了開關(guān)FET的柵-源電壓的編程電壓的電平來做到。所以盡管編程周期本身在各開關(guān)間大致保持不變，但實際編程的柵-源電壓將會根據(jù)預(yù)定并存儲在陣列外部的編程電路中的模式而隨開關(guān)而各異。這樣一來，編程電壓隨各開關(guān)而改變，以便提供導(dǎo)通狀態(tài)的DMOS FET上的不同電壓而改變電阻。在編程周期內(nèi)，全局偏置電壓還經(jīng)歷更多的變化，這取決于是否涉及開關(guān)導(dǎo)通或開關(guān)截止編程周期，但一旦完成編程后總是返回最高電壓(例如40伏或100伏)，以允許高電壓脈沖正確地通過或阻斷。
圖5的電路的1個特征是編程晶體管M4的源極與其主體(body)短接。這是個有用的特征，因為它有助于防止閉鎖(latch-up)，這是CMOS電路中的隱憂(concern)。它還消除了對布1條通過電路的附加電壓線以偏置器件的主體端子的需要。
以上連接也通過提供穿經(jīng)編程晶體管的寄生漏極體二極管的放電路徑，從而導(dǎo)致被編程導(dǎo)通的開關(guān)被截止編程脈沖所復(fù)位。這個效應(yīng)意味著當(dāng)對開關(guān)單元的陣列進行編程時，不可能有選擇地使某些單元編程截止而保留其余的導(dǎo)通全部單元都將被自動復(fù)位，因為編程脈沖是被全部單元并列地看見的。這個特征當(dāng)全部單元在每次編程周期出現(xiàn)時被重新編程時不成問題(nota issue)，在具有局部數(shù)字存儲器以保持開關(guān)狀態(tài)的陣列中就是這種情形。然而，當(dāng)缺乏局部數(shù)字存儲器時，允許截止編程周期是很有用的，在截止編程周期中，導(dǎo)通的開關(guān)不受影響。
圖6是帶有改進的截止?fàn)顟B(tài)編程的高電壓開關(guān)的示意圖。圖6的電路提供了圖5的電路的輕微改變，使之有可能僅對被選擇的開關(guān)編程截止。通過將主體端子(body terminal)與編程晶體管M4的源極斷開，再將其接至單獨的偏置電壓Vdd-BIAS，就消除了在截止編程周期期間DMOS FET放電的路徑。Vdd-BIAS通常恒定在編程晶體管M4的源極所看見的最高電壓處(例如100伏)。與編程電壓Vdd-CNTL將從此高電壓過渡到更低的編程電壓(例如25伏導(dǎo)通，20伏截止)不同，Vdd-BIAS則保持在高電壓處，以便持續(xù)反向偏置編程晶體管的寄生漏極二極管，從而防止其對DMOS FET的柵極放電。
另一條可使DMOS FET放電的路徑是若編程FET M4本身不小心導(dǎo)通。若M4的柵極電壓保持在低于DMOS FET的柵極電壓的電勢處，則可能出現(xiàn)這種情況。在圖6的電路中，若浮空控制邏輯10相對于編程電壓Vdd-CNTL偏置，而沒有附加電路來防止異常條件的出現(xiàn)，則可能出現(xiàn)這種情況。這種情況可通過細心地選擇下述編程電壓來防止。
圖7表示編程周期的典型順序，它示范了圖6的實施例是如何工作的。虛線代表在編程晶體管M4的柵極處看見的電壓，而實線代表在編程晶體管的源極處看見的電壓，該編程電壓稱作Vdd-CNTL。在這個例子中，假設(shè)DMOS FET的漏極(因此還有源極)連接被偏置在20伏。因此通過相對于該20伏的轉(zhuǎn)換器偏置電壓(Vtb)改變DMOS FET的柵極電壓，而實現(xiàn)開關(guān)的導(dǎo)通和截止?？刂菩盘朧P和VN是以地為基準(zhǔn)的TTL或CMOS電平。這些電平被上移至浮空控制邏輯10的電平，浮空控制邏輯10使用這些信號連同全局編程周期信號(未圖示)設(shè)置該編程晶體管的正確柵極電壓(Vgate)。
該順序始于第1周期，其使開關(guān)截止。這是通過驅(qū)動DMOS柵極電壓使之與其漏/源極電壓相同(即20伏)而實現(xiàn)的。該電壓是這樣施加的即通過將編程晶體管M4源極帶到20伏，同時將其柵極偏置在低于編程電壓(即15伏)5伏，而將電壓施加通過編程晶體管M4以使之導(dǎo)通。注意在每個周期之后，編程電壓和編程晶體管柵極電壓都返回系統(tǒng)高電壓(在此例中是40伏)。這很重要，因為若沒有這個特征，則開關(guān)將不能正確地通過或阻斷高電壓發(fā)射脈沖。
第2周期使DMOS FET導(dǎo)通。這次所需的編程電壓是25伏，而編程晶體管的柵極保持在20伏，以便再次導(dǎo)通編程晶體管，從而編程電壓可通過開關(guān)FET的柵極。
在第3周期中，開關(guān)再次截止以準(zhǔn)備第4周期。第4周期表示這種情形其中，即使編程電壓指示應(yīng)導(dǎo)通開關(guān)，該開關(guān)也保持截止。這個周期很重要，因為在開關(guān)陣列中可能會出現(xiàn)在給定編程周期并不是全部開關(guān)都需要導(dǎo)通的情況。因為編程電壓總線(Vdd-CNTL)是陣列中全部開關(guān)共同的，每個開關(guān)在導(dǎo)通編程周期內(nèi)都將看見導(dǎo)通電壓。那些必須保持截止的開關(guān)將通過使這些器件的柵極被偏置在與導(dǎo)通電壓相同的電壓(這里是25伏)上而使其編程FET截止。
在第5周期中，開關(guān)再度導(dǎo)通以準(zhǔn)備第6周期。第6周期表示這種情形其中，即使編程電壓指示應(yīng)使開關(guān)截止，該開關(guān)也保持導(dǎo)通。同樣，這種情況很重要，因為在陣列中可能會有許多開關(guān)需要保持導(dǎo)通，同時又要使其它一些開關(guān)截止。
第6周期的一個重要特征是編程晶體管柵極電壓實際上比編程電壓高5伏。這樣做是為了防止編程晶體管從DMOS FET(圖6中的MD1和MD2)流失電荷。通常地，編程晶體管柵極電壓可與編程電壓相同，以維持導(dǎo)通狀態(tài)(像在第4周期中維持截止?fàn)顟B(tài)的情形那樣)。然而，由于DMOS FET處在導(dǎo)通狀態(tài)并因此在它們的柵極上有25伏電壓，所以將編程電壓(20伏)施加于編程FET的柵極會導(dǎo)致這個器件的柵-漏接點(junction)導(dǎo)通。這又繼而允許電荷從DMOS FET柵極流失，從而當(dāng)開關(guān)本想保持導(dǎo)通時卻使其截止了。
重要的是Vdd-CNTL-Vgate決不大于MOSFET柵極的擊穿電壓。這可以使用圖8所描繪的脈沖波形來實現(xiàn)。這里Vgate緊跟Vdd-CNTL，除了在中部的下降。這個中部的偏離正是編程晶體管柵極實際被編程的地方。實際上，下降脈沖的寬度可等于Vdd-CNTL脈沖的寬度(但不大于)，只要在任何點處Vdd-CNTL-Vgate都不大于擊穿柵極的柵極電壓(在高電壓CMOS晶體管中通常是5～10伏)。
應(yīng)當(dāng)意識到圖7的編程順序就周期1先于周期2等而言不是必需的事件次序。一般地，周期1、周期2、周期4和周期6是唯一而且獨立的。這些周期能夠而且也將以任何次序出現(xiàn)，或者在發(fā)射前、發(fā)射后接收期間、甚至在某些情形中可以在發(fā)射期間(在其它通道中)。對于圖7中的不同開關(guān)周期，本發(fā)明不限于特定次序的操作。
根據(jù)一種操作模式，陣列中的全部開關(guān)通過使用截止周期(圖7中的周期1)對它們?nèi)窟M行編程而復(fù)位。然后使用導(dǎo)通周期(圖7中的周期2)，編程電路只導(dǎo)通那些需要被導(dǎo)通的開關(guān)。
圖2～6所示的任何電路都可用作開關(guān)級聯(lián)的一部分。圖8所示的示例級聯(lián)包括3個串行聯(lián)接的開關(guān)X1、X2和X3，但是也應(yīng)理解以所示方式還可級聯(lián)3個以上的開關(guān)。開關(guān)X1至X3的狀態(tài)是分別受開關(guān)控制電路C1至C3控制。為了這個例子的目的，每個控制電路可按以上參見圖7所述的方式來操作。
有數(shù)字電路(未示出)可以控制上述每個電路中的VP和VN。在一個實施例中，這個數(shù)字電路具有開關(guān)狀態(tài)的1局部存儲器。外部控制系統(tǒng)(圖8中的編程電路12)使用一個或多個數(shù)據(jù)(DATA)線18來對全部開關(guān)存儲器進行編程，使之處于導(dǎo)通、截止或無變化(ON，OFF or NO_CHANGE)狀態(tài)。接著使用全局選擇線14(見圖8)將狀態(tài)施加到實際的開關(guān)控制電路。所以VP和VN均為零，直到激活(actuate)了選擇線。在這個狀態(tài)中開關(guān)本身保持其上一個狀態(tài)。當(dāng)激活了全局選擇線14時，所存儲的開關(guān)狀態(tài)通過升高VN(使開關(guān)截止)、降低VP(使開關(guān)導(dǎo)通)或VP和VN都降低(開關(guān)狀態(tài)不變)而傳送到開關(guān)本身。圖8中每個開關(guān)X1～X3的全局開關(guān)柵極編程電壓端子連接至總線16?？偩€16攜帶上述編程電壓Vdd-CNTL。
全局選擇線14與全局開關(guān)柵極編程電壓總線16結(jié)合，允許獨立地對每個開關(guān)X1～X3的導(dǎo)通電壓進行編程。更具體地，每個開關(guān)可由自己唯一的柵極導(dǎo)通電壓來編程，該柵極導(dǎo)通電壓可被用來調(diào)整陣列中全部開關(guān)的開關(guān)導(dǎo)通電阻，以糾正由于加工(processing)造成的變動。如這里所使用的，術(shù)語“導(dǎo)通電阻”的意思是指在器件導(dǎo)通時MOSFET的漏極和源極之間的電阻。這個電阻的值決定于柵-源電壓，以及在制造中的許多加工參數(shù)。由于加工參數(shù)會隨在晶片上的位置而變化(vary across the wafer)，所以導(dǎo)通電阻很可能隨開關(guān)而不同，這取決于芯片來自于晶片上的何處。這種加工變動可以通過改變MOSFET的柵極上的電壓來糾正。通過編程不同的柵極電壓，可以編程不同的導(dǎo)通電阻。這種技術(shù)可被用來糾正器件特性的變動，以及為其它應(yīng)用編程受控的導(dǎo)通電阻值。
在陣列中，導(dǎo)通電阻能夠通過使用圖7的編程波形、通過改變在導(dǎo)通周期期間施加到各個開關(guān)的柵極電壓，來控制導(dǎo)通電阻。首先全部開關(guān)控制電路都取消選定(即，使用全局選擇線14迫使全部電路中的VN和VP降低)，然后將第1開關(guān)的柵極電壓施加于全局柵極電壓總線16。接收到此電壓的(第1)開關(guān)接著被“編程”至導(dǎo)通狀態(tài)(即，開關(guān)被激活從而其電阻從兆歐姆范圍降至幾百歐姆，并且電流開始在器件的源極和漏極間流過)。一旦電壓穩(wěn)定了，則編程電路12截止。然后第2開關(guān)的柵極電壓被施加于全局柵極電壓總線16。將接收到此電壓的(第2)開關(guān)接著被編程導(dǎo)通。這個順序可被重復(fù)，直到陣列中的每個開關(guān)接收到其合適的導(dǎo)通電壓。而且，具有相似的導(dǎo)通電壓的開關(guān)組可以通過在將組中每個開關(guān)導(dǎo)通之前不改變?nèi)謻艠O電壓來同時偏置。最后，在陣列中分離的編程電壓總線16可用于每行開關(guān)以增加編程速度。
仍然參見圖8，發(fā)射/接收(T/R)開關(guān)20處在其發(fā)射開關(guān)狀態(tài)且開關(guān)X1導(dǎo)通時，第1超聲轉(zhuǎn)換器U1在可由超聲驅(qū)動10驅(qū)動；在T/R開關(guān)20處在其發(fā)射開關(guān)狀態(tài)且開關(guān)X1和X2都導(dǎo)通時，第2超聲轉(zhuǎn)換器U2可由超聲驅(qū)動10驅(qū)動；在T/R開關(guān)20處在其發(fā)射開關(guān)狀態(tài)且開關(guān)X1、X2和X3全部導(dǎo)通時，第3超聲轉(zhuǎn)換器U3可由超聲驅(qū)動10驅(qū)動。在這種情況下，假設(shè)沒有偏置電阻，為了在編程期間提供DC路徑，必須遵循導(dǎo)通順序。例如，給定3個開關(guān)X1、X2和X3從左到右級聯(lián)，且開關(guān)X1連接至超聲驅(qū)動，則首先開關(guān)X1必須導(dǎo)通。這將使X1和X2的共用端子通過X1連接至超聲驅(qū)動。下一步，可導(dǎo)通X2，這也將使X2和X3的共用端子連接至該驅(qū)動。最終，可導(dǎo)通X3。在接收模式中，由各個超聲轉(zhuǎn)換器分別檢測到的返回信號經(jīng)由各個開關(guān)并經(jīng)由切換至其接收開關(guān)狀態(tài)的T/R開關(guān)20而被接收器22所接收。
在對開關(guān)進行編程以糾正加工差異前，必須執(zhí)行校準(zhǔn)。依所需的電平精度，可對1個或2個代表性的開關(guān)(例如開關(guān)陣列兩端處的開關(guān))進行校準(zhǔn)，在后一種情形中，使用平均值。校準(zhǔn)也可做1次(例如在制造時)再在操作中使用。還可使用更復(fù)雜的算法，其是一些或全部開關(guān)組的函數(shù)。這可能包括直方圖、中值函數(shù)、統(tǒng)計過程等等，其可很好地確定校準(zhǔn)的代表性指數(shù)。校準(zhǔn)也可在操作期間反復(fù)地進行，以糾正參數(shù)因溫度差異而造成的遷移。進而，在某些應(yīng)用中還可由系統(tǒng)來調(diào)整開關(guān)電阻，以改進特定應(yīng)用中的延遲和/或衰減。
盡管本發(fā)明是參照優(yōu)選實施例而描述的，但本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，可做出各種改變并以等價物來替換其中元件，而不脫離本發(fā)明的范圍。此外，可做出各種修改以使本發(fā)明的主旨適應(yīng)特定情況，而不脫離本發(fā)明的根本范圍。因此為了使本發(fā)明不限于作為實現(xiàn)本發(fā)明而考慮的最佳方式而公開的特定實施例，而是使本發(fā)明包括落入所附權(quán)利要求范圍內(nèi)的所有實施例。
權(quán)利要求
1.一種電路，包括具有導(dǎo)通和截止?fàn)顟B(tài)并具有寄生柵極電容的開關(guān)，所述開關(guān)包括一對具有共用柵極端子的DMOS FET(MD1和MD2)，所述DMOS FET的源極彼此連接，而所述DMOS FET的漏極分別連接至所述開關(guān)的輸入和輸出端子(S1和S2)，并偏置在偏置電壓電平；和用來使所述開關(guān)導(dǎo)通和截止的控制電路，所述控制電路包括編程晶體管(M4)，其漏極連接至所述開關(guān)的所述共用柵極端子，其源極連接以接收編程電壓，而其柵極連接以接收編程晶體管柵極電壓；第1電路(12)，用于促使從所述編程電壓的第1電平到所述編程電壓的第2電平的第1過渡，所述編程電壓的所述第2電平低于所述編程電壓的所述第1電平，并比所述偏置電壓電平高出足以導(dǎo)通所述開關(guān)的量；和第2電路(M7和M8)，用于促使從所述編程晶體管柵極電壓的第1電平到所述編程晶體管柵極電壓的第2電平的第2過渡，所述編程晶體管柵極電壓的所述第1電平約等于所述編程電壓的所述第1電平，而所述編程晶體管柵極電壓的所述第2電平比所述編程電壓的所述第2電平低出足以導(dǎo)通所述編程晶體管的量，從而所述編程電壓的所述第2電平經(jīng)由所述編程晶體管被施加到所述開關(guān)的所述共用柵極端子。
2.根據(jù)權(quán)利要求1所述的電路，其中所述第2電路包括浮空控制邏輯(10)。
3.根據(jù)權(quán)利要求1所述的電路，其中所述第2電路包括電平遷移器(12，14)。
4.根據(jù)權(quán)利要求1所述的電路，其中在所述第2過渡后，所述第1電路促使從所述編程電壓的所述第2電平回到所述編程電壓的所述第1電平的第3過渡，而所述第2電路促使從所述編程晶體管柵極電壓的第2電平回到所述編程晶體管柵極電壓的所述第1電平的第4過渡。
5.根據(jù)權(quán)利要求4所述的電路，進一步包括耦合到所述開關(guān)的所述輸入端子的驅(qū)動電路(10)，和耦合到所述開關(guān)的所述輸出端子的超聲轉(zhuǎn)換器，當(dāng)所述開關(guān)和所述驅(qū)動電路都導(dǎo)通時所述超聲轉(zhuǎn)換器由所述驅(qū)動電路驅(qū)動。
6.根據(jù)權(quán)利要求5所述的電路，進一步包括耦合到所述開關(guān)的所述輸入端子的接收器(22)，和耦合到所述開關(guān)的所述輸出端子的超聲轉(zhuǎn)換器，當(dāng)所述開關(guān)和所述接收器都導(dǎo)通時所述超聲轉(zhuǎn)換器被耦合到所述接收器。
7.根據(jù)權(quán)利要求4所述的電路，其中所述第1電路促使從所述編程電壓的所述第1電平到所述編程電壓的第3電平的第5過渡，所述編程電壓的第3電平低于所述編程電壓的所述第2電平并足夠接近所述偏置電壓電平以使所述開關(guān)截止；而所述第2電路促使從所述編程晶體管柵極電壓的第1電平到所述編程晶體管柵極電壓的第3電平的第6過渡，所述編程晶體管柵極電壓的第3電平比所述編程電壓的所述第3電平低出足以導(dǎo)通所述編程晶體管的量，從而所述編程電壓的所述第3電平經(jīng)由所述編程晶體管被施加到所述開關(guān)的所述共用柵極端子。
8.根據(jù)權(quán)利要求7所述的電路，其中在所述第6過渡后，所述第1電路促使從所述編程電壓的所述第3電平回到所述編程電壓的所述第1電平的第7過渡，而所述第2電路促使從所述編程晶體管柵極電壓的所述第3電平回到所述編程晶體管柵極電壓的所述第1電平的第8過渡，并在所述第8過渡后，所述第1電路促使從所述編程電壓的所述第1電平回到所述編程電壓的所述第2電平的第9過渡，而所述第2電路促使從所述編程晶體管柵極電壓的所述第1電平到所述編程晶體管柵極電壓的第4電平的第10過渡，所述編程晶體管柵極電壓的第4電平足夠接近所述編程電壓的所述第2電平以使所述編程晶體管截止。
9.根據(jù)權(quán)利要求1所述的電路，進一步包括用來使所述開關(guān)截止的第3電路，所述第3電路包括1個晶體管，其漏極連接至所述開關(guān)的所述共用柵極端子，而其源極連接至所述開關(guān)的所述連接的源極。
10.根據(jù)權(quán)利要求1所述的電路，進一步包括多個超聲轉(zhuǎn)換器(U1～U3)；驅(qū)動電路(10)；接收器(22)；和連接至所述多個超聲轉(zhuǎn)換器的多個高電壓開關(guān)電路(X1～X3)，其中每個所述開關(guān)電路分別包括根據(jù)權(quán)利要求1所述的開關(guān)，而所述驅(qū)動電路或所述接收器經(jīng)由1個或多個所述開關(guān)耦合到所述超聲轉(zhuǎn)換器的任何1個。
全文摘要
一種高電壓開關(guān)電路，包括具有導(dǎo)通和截止?fàn)顟B(tài)并具有寄生柵極電容的開關(guān)(X1～X3)的開關(guān)，和用來使該開關(guān)導(dǎo)通和截止的控制電路(C1～C3)。該開關(guān)包括一對具有共用柵極端子的DMOS FET(M
文檔編號H03K17/687GK1595801SQ20041006374
公開日2005年3月16日 申請日期2004年7月7日 優(yōu)先權(quán)日2003年9月8日
發(fā)明者羅伯特·G·沃德尼基 申請人:通用電氣公司