專利名稱：使用全數(shù)字頻率檢測(cè)器和模擬相位檢測(cè)器的頻率合成器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總地涉及集成的頻率合成器和振蕩器的領(lǐng)域。具體地說，本發(fā)明涉及的是使用低壓數(shù)字CMOS工藝來實(shí)現(xiàn)可變電壓振蕩器的領(lǐng)域。
背景技術(shù)：
在現(xiàn)代通信系統(tǒng)中，高速鎖相環(huán)路被用于多種用途，其中包括諸如時(shí)鐘生成、數(shù)據(jù)恢復(fù)以及重新定時(shí)這樣的頻率合成操作。這種頻率合成器通常是模擬電路，但是為了降低成本，目前在工業(yè)上傾向于使用低壓數(shù)字CMOS工藝來實(shí)現(xiàn)這種電路。
頻率合成器通常受控于電壓，因此，當(dāng)在低壓數(shù)字CMOS工藝中實(shí)現(xiàn)頻率合成器時(shí)，會(huì)遇到信號(hào)凈空(headroom)和伸縮性的問題。盡管存在這些問題，但由于其明顯降低工作電壓的益處，因此，先進(jìn)的亞微米數(shù)字CMOS工藝在實(shí)施模擬時(shí)鐘生成和恢復(fù)方面的應(yīng)用仍舊持續(xù)增長(zhǎng)。
然而隨著工作電壓的降低，可用于這些模擬電路的電壓范圍量或電壓凈空也明顯降低。結(jié)果，可用于頻率控制和校正信號(hào)的電壓范圍大為縮小，這就要求振蕩器在更為嚴(yán)格的設(shè)計(jì)參量?jī)?nèi)運(yùn)行。因此，對(duì)模擬電路來說，這個(gè)減少的凈空在高頻時(shí)鐘合成中對(duì)電路設(shè)計(jì)強(qiáng)加了一個(gè)重大的約束條件。
盡管這種趨勢(shì)的必然結(jié)果是在最小的面積上可以得到復(fù)雜的數(shù)字功能，但是眾所周知，在低凈空、高增益模擬時(shí)鐘組件附近集成復(fù)雜的高速數(shù)字功能會(huì)導(dǎo)致寄生頻率和更高的抖動(dòng)成分。
因此需要一種用于在低壓數(shù)字CMOS工藝中實(shí)施一種抖動(dòng)降低并且電壓凈空擴(kuò)大的模擬電路。
發(fā)明內(nèi)容
本發(fā)明旨在解決這些問題。
本發(fā)明的一個(gè)目的是提供一種適于集成在低壓數(shù)字CMOS工藝中的壓控振蕩器VCO，其中所述VCO的電壓凈空并沒有從其軌到軌(rail torail)電壓范圍中減少太多。
本發(fā)明的另一個(gè)目的是在低壓數(shù)字CMOS工藝中提供一種抖動(dòng)降低并且頻率鎖定范圍更大的模擬VCO。
此外，本發(fā)明的另一個(gè)目的是提供一種用于在不需要修改CMOS工藝的情況下在數(shù)字CMOS工藝中實(shí)施一種模擬VCO的簡(jiǎn)單方法。
為了實(shí)現(xiàn)這些目的，本發(fā)明實(shí)施了一種頻率合成器，其具有包括一個(gè)模擬環(huán)路和一個(gè)數(shù)字環(huán)路的雙環(huán)路結(jié)構(gòu)，以便控制一個(gè)壓控振蕩器VCO。所述數(shù)字環(huán)路包括一個(gè)對(duì)VCO的中心頻率進(jìn)行控制的全數(shù)字頻差檢測(cè)器(FDD)。該模擬環(huán)路則包括一個(gè)模擬相位頻率檢測(cè)器(PFD)和電荷泵，它會(huì)將相位相干性添加到頻率控制環(huán)路中，由此消除任何靜態(tài)頻率誤差。事實(shí)上，模擬環(huán)路減少了數(shù)字邏輯與VCO的噪聲，而數(shù)字控制則提供了頻率保持和很低的帶寬。數(shù)字環(huán)路帶寬遠(yuǎn)遠(yuǎn)小于模擬環(huán)路帶寬。優(yōu)選地，模擬環(huán)路帶寬至少比數(shù)字環(huán)路帶寬大200倍。在VCO設(shè)計(jì)中使用了這個(gè)總的參量差來允許兩個(gè)單獨(dú)的控制輸入，也就是由模擬環(huán)路內(nèi)部的PFD提供的第一模擬控制輸入以及由數(shù)字環(huán)路內(nèi)部的FDD提供的第二數(shù)字控制信號(hào)。這兩個(gè)控制輸入功能彼此是相互獨(dú)立的。
在本發(fā)明的第一實(shí)施例中，VCO配備有兩種分別獨(dú)立地響應(yīng)于來自PFD的第一控制輸入和來自FDD的第二控制輸入的頻率調(diào)整機(jī)構(gòu)。第一頻率調(diào)整機(jī)構(gòu)包括一個(gè)響應(yīng)于來自PFD的第一模擬控制輸入的變抗器對(duì)。第二頻率調(diào)整機(jī)構(gòu)則包括一個(gè)電容/開關(guān)對(duì)陣列，其中每個(gè)開關(guān)都響應(yīng)于那些傳送來自FDD的第二數(shù)字控制信號(hào)的數(shù)字信號(hào)總線的單獨(dú)位線。根據(jù)第二控制輸入，這些開關(guān)有條件地將其相應(yīng)的電容器耦合到所述VCO電路或是與之分離。
數(shù)字頻差檢測(cè)器包括一個(gè)對(duì)參考頻率周期進(jìn)行計(jì)數(shù)的n位計(jì)數(shù)器和一個(gè)對(duì)來自VCO的振蕩器輸出信號(hào)周期進(jìn)行計(jì)數(shù)的m位計(jì)數(shù)器，其中m大于n。所有這兩個(gè)計(jì)數(shù)器都是根據(jù)一個(gè)控制邏輯電路而被一起復(fù)位、停止和啟動(dòng)的。
優(yōu)選地，被實(shí)施為鎖存器的兩個(gè)存儲(chǔ)單元對(duì)m位計(jì)數(shù)器中的第n和(n+1)位進(jìn)行監(jiān)視，并且記錄第n或(n+1)位轉(zhuǎn)變?yōu)檫壿嫺叩臅r(shí)間。不管m位計(jì)數(shù)器內(nèi)部的第n或(n+1)位稍后是否會(huì)在對(duì)VCO輸出周期進(jìn)行計(jì)數(shù)的過程中轉(zhuǎn)變回邏輯低，這兩個(gè)鎖存器都保持它們記錄的狀態(tài)，直到控制邏輯電路將其復(fù)位為止。響應(yīng)于n位計(jì)數(shù)器中的第n位轉(zhuǎn)變成邏輯高，這兩個(gè)計(jì)數(shù)器被自動(dòng)停止。在這一點(diǎn)，對(duì)m位計(jì)數(shù)器的當(dāng)前數(shù)據(jù)內(nèi)容和這兩個(gè)存儲(chǔ)單元的存儲(chǔ)內(nèi)容加以研究。忽略m位計(jì)數(shù)器內(nèi)部的預(yù)定數(shù)量的最低有效位(LSB)，以便忽視由于VCO輸出信號(hào)與參考頻率信號(hào)之間的相對(duì)相位差而引起的n位計(jì)數(shù)器與m位計(jì)數(shù)器的計(jì)數(shù)中的任何差值。根據(jù)該m位計(jì)數(shù)器的數(shù)據(jù)內(nèi)容(排除預(yù)定數(shù)量的LSB)與這兩個(gè)存儲(chǔ)單元的置位情況，控制邏輯電路確定VCO的輸出頻率快于、慢于還是鎖定到參考頻率信號(hào)，并且還向VCO發(fā)送一個(gè)恰當(dāng)?shù)牡诙刂菩盘?hào)，以便根據(jù)需要來進(jìn)行補(bǔ)償。
FDD的結(jié)構(gòu)提供了一種用于濾除參考頻率信號(hào)與VCO輸出信號(hào)之間頻差的固有低通濾波操作。通過提高或減小所述n位計(jì)數(shù)器中的n的值以及調(diào)整發(fā)送到VCO的第二控制信號(hào)的增量/減量的數(shù)字步長(zhǎng)，可以對(duì)FDD的固有低通濾波器的帶寬加以調(diào)節(jié)。
通過結(jié)合附圖參考以下的說明書和權(quán)利要求，本發(fā)明的其他目的、收獲連同對(duì)本發(fā)明的更為全面的理解將會(huì)變得更為清楚和更好理解。
圖1是根據(jù)本發(fā)明第一實(shí)施例的頻率合成器的框圖。
圖2是結(jié)合本發(fā)明的壓控振蕩器的第一實(shí)施方式。
圖3是根據(jù)本發(fā)明的數(shù)字頻率檢測(cè)器的框圖。
圖4是根據(jù)本發(fā)明的頻率合成器的線性化模型。
圖5是根據(jù)本發(fā)明的頻率合成器的第二實(shí)施例。
具體實(shí)施例方式
以下參考附圖來對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行描述。
參考圖1，依照本發(fā)明的頻率合成器10或時(shí)鐘合成器包括一個(gè)可變振蕩器11，其中所述振蕩器最好是一個(gè)壓控振蕩器(VCO)，它具有第一控制輸入端11a和第二控制輸入端11b。VCO11產(chǎn)生一個(gè)頻率依賴于其第一和第二控制輸入端11a和11b的振蕩器輸出信號(hào)。
頻率合成器10還包括一個(gè)模擬相位檢測(cè)器13和一個(gè)數(shù)字頻差檢測(cè)器(FDD)15。優(yōu)選地，模擬相位檢測(cè)器13有時(shí)也稱為相位頻率檢測(cè)器PFD，它包括一個(gè)并未單獨(dú)顯示的電荷泵。所述模擬相位檢測(cè)器13具有第一和第二相位檢測(cè)輸入端13a和13b，并且可用于產(chǎn)生一個(gè)第一控制信號(hào)，所述第一控制信號(hào)代表施加到其第一和第二相位檢測(cè)輸入端13a和13b的信號(hào)的相位差。數(shù)字頻差檢測(cè)器15具有第一和第二頻率檢測(cè)輸入端15a和15b，它可用于產(chǎn)生第二控制信號(hào)，所述第二控制信號(hào)代表施加到其第一和第二頻率檢測(cè)輸入端15a和15b的信號(hào)頻差。來自模擬相位檢測(cè)器13和數(shù)字頻差檢測(cè)器15的第一和第二控制信號(hào)分別與VCO11的第一和第二控制輸入端11a和11b相耦合。優(yōu)選地，模擬相位檢測(cè)器13的第一控制信號(hào)經(jīng)由模擬環(huán)路濾波器27耦合到VCO11的第一控制輸入端11a。
應(yīng)該理解的是，從模擬相位檢測(cè)器或模擬相位/頻率檢測(cè)器13輸出的第一控制信號(hào)是一個(gè)模擬信號(hào)，它可以通過一個(gè)按比例變化的信號(hào)強(qiáng)度來表示一個(gè)變化的相位差。此外還應(yīng)該理解，從數(shù)字頻差檢測(cè)器15輸出的第二控制信號(hào)是一個(gè)數(shù)字信號(hào)，所述數(shù)字信號(hào)輸出到一單個(gè)導(dǎo)線或信號(hào)總線上并具有一個(gè)表示頻差的數(shù)值。
頻率合成器10的輸入節(jié)點(diǎn)10a接收一個(gè)參考頻率信號(hào)，在當(dāng)前情況下，所述參考頻率信號(hào)是用一個(gè)參考時(shí)鐘輸入信號(hào)來體現(xiàn)的。如果希望的話，參考時(shí)鐘輸入信號(hào)可以直接施加到第一相位檢測(cè)輸入端13a和第一頻率檢測(cè)輸入端15a，但是較為優(yōu)選的是首先使參考時(shí)鐘輸入信號(hào)通過第一分頻器21而使其頻率逐步降低。這個(gè)參考時(shí)鐘同步除法器21的輸出被施加到模擬相位檢測(cè)器13和數(shù)字頻差檢測(cè)器15。此外還應(yīng)該理解，使用分頻器是一種用于降低設(shè)計(jì)復(fù)雜性的設(shè)計(jì)選擇，就本發(fā)明而言，這并不是關(guān)鍵的。
來自VCO11的振蕩器輸出信號(hào)可以用一種相似方式而直接反饋到第二相位檢測(cè)輸入端13b以及第二頻率檢測(cè)輸入端15b，但是較為優(yōu)選的仍舊是首先使該輸出信號(hào)通過第二分頻器即VCO同步除法器23來使其頻率逐步降低。在當(dāng)前情況下，振蕩器輸出信號(hào)通過另一個(gè)分頻器即輸出同步除法器25傳遞，以便產(chǎn)生頻率合成器10的被同步的時(shí)鐘輸出信號(hào)。
照這樣，頻率合成器10引入了一種常規(guī)的模擬鎖相環(huán)(PLL)結(jié)構(gòu)，其由從模擬相位檢測(cè)器13到VCO11以及返回到模擬相位檢測(cè)器13的通路構(gòu)成。本發(fā)明還向常規(guī)PLL結(jié)構(gòu)添加了一個(gè)第二數(shù)字環(huán)路。所述數(shù)字環(huán)路是由數(shù)字頻差檢測(cè)器15到VCO11以及返回到頻差檢測(cè)器15的通路來限定的。而較為優(yōu)選的是，使數(shù)字環(huán)路帶寬遠(yuǎn)遠(yuǎn)小于模擬環(huán)路帶寬。在當(dāng)前實(shí)施例中，模擬環(huán)路帶寬至少比數(shù)字環(huán)路帶寬大200倍。這個(gè)總的參量差在VCO11的設(shè)計(jì)中使用，以便允許兩個(gè)單獨(dú)的控制輸入，其中一個(gè)是來自模擬環(huán)路，而另一個(gè)則來自數(shù)字環(huán)路。
因此，本發(fā)明實(shí)現(xiàn)了一種雙環(huán)路受控頻率合成器，其中一個(gè)環(huán)路是數(shù)字環(huán)路，另一個(gè)則是模擬環(huán)路。在當(dāng)前的第一實(shí)施例中，數(shù)字環(huán)路包括全數(shù)字頻率檢測(cè)器15，它對(duì)VCO11的中心頻率進(jìn)行控制并且由此減少了對(duì)來自模擬環(huán)路的第一控制信號(hào)所需要的電壓擺動(dòng)，此外還提高了VCO的牽引范圍(pulling range)。模擬環(huán)路則包括低增益的模擬相位檢測(cè)器/電荷泵13，它把相位相干性添加到頻率控制環(huán)路中，由此消除了任何靜態(tài)頻率誤差。事實(shí)上，模擬環(huán)路減少了數(shù)字邏輯和VCO11的噪聲。數(shù)字控制則提供了頻率保持以及很低的帶寬。
如前所述，第二控制信號(hào)是從數(shù)字頻差檢測(cè)器FDD15中輸出的，它可以被置于一條為VCO11提供數(shù)字控制的信號(hào)總線上。參考圖2，其中顯示了一種適于從FDD15接收一條數(shù)字控制總線31作為其第二控制輸入端11b的實(shí)例實(shí)施方式。
本實(shí)施例使用了一個(gè)限流的、交叉耦合的倒相器對(duì)、LC以及CMOS振蕩器，其中振蕩器頻率受控于傳送來自模擬相位檢測(cè)器13的模擬信號(hào)VCTL的第一控制輸入端13a以及傳送來自FDD15的數(shù)字控制總線信號(hào)的第二控制輸入端13b。第一倒相器INV1(包括PMOS晶體管P1和NMOS晶體管N1)與第二倒相器INV2(包括PMOS晶體管P2以及NMOS晶體管N2)交叉耦合。流經(jīng)倒相器INV1和INV的電流受限于電流源，即電流w尾(current tail)I1，其中所述電流源包括NMOS晶體管N3并由一個(gè)偏壓信號(hào)Vbias來加以設(shè)定。電感器L1被跨接INV1和INV2的輸出端而耦合。VCO11的頻率則是通過調(diào)整兩個(gè)單獨(dú)的電容參量來進(jìn)行調(diào)節(jié)的。
第一電容參量是由一個(gè)變?nèi)荻O管對(duì)D1和D2來體現(xiàn)的，所述變?nèi)荻O管根據(jù)控制電壓VCTL來改變其電容值。變?nèi)荻O管對(duì)D1/D2與電感器L1并聯(lián)耦合，由此形成了一個(gè)LC振蕩電路(LC tank)。
第二電容參量是由電容器Ci～Cp的陣列接通和切斷振蕩器電路來體現(xiàn)的，其中接通和切斷是根據(jù)包含在數(shù)字控制總線31的相應(yīng)位線bi～bp上的值、由相應(yīng)的晶體管Mi～Mp來進(jìn)行的。因此，來自FDD15的數(shù)字控制信號(hào)有選擇地將特定電容器陣列Ci～Cp耦合到以及分離于該振蕩電路。在本實(shí)施例中，電容器Ci～Cp的陣列被返回到尾電流晶體管N3的漏極，也就是將電容器Ci～Cp有選擇地從INV1和INV2的輸出端耦合到晶體管N3的源極。作為選擇，晶體管/電容器對(duì)Mi/Ci～Mp/Cp的陣列還可以被返回到接地端。這將擴(kuò)大調(diào)諧范圍，但是有可能增加振蕩器中的噪聲。
圖1的FDD15可以用不同方法實(shí)施。例如，F(xiàn)DD15可以具有這樣一種類型，其中直接確定參考時(shí)鐘頻率并且產(chǎn)生一個(gè)設(shè)置電容器陣列和控制開關(guān)Mi/Ci～Mp/Cp所需要的數(shù)字控制值。然而，這需要用到使各個(gè)數(shù)值相關(guān)到VCO11的振蕩頻率的系數(shù)集的等價(jià)物，而這極依賴于制造工藝、電壓和溫度變化。因此，當(dāng)前優(yōu)選的FDD實(shí)施例采取的是一種不同的方法，并且只產(chǎn)生了一個(gè)頻差指示符，以便遞增或遞減電容器Ci～Cp的陣列的電容值。
參考圖3，根據(jù)本發(fā)明的數(shù)字頻差檢測(cè)器FDD15的塊結(jié)構(gòu)優(yōu)選地包括兩個(gè)二進(jìn)制紋波計(jì)數(shù)器41和43，這二者都具有受控于順序狀態(tài)機(jī)45的復(fù)位輸入端，所述狀態(tài)機(jī)是用于對(duì)構(gòu)成FDD15的各種邏輯部件的操作進(jìn)行協(xié)調(diào)的控制邏輯電路的一部分。紋波計(jì)數(shù)器41和43是在施加到其相應(yīng)輸入端的信號(hào)的一個(gè)邊緣(上升或下降邏輯邊緣)上遞增的。施加到圖1輸入端10a的參考頻率信號(hào)(或是分頻器21提供的它的逐步下降的表示)被耦合到第一與門47的參考時(shí)鐘輸入。第一與門47充當(dāng)?shù)氖且粋€(gè)屏蔽門(masking gate)，用于有選擇地允許施加到其參考時(shí)鐘輸入端的參考頻率信號(hào)經(jīng)過，并且使之按照由來自順序狀態(tài)機(jī)45的RUN/STOP(運(yùn)行/停止)控制信號(hào)51所確定的那樣施加到紋波計(jì)數(shù)器41的輸入端，或者有選擇地終止該參考頻率信號(hào)并阻止紋波計(jì)數(shù)器41的遞增。同樣，來自VCO11的振蕩器輸出信號(hào)(或是分頻器23提供的它的逐步降低表示)與第二與門49的一個(gè)VCO時(shí)鐘輸入端相耦合，所述與門充當(dāng)一個(gè)第二屏蔽門，以便選擇性地允許振蕩器輸出信號(hào)經(jīng)過，并且如RUN/STOP控制信號(hào)51所確定的那樣將其施加到紋波計(jì)數(shù)器43的輸入端，或是有選擇地終止振蕩器輸出信號(hào)并阻止紋波計(jì)數(shù)器43的遞增。
照這樣，紋波計(jì)數(shù)器41和43分別對(duì)參考頻率信號(hào)(在參考時(shí)鐘輸入節(jié)點(diǎn))和振蕩器輸出信號(hào)(在VCO時(shí)鐘輸入節(jié)點(diǎn))的周期進(jìn)行計(jì)數(shù)。計(jì)數(shù)器41是一個(gè)n位的二進(jìn)制計(jì)數(shù)器，計(jì)數(shù)器43則是一個(gè)m位的二進(jìn)制計(jì)數(shù)器，其中m大于或等于n+1。而兩個(gè)一位鎖存器53和55則充當(dāng)存儲(chǔ)單元，以便監(jiān)視計(jì)數(shù)器43的m位中的第n和(n+1)位，此外還記住那些經(jīng)過位n和n+1的參考計(jì)數(shù)的任何溢出。鎖存器53和55記錄的是計(jì)數(shù)器43的第n個(gè)比特和/或第(n+1)個(gè)比特何時(shí)從邏輯低0變換成邏輯1(假設(shè)計(jì)數(shù)器43是一個(gè)遞增計(jì)數(shù)器)。
優(yōu)選地，在參考時(shí)鐘輸入端上，信號(hào)的各個(gè)上升沿將導(dǎo)致計(jì)數(shù)器41遞增其計(jì)數(shù)，并且在VCO時(shí)鐘輸入端上，信號(hào)的各個(gè)上升沿將導(dǎo)致計(jì)數(shù)器43遞增其計(jì)數(shù)。無論何時(shí)，只要因?yàn)檫f增計(jì)數(shù)操作而使計(jì)數(shù)器43的第n位置位，即變成邏輯高，則置位鎖存器53并且保持置位，直到由順序狀態(tài)機(jī)45將其清除為止，而不管第n位稍后是否會(huì)因?yàn)橛?jì)數(shù)器43的連續(xù)計(jì)數(shù)而變回到邏輯低。無論何時(shí)，只要由于遞增計(jì)數(shù)操作而對(duì)計(jì)數(shù)器43的第(n+1)位進(jìn)行置位，也就是變成邏輯高，則對(duì)鎖存器55進(jìn)行置位并且保持置位，直到順序狀態(tài)機(jī)45將其清除為止。
計(jì)數(shù)器41的計(jì)數(shù)值由一個(gè)組合邏輯網(wǎng)絡(luò)57進(jìn)行監(jiān)視，所述網(wǎng)絡(luò)將信息傳送到順序狀態(tài)機(jī)45。具體地說，組合邏輯網(wǎng)絡(luò)57監(jiān)視計(jì)數(shù)器41的第n和(n-1)位。在置位計(jì)數(shù)器41的第n位(也就是變換成邏輯高)并且對(duì)其n-1位進(jìn)行復(fù)位(也就是變回邏輯低)、從而指示出自第n-1位溢出到第n位時(shí)，順序狀態(tài)機(jī)45向屏蔽門47和49發(fā)布RUN/STOP信號(hào)，以便停止計(jì)數(shù)器41和43的遞增計(jì)數(shù)操作。這凍結(jié)了計(jì)數(shù)器41和43的計(jì)數(shù)內(nèi)容。
在停止計(jì)數(shù)器41時(shí)，該計(jì)數(shù)器的計(jì)數(shù)內(nèi)容以及鎖存器53和55的置位情況被檢查，并被用于確定正如分別在參考時(shí)鐘輸入端和VCO時(shí)鐘輸入端觀察到的參考頻率信號(hào)與振蕩器輸出信號(hào)的相對(duì)頻率。在當(dāng)前實(shí)例中，這個(gè)判定是由一個(gè)第二組合邏輯網(wǎng)絡(luò)61做出的。應(yīng)該理解的是，順序狀態(tài)機(jī)45、第一組合邏輯電路57和第二組合邏輯電路61可以是FDD15的通用控制邏輯電路的集成部分。如果組合邏輯網(wǎng)絡(luò)61確定振蕩器輸出信號(hào)頻率高于參考頻率信號(hào)頻率，那么它會(huì)將信號(hào)FAST(快)發(fā)送到第一鎖存器1。如果組合邏輯網(wǎng)絡(luò)61確定振蕩器輸出信號(hào)頻率低于參考頻率信號(hào)的頻率，那么它會(huì)將信號(hào)SLOW(慢)發(fā)送到第二鎖存器2。如果組合邏輯網(wǎng)絡(luò)61確定振蕩器輸出頻率鎖定于參考頻率信號(hào)的頻率，那么它會(huì)將信號(hào)LOCK(鎖定)發(fā)送到第三鎖存器L3。響應(yīng)于從順序狀態(tài)機(jī)45發(fā)布的命令信號(hào)取樣，鎖存器L1、L2和L3鎖入來自組合邏輯網(wǎng)絡(luò)61的被發(fā)送信號(hào)。
如果鎖存器53和55均未置位，則把來自VCO11的振蕩器輸出信號(hào)的頻率確定為小于參考頻率信號(hào)。此外還必須關(guān)閉鎖存器55，以確保尚未出現(xiàn)一個(gè)以上的計(jì)數(shù)器43的完整周期。
如果計(jì)數(shù)器43中進(jìn)行的計(jì)數(shù)操作比計(jì)數(shù)器41中還要多，則將來自VCO11的振蕩器輸出信號(hào)的頻率確定為大于參考頻率信號(hào)的頻率。如果滿足了兩個(gè)條件中的任何一個(gè)條件，情況便是如此。如果置位了鎖存器53和55、由此而指示一個(gè)計(jì)數(shù)器43的第n位的溢出，或者如果置位了鎖存器55并在計(jì)數(shù)器43的第2～n級(jí)中存在任何邏輯高位，則振蕩器輸出信號(hào)的頻率大于參考頻率信號(hào)的頻率。并不檢查最低有效位(LSB)(也就是第1級(jí))，因?yàn)樵谒鲇?jì)數(shù)中，由于振蕩器輸出信號(hào)與參考頻率信號(hào)之間的相對(duì)相位差，因此可以有一位差值。在當(dāng)前情況下，只有第1級(jí)也就是最低值的位被忽略，以便考慮這個(gè)可能的相位差。但是也可以忽略其它數(shù)量的最低有效位(也就是說，例如第1和2級(jí))來考慮這個(gè)可能的相位差。
作為選擇，如果置位鎖存器53而沒有置位鎖存器55，并且如果在低于計(jì)數(shù)器43第n位的任何位中沒有置位邏輯高(除了由于可能的相位差而被忽略的LSB位外)，則將振蕩器時(shí)鐘信號(hào)和參考頻率信號(hào)確定為被鎖定。
在做出這個(gè)判定之后，可以復(fù)位計(jì)數(shù)器41和43并開始一個(gè)新的測(cè)量周期。關(guān)于鎖存器L1、L2和L3中存儲(chǔ)的指示快、慢或鎖定的振蕩器輸出信號(hào)與參考頻率信號(hào)的相對(duì)頻率的測(cè)量將被傳送到遞增/遞減計(jì)數(shù)器65。然后，順序狀態(tài)機(jī)45產(chǎn)生一個(gè)用于遞增/遞減計(jì)數(shù)器65的時(shí)鐘信號(hào)，以便對(duì)被鎖存的狀態(tài)做出響應(yīng)。
在本實(shí)施例中，計(jì)數(shù)器65的每一位都對(duì)圖2中的一個(gè)相應(yīng)的開關(guān)晶體管Mi～Mp進(jìn)行控制。所述測(cè)量被用于遞增或遞減所述遞增/遞減計(jì)數(shù)器65，以便校正VCO11的中心頻率。遞增/遞減計(jì)數(shù)器65的變化方向取決于VCO11的牽引(pulling)曲線斜率。對(duì)圖2中斜率為負(fù)的示范性振蕩器結(jié)構(gòu)而言，如果所述測(cè)量指示VCO11的振蕩器輸出信號(hào)的頻率比參考頻率信號(hào)的頻率更慢，則遞減所述計(jì)數(shù)器。
以上描述顯示，每隔2**(n-1)個(gè)參考時(shí)鐘輸入周期就會(huì)進(jìn)行一次測(cè)量。這個(gè)測(cè)量是頻差值的固有低通濾波操作。這個(gè)濾波器響應(yīng)的實(shí)際時(shí)間常數(shù)則取決于參考時(shí)鐘輸入，即參考頻率信號(hào)[它確定測(cè)量間隔]、頻差以及遞增/遞減計(jì)數(shù)器65的位數(shù)。而濾波器帶寬可以通過增加或減少計(jì)數(shù)器的位數(shù)以及遞增/遞減計(jì)數(shù)器的遞增/遞減步長(zhǎng)而被調(diào)整。
可以通過改變計(jì)數(shù)器41和43中的位數(shù)來調(diào)整頻差測(cè)量的精度，但是一般來說，所具有的位數(shù)沒有必要遠(yuǎn)遠(yuǎn)多于遞增/遞減計(jì)數(shù)器65中的位數(shù)，即振蕩器的電容梯級(jí)。改變計(jì)數(shù)器41和43的位數(shù)也改變了測(cè)量間隔。在精度和濾波帶寬之間存在一個(gè)相反關(guān)系。增加測(cè)量間隔也增加了環(huán)路的捕獲時(shí)間。由于測(cè)量間隔是由參考時(shí)鐘輸入的轉(zhuǎn)變來確定的，因此參考時(shí)鐘輸入的丟失可以為VCO11提供一個(gè)自動(dòng)保持。在圖1的雙環(huán)路系統(tǒng)中，如果要求加以保持，則必須產(chǎn)生一個(gè)指示參考丟失的信號(hào)以便關(guān)閉模擬電荷泵。
參考圖4，對(duì)本發(fā)明的雙環(huán)路頻率合成器系統(tǒng)來說，其簡(jiǎn)化的線性化模型具有一個(gè)施加到頻差節(jié)點(diǎn)81的第一輸入端的輸入頻率Fin，并且所述頻率也由塊83轉(zhuǎn)換成施加到相位差節(jié)點(diǎn)85的第一輸入端的相對(duì)相位。來自增益為Kv的VCO87的輸出被施加到頻差節(jié)點(diǎn)81的第二輸入端。級(jí)91和93對(duì)所述頻差進(jìn)行取樣并且以增益Kfdd而將其轉(zhuǎn)換成電壓。來自VCO87的輸出頻率由塊95轉(zhuǎn)換成一個(gè)相對(duì)相位并被施加到相位差節(jié)點(diǎn)85的第二輸入端。該相位差由級(jí)97以增益Kφ而轉(zhuǎn)換成一個(gè)電壓，其中所述級(jí)97可以包括圖1的相位檢測(cè)器和電荷泵。在級(jí)99，級(jí)97的輸出是用轉(zhuǎn)移函數(shù)R(s)濾波并使用來自級(jí)93的頻差檢測(cè)器輸出而在求和節(jié)點(diǎn)101求和的。求和節(jié)點(diǎn)101的輸出則對(duì)VCO87加以控制。
如所示，VCO87的頻率輸出103閉合該數(shù)字頻差環(huán)路，其相位輸出105則閉合模擬相位檢測(cè)器環(huán)路。這個(gè)簡(jiǎn)單模型可以在一個(gè)電路仿真器上使用，以便對(duì)包括VCO調(diào)制帶寬在內(nèi)的構(gòu)成帶寬、濾波器特性、泵電流等的作用進(jìn)行檢查。并且使用步調(diào)SPECTRE模擬器上的仿真來選擇實(shí)驗(yàn)測(cè)試芯片中的組件值。將一個(gè)頻率階躍輸入施加到此模型則顯示每一個(gè)頻率校正測(cè)量都是一個(gè)時(shí)延的頻率階躍，其使得該模擬環(huán)路做出響應(yīng)。不適當(dāng)?shù)剡x擇測(cè)量間隔、濾波器和泵電流可以使這兩個(gè)校正在相反的方向中振蕩。然而，當(dāng)用于數(shù)字頻率檢測(cè)器的測(cè)量間隔即頻率抽樣間隔與模擬相位檢測(cè)環(huán)路的帶寬相比更大時(shí)，可以在模擬環(huán)路做出響應(yīng)的同時(shí)將頻率檢測(cè)器的輸出Vf認(rèn)作一個(gè)固定值。然后，頻率轉(zhuǎn)移函數(shù)變?yōu)镕DD貢獻(xiàn)的固定值與用于模擬校正的可變項(xiàng)的兩項(xiàng)之和[sKvVf/(s+KφR(s))]+[KvR(s)Fi/(s+KfR(s))]。這意味著增益KφR必須被保持為低，以便讓頻率檢測(cè)器環(huán)路來支配。
為了測(cè)試這個(gè)所建議的頻率合成器結(jié)構(gòu)，在這里使用了一種0.18μm的數(shù)字邏輯電路工藝來構(gòu)造芯片。為了簡(jiǎn)化振蕩器設(shè)計(jì)和減小所需要的電感器尺寸，在這里針對(duì)圖2中的VCO結(jié)構(gòu)做出了兩個(gè)改變。第一個(gè)改變是去除尾電流源晶體管N3。對(duì)大小恒定的電感器來說，由于增加了該增益晶體管的到接地端的電容，因此這降低了振蕩頻率。這也增加了振蕩器的噪聲。然而，在限流的振蕩器上增加的交叉耦合倒相器增益允許以增加的電源濾波而在一個(gè)降低的電壓上進(jìn)行操作。第二個(gè)主要變化是使用一個(gè)10位數(shù)-模轉(zhuǎn)換器(圖5中的DAC113)和一個(gè)電壓求和放大器(圖5中的115)，以便為振蕩器產(chǎn)生一個(gè)模擬控制電壓并且去除晶體管/電容器Mi/Ci～Mp/Cp的陣列(從圖2中)。這是一個(gè)單純的設(shè)計(jì)選擇，它允許以減少牽引范圍和增加噪聲為代價(jià)來簡(jiǎn)化用于測(cè)試芯片的振蕩器布局。在圖5中顯示了所構(gòu)造的測(cè)試芯片的圖示，其中包括VCO11的替換實(shí)施例。
參考圖5，與圖1～4中的組件相似的全部組件都具有相似的參考符號(hào)并且在上文得到了描述。在當(dāng)前的優(yōu)選實(shí)施例中，輸入?yún)⒖碱l率信號(hào)被實(shí)現(xiàn)為一個(gè)帶有100歐姆R電阻差分端接的交流耦合的LVDS類型信號(hào)。正如本領(lǐng)域已知的那樣，低壓差分信號(hào)(LVDS)是使用一種差分信號(hào)傳遞技術(shù)來傳送信息的，其中第一信號(hào)線135a載送的是信號(hào)的真邏輯，第二信號(hào)線135b載送的是它的邏輯反。在當(dāng)前情況下，差分輸入信號(hào)135a/135b構(gòu)成了參考頻率信號(hào)，所述差分輸入信號(hào)是借助兩個(gè)電容器Cin1和Cin2而以電容方式耦合到差分接收機(jī)111的。差分輸出驅(qū)動(dòng)器121使用一種帶有電流驅(qū)動(dòng)優(yōu)選為5mA的類似的驅(qū)動(dòng)方案。
在本實(shí)施例中，差分接收機(jī)111將輸入端135a和135b的差分參考頻率信號(hào)轉(zhuǎn)換成施加到分頻器21的輸入端10a的單端信號(hào)。這只是一個(gè)簡(jiǎn)化了圖5實(shí)施例與圖1實(shí)施例的對(duì)比的設(shè)計(jì)選擇。應(yīng)該理解的是，在沒有通過使用那些用于其電路塊的恰當(dāng)差分模式結(jié)構(gòu)來把一個(gè)差分輸入信號(hào)轉(zhuǎn)換成單端信號(hào)的情況下，圖1和圖5的實(shí)施例可用于對(duì)這個(gè)差分輸入信號(hào)進(jìn)行處理。
與圖1的先前情況一樣，圖5的單端參考頻率信號(hào)被施加到可選分頻器21，所述分頻器的輸出則施加到模擬相位頻率檢測(cè)器13(具有可選電荷泵)以及數(shù)字頻率檢測(cè)器15。與圖1的實(shí)施例相似，模擬相位檢測(cè)器13的輸出將會(huì)服從于環(huán)路濾波器27。然而在當(dāng)前情況中，為了簡(jiǎn)化結(jié)構(gòu)，電荷泵輸出端上的環(huán)路濾波器27是在芯片外部制造的，且所述環(huán)路濾波器是作為包括電容器Cf1、Cf2以及電阻器Rf1的標(biāo)準(zhǔn)二階濾波器來實(shí)施的。在當(dāng)前情況下，ESD保護(hù)電路的寄生電容(并未示出)被用作了濾波器27中值為3pF的第二電容器。
為了產(chǎn)生特定頻率，這三個(gè)同步除法器21、23和25是以一種移位寄存器形式而不是作為二進(jìn)制除法器來實(shí)施的。同步除法器21、23和25被內(nèi)置于兩個(gè)串聯(lián)部分中，其中第一個(gè)部分能在1與8之間的全部整除比上產(chǎn)生標(biāo)稱的50％的工作循環(huán)脈沖，所述脈沖饋送給能夠產(chǎn)生介于1和17之間的全部整除比的第二級(jí)。在這里所報(bào)告的結(jié)果中，總是將第二級(jí)設(shè)定為是由1去除。
如上文所述，數(shù)字FDD15的輸出由數(shù)模轉(zhuǎn)換器DAC113轉(zhuǎn)換成一個(gè)模擬表示。加法器電路115對(duì)來自數(shù)字FDD15和模擬PFD13的輸出進(jìn)行求和，所述電路產(chǎn)生一個(gè)控制信號(hào)131，來相應(yīng)地調(diào)整VCO11的頻率。
也如上所述，VCO11是在當(dāng)前實(shí)施例中得到簡(jiǎn)化的，它只包含了交叉耦合的倒相器INV1和INV2、變抗器對(duì)D1/D2以及電感器L1。
在所構(gòu)造的測(cè)試芯片中測(cè)量到振蕩器的電感器在3.1nH。表格I顯示了實(shí)驗(yàn)芯片的某些特征。所述芯片是在一個(gè)電壓上操作，帶有一個(gè)用于VCO Vdd的單獨(dú)輸入管腳。該功率則是在合成器鎖定到1.1GHz的同時(shí)測(cè)量的。應(yīng)該注意的是，求和放大器通帶只有3MHz，且因此代表了模擬相位檢測(cè)器環(huán)路的開環(huán)響應(yīng)上限。頻率計(jì)數(shù)器的大小則確定了一個(gè)131μs的測(cè)量間隔，它對(duì)應(yīng)于一個(gè)用于最小頻率階躍的、7.6KHz的高頻響應(yīng)。
表格I實(shí)驗(yàn)芯片特性
在這里進(jìn)行測(cè)量來確定同時(shí)操作兩個(gè)環(huán)路對(duì)鎖定范圍和抖動(dòng)所造成的影響。把單獨(dú)用頻率環(huán)路操作的鎖定范圍定義為穩(wěn)定環(huán)路操作區(qū)域。這是頻差檢測(cè)器指示鎖定并且只觀察到對(duì)應(yīng)于頻率計(jì)數(shù)器中的1個(gè)LSB的差值時(shí)。由于沒有與該輸入相干的相位，因此在這里使用了這個(gè)定義。在這兩個(gè)環(huán)路同時(shí)操作時(shí)，該鎖定的區(qū)域被定義為與該輸入相干的頻率范圍。抖動(dòng)則是使用一個(gè)Agilent86100A數(shù)字通信分析器來測(cè)量的，所述分析器將確定性的和隨機(jī)的抖動(dòng)組合成一個(gè)被測(cè)量的數(shù)字。
對(duì)合成時(shí)鐘的頻譜的檢查顯示了由于對(duì)頻率計(jì)數(shù)器進(jìn)行開關(guān)所產(chǎn)生的很大數(shù)量的寄生頻率成分以及這些頻率與參考時(shí)鐘頻率的交叉乘積。這很有可能是因?yàn)閷蝹€(gè)電源用于模擬和數(shù)字功能以及相對(duì)差地分離數(shù)字噪聲所造成的。這促成了確定的抖動(dòng)，而不能在被測(cè)量的數(shù)中將其分離。求和放大器的低帶寬限制了模擬環(huán)路在組合操作模式中減小這個(gè)抖動(dòng)的能力。然而如所預(yù)期的那樣，經(jīng)過組合的環(huán)路操作顯示了一個(gè)很大的鎖定范圍，以及減少了由于該模擬環(huán)路而造成的抖動(dòng)。
表格II顯示了作為改變反饋除法器比值所導(dǎo)致的閉環(huán)增益變化的一個(gè)函數(shù)的鎖定范圍和抖動(dòng)。用于模擬輸出的環(huán)路濾波器帶寬保持恒定在1.6MHz，泵電流也是這樣，以便用于對(duì)比目的。在鎖定范圍中，頻率的較低值總是介于1.02到1.03GHz之間。這顯示兩個(gè)環(huán)路的操作共同顯著提高了鎖定范圍，并且顯著改善了RMS和峰到峰的抖動(dòng)。數(shù)字頻率檢測(cè)器的低帶寬與更寬帶寬模擬環(huán)路的低增益相耦合，應(yīng)該改善在一個(gè)僅寬帶模擬環(huán)路上的抖動(dòng)轉(zhuǎn)移特性。
表格II 鎖定范圍和抖動(dòng)
在上述測(cè)試芯片中構(gòu)造了一個(gè)時(shí)鐘合成器，所述合成器使用了同時(shí)操作的數(shù)字頻差檢測(cè)器和模擬相位檢測(cè)器/電荷泵。所述數(shù)字頻差檢測(cè)器占用一個(gè)可以忽略的面積并且只耗費(fèi)非常少的功率。由于所述檢測(cè)器的全數(shù)字特性，因此該檢測(cè)器是通過光刻技術(shù)來提供優(yōu)于單純模擬設(shè)計(jì)的縮放可能性的。即使是在沒有優(yōu)化濾波的情況下，所述測(cè)試芯片顯示，小型模擬相位檢測(cè)器/電荷泵明顯改善了頻率受控環(huán)路的抖動(dòng)特性，但卻沒有犧牲任何鎖定范圍。
本發(fā)明是參考附圖并結(jié)合不同的優(yōu)選實(shí)施例來描述的。然而對(duì)本領(lǐng)域技術(shù)人員來說，根據(jù)上述說明，不同的變化和修改都是顯而易見的。這種改變和修改意欲以到落入權(quán)利要求范圍的程度而被包含在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種頻率合成器，包括一個(gè)輸入節(jié)點(diǎn)，用于接收一個(gè)參考頻率信號(hào)；一個(gè)具有第一輸入端和第二輸入端的可變振蕩器，它產(chǎn)生一個(gè)振蕩器輸出信號(hào)，所述振蕩器輸出信號(hào)的頻率依賴于所述第一和第二控制輸入；一個(gè)模擬電壓相位檢測(cè)器，它具有響應(yīng)于所述參考頻率信號(hào)的第一相位檢測(cè)輸入端和響應(yīng)于來自所述可變振蕩器的所述振蕩器輸出信號(hào)的第二相位檢測(cè)輸入端，所述模擬電壓相位檢測(cè)器可用于產(chǎn)生一個(gè)指示所述參考頻率信號(hào)與所述振蕩器輸出信號(hào)之間的相位差的第一控制信號(hào)，所述第一控制信號(hào)耦合到所述可變振蕩器的第一控制輸入端，其中模擬環(huán)路是由沿著所述第一控制信號(hào)從所述模擬電壓相位檢測(cè)器到所述可變振蕩器的、以及沿著所述振蕩器輸出信號(hào)從所述可變振蕩器回到所述模擬電壓相位檢測(cè)器的信號(hào)通路來定義的；一個(gè)數(shù)字頻差檢測(cè)器，它具有響應(yīng)于所述參考頻率信號(hào)的第一頻率檢測(cè)輸入端以及響應(yīng)于所述振蕩器輸出信號(hào)的第二頻率檢測(cè)輸入，所述數(shù)字頻差檢測(cè)器可用于產(chǎn)生一個(gè)第二控制信號(hào)，該第二控制信號(hào)指示所述參考頻率信號(hào)與所述振蕩器輸出信號(hào)之間的頻差，所述第二控制信號(hào)耦合到所述可變振蕩器的所述第二控制輸入端，其中數(shù)字環(huán)路是由沿著第二控制信號(hào)從所述數(shù)字頻差檢測(cè)器到所述可變振蕩器的、以及沿著所述振蕩器輸出信號(hào)從所述可變振蕩器回到所述數(shù)字頻率檢測(cè)器的信號(hào)通路來定義的；其中所述模擬環(huán)路的帶寬大于所述數(shù)字環(huán)路的帶寬。
2.權(quán)利要求1的頻率合成器，其中所述模擬環(huán)路的帶寬至少比所述數(shù)字環(huán)路的帶寬大200倍。
3.權(quán)利要求1的頻率合成器，其中所述可變振蕩器是一個(gè)壓控振蕩器。
4.權(quán)利要求1的頻率合成器，還包括一個(gè)濾波器，其中所述第一控制信號(hào)經(jīng)由所述濾波器耦合到所述第一控制輸入端。
5.權(quán)利要求1的頻率合成器，還包括一個(gè)第一分頻器，其中用于接收所述參考頻率信號(hào)的所述輸入節(jié)點(diǎn)耦合到所述第一分頻器的一個(gè)輸入端，且所述第一分頻器的輸出端耦合到所述模擬電壓相位檢測(cè)器的所述第一相位檢測(cè)輸入端，由此所述模擬電壓相位檢測(cè)器的第一相位檢測(cè)輸入端是對(duì)經(jīng)由所述第一分頻器的所述參考頻率信號(hào)做出響應(yīng)的。
6.權(quán)利要求5的頻率合成器，其中所述第一分頻器的輸出端耦合到所述數(shù)字頻差檢測(cè)器的所述第一頻率檢測(cè)輸入端，由此所述數(shù)字頻差檢測(cè)器的第一頻率檢測(cè)輸入端是對(duì)經(jīng)由所述第一分頻器的所述參考頻率信號(hào)做出響應(yīng)的。
7.權(quán)利要求1的頻率合成器，還包括一個(gè)第二分頻器，它具有一個(gè)耦合以便從所述可變振蕩器接收所述振蕩器輸出信號(hào)的輸入端，并且具有一個(gè)與所述模擬電壓相位檢測(cè)器的所述第二相位檢測(cè)輸入端相耦合的輸出端，由此所述模擬電壓相位檢測(cè)器的第二相位檢測(cè)輸入端是對(duì)經(jīng)由所述第二分頻器的所述振蕩器輸出信號(hào)做出響應(yīng)的。
8.權(quán)利要求7的頻率合成器，其中所述第二分頻器的輸出端還耦合到所述數(shù)字頻差檢測(cè)器的所述第二頻率檢測(cè)輸入端，由此所述數(shù)字頻差檢測(cè)器的第二頻率檢測(cè)輸入端是對(duì)經(jīng)由所述第二分頻器的所述振蕩器輸出信號(hào)做出響應(yīng)的。
9.權(quán)利要求1的頻率合成器，其中來自所述數(shù)字頻差檢測(cè)器的所述第二控制信號(hào)經(jīng)由一個(gè)數(shù)-模轉(zhuǎn)換器耦合到所述可變振蕩器的所述第二控制輸入端，所述數(shù)-模轉(zhuǎn)換器向所述第二控制輸入端提供一個(gè)來自所述數(shù)字頻差檢測(cè)器的數(shù)字輸出端的模擬表示。
10.權(quán)利要求9的頻率合成器，其中所述可變振蕩器包括一個(gè)加法器，用于將其第一和第二控制輸入端的控制信號(hào)加在一起，以便產(chǎn)生一個(gè)合成的頻率控制信號(hào)。
11.權(quán)利要求1的頻率合成器，其中可變振蕩器的第一和第二控制輸入端相互獨(dú)立，并且所述可變振蕩器具有至少分別獨(dú)立地響應(yīng)于所述第一和第二控制輸入的第一和第二頻率調(diào)整機(jī)構(gòu)。
12.權(quán)利要求11的頻率合成器，其中所述第一頻率調(diào)整機(jī)構(gòu)包括一個(gè)響應(yīng)于所述第一控制輸入的變抗器，并且其中所述第二頻率調(diào)整機(jī)構(gòu)包括至少一個(gè)電容器，其響應(yīng)于所述第二控制輸入，而有條件地耦合到所述可變振蕩器或者與之分離。
13.權(quán)利要求1的頻率合成器，其中所述數(shù)字頻差檢測(cè)器包括一個(gè)n位計(jì)數(shù)器，用于對(duì)在所述第一頻率檢測(cè)輸入端接收的脈沖進(jìn)行計(jì)數(shù)，由此所述n位計(jì)數(shù)器保持所述參考頻率信號(hào)的脈沖計(jì)數(shù)；一個(gè)m位計(jì)數(shù)器，用于對(duì)在所述第二頻率檢測(cè)輸入端接收的脈沖進(jìn)行計(jì)數(shù)，由此所述m位計(jì)數(shù)器保持所述振蕩輸出信號(hào)的脈沖計(jì)數(shù)，并且其中m大于n；一個(gè)第一存儲(chǔ)單元，用于響應(yīng)于所述m位計(jì)數(shù)器內(nèi)的第n位變換成第一邏輯狀態(tài)而存儲(chǔ)一個(gè)置位情況，以及不管所述m位計(jì)數(shù)器內(nèi)的所述第n位變換離開所述第一邏輯狀態(tài)，而保持所述置位情況；一個(gè)第二存儲(chǔ)單元，用于響應(yīng)于所述m位計(jì)數(shù)器內(nèi)的第n+1位變換成所述第一邏輯狀態(tài)而存儲(chǔ)一個(gè)置位情況，以及不管所述第n+1位變換離開所述第一邏輯狀態(tài)，而保持所述置位情況；其中所述n位計(jì)數(shù)器和所述m位計(jì)數(shù)器是響應(yīng)于所述n位計(jì)數(shù)器中的第n位變換成所述第一邏輯狀態(tài)而被暫停的；并且其中一暫停所述n位計(jì)數(shù)器和所述m位計(jì)數(shù)器，所述頻差檢測(cè)器就確定a)如果所述第一或第二存儲(chǔ)單元都不具有所述存儲(chǔ)的置位情況；則所述可變振蕩器的輸出頻率低于所述參考頻率信號(hào)；或者b)如果所述第二存儲(chǔ)單元具有所述存儲(chǔ)的置位情況，則所述可變振蕩器的輸出頻率高于所述參考頻率信號(hào)；或者c)如果所述第一存儲(chǔ)單元具有所述存儲(chǔ)的置位情況并且除了預(yù)定數(shù)量的最低有效位之外的所述m位計(jì)數(shù)器中任一位被置位成所述第一邏輯狀態(tài)，則所述可變振蕩器的輸出頻率高于所述參考頻率信號(hào)；或者d)如果所述第一存儲(chǔ)單元具有所述存儲(chǔ)的置位情況而所述第二存儲(chǔ)單元不具有所述存儲(chǔ)的置位情況，并且除了所述預(yù)定數(shù)量的最低有效位之外的所述m位計(jì)數(shù)器中沒有哪一位被置位成所述第一邏輯狀態(tài)，則所述可變振蕩器的輸出頻率被鎖定到所述參考頻率信號(hào)。
14.權(quán)利要求13的頻率合成器，其中最低有效位的所述預(yù)定數(shù)量是1，由此一暫停所述n位計(jì)數(shù)器和m位計(jì)數(shù)器，所述數(shù)字頻差檢測(cè)器就確定如果所述第一存儲(chǔ)單元具有所述存儲(chǔ)的置位情況并且所述m位計(jì)數(shù)器中高于第一位的任一位被置位成所述第一邏輯狀態(tài)，那么所述可變振蕩器的輸出頻率高于所述參考頻率信號(hào)。
15.權(quán)利要求13的頻率合成器，其中所述第一和第二存儲(chǔ)單元分別是第一和第二鎖存器；所述第一和第二鎖存器是通過置位，即鎖入，所述置位情況來存儲(chǔ)所述置位情況的；以及所述第一和第二鎖存器可以通過置位成復(fù)位情況，而有選擇地去除所述置位情況。
16.權(quán)利要求15的頻率合成器，其中所述第一和第二鎖存器是通過鎖入邏輯高狀態(tài)和邏輯低狀態(tài)之一而被置位到所述置位情況的，并且所述第一和第二鎖存器是通過鎖入與所述置位情況相反的所述邏輯高狀態(tài)和邏輯低狀態(tài)中的另一狀態(tài)而被置位成所述復(fù)位情況的。
17.權(quán)利要求15的頻率合成器，其中所述數(shù)字頻差檢測(cè)器還包括一個(gè)控制邏輯電路，并且其中所述第一鎖存器是響應(yīng)于所述控制邏輯電路而被復(fù)位的；所述第二鎖存器是響應(yīng)于所述控制邏輯電路而被復(fù)位的；以及所述第一和第二鎖存器是依照所述可變振蕩器的輸出頻率是低于、大于或鎖定到所述參考頻率信號(hào)的確定而被復(fù)位的。
18.權(quán)利要求17的頻率合成器，其中所述數(shù)字頻差檢測(cè)器還包括一個(gè)第一屏蔽門，它對(duì)所述控制邏輯電路做出響應(yīng)，并且可用于如所述控制邏輯電路所確定的那樣有選擇地將所述第一頻率檢測(cè)輸入端耦合到或分離于所述n位計(jì)數(shù)器，其中當(dāng)所述第一屏蔽門將所述第一頻率檢測(cè)輸入端耦合到所述n位計(jì)數(shù)器時(shí)，所述n位計(jì)數(shù)器對(duì)在所述第一頻率檢測(cè)輸入端接收的脈沖進(jìn)行計(jì)數(shù)，并且當(dāng)所述第一屏蔽門將所述第一頻率檢測(cè)輸入端分離于所述n位計(jì)數(shù)器時(shí)，所述n位計(jì)數(shù)器停止對(duì)在所述第一頻率檢測(cè)輸入端接收的脈沖進(jìn)行計(jì)數(shù)，由此暫停所述n位計(jì)數(shù)器；以及一個(gè)第二屏蔽門，它對(duì)所述控制邏輯電路做出響應(yīng)，并且可用于如所述控制邏輯電路所確定的那樣有選擇地將所述第二頻率檢測(cè)輸入端耦合到或分離于所述m位計(jì)數(shù)器，其中當(dāng)所述第二屏蔽門將所述第二頻率檢測(cè)輸入端耦合到所述m位計(jì)數(shù)器時(shí)，所述m位計(jì)數(shù)器對(duì)在所述第二頻率檢測(cè)輸入端接收的脈沖進(jìn)行計(jì)數(shù)，并且當(dāng)所述第二屏蔽門將所述第二頻率檢測(cè)輸入端分離于所述m位計(jì)數(shù)器時(shí)，所述m位計(jì)數(shù)器停止對(duì)在所述第二頻率檢測(cè)輸入端接收的脈沖進(jìn)行計(jì)數(shù)，由此暫停所述m位計(jì)數(shù)器。
19.權(quán)利要求17的頻率合成器，其中所述數(shù)字頻差檢測(cè)器還包括一個(gè)遞增/遞減計(jì)數(shù)器，并且所述控制邏輯電路指令所述遞增/遞減計(jì)數(shù)器如果確定所述可變振蕩器的輸出頻率高于所述參考頻率信號(hào)，則在遞增或遞減方向中的一個(gè)方向上進(jìn)行一個(gè)計(jì)數(shù)步長(zhǎng)變化；如果確定所述可變振蕩器的輸出頻率低于所述參考頻率信號(hào)，則在所述遞增或遞減方向中的另一個(gè)方向上進(jìn)行一個(gè)計(jì)數(shù)步長(zhǎng)變化；或者如果確定所述可變振蕩器的輸出頻率鎖定到所述參考頻率信號(hào)，則保持不變；其中所述遞增/遞減計(jì)數(shù)器的輸出端耦合到所述可變振蕩器。
20.權(quán)利要求19的頻率合成器，其中所述可變振蕩器的輸出頻率依賴于啟用或禁用多個(gè)電容器，其中所述多個(gè)電容器中的每一個(gè)電容器是響應(yīng)于相應(yīng)的電容控制輸入端而被啟用和禁用的，以及所述遞增/遞減計(jì)數(shù)器將其當(dāng)前計(jì)數(shù)值置于輸出總線上，所述輸出總線構(gòu)成所述第二控制信號(hào)，其中所述輸出總線中單獨(dú)的位被耦合到單獨(dú)的電容控制輸入端，以便修改所述可變振蕩器的頻率。
21.權(quán)利要求19的頻率合成器，其中所述可變振蕩器的輸出頻率依賴于一個(gè)耦合以接收所述第二控制信號(hào)的頻率調(diào)整輸入端的信號(hào)強(qiáng)度；所述遞增/遞減計(jì)數(shù)器的輸出被施加到一個(gè)數(shù)-模轉(zhuǎn)換器，以便產(chǎn)生所述第二控制信號(hào)。
22.權(quán)利要求19的頻率合成器，其中所述數(shù)字頻差檢測(cè)器提供一個(gè)固有的低通濾波器，用于對(duì)參考頻率信號(hào)與來自所述可變振蕩器的振蕩器輸出信號(hào)之間的頻差進(jìn)行濾波；以及所述固有低通濾波器的帶寬通過增加或減少所述n位計(jì)數(shù)器中的n的值以及調(diào)整所述遞增/遞減計(jì)數(shù)器的遞增/遞減步長(zhǎng)可調(diào)節(jié)。
全文摘要
一種適于集成在低壓數(shù)字CMOS工藝中的頻率合成器，它使用一個(gè)雙環(huán)路結(jié)構(gòu)來控制VCO，所述結(jié)構(gòu)包括一個(gè)模擬環(huán)路和一個(gè)數(shù)字環(huán)路。該數(shù)字環(huán)路包括一個(gè)控制VCO中心頻率的全數(shù)字頻率檢測(cè)器。該模擬環(huán)路包括一個(gè)模擬相位檢測(cè)器和電荷泵，它們將相位相干性添加到該頻率受控的環(huán)路中，由此消除了任何靜態(tài)頻率誤差。事實(shí)上，模擬環(huán)路降低了數(shù)字邏輯和VCO的噪聲，且該數(shù)字控制提供頻率保持和很低的帶寬。此外還使得數(shù)字環(huán)路帶寬遠(yuǎn)遠(yuǎn)小于模擬環(huán)路帶寬，且最好是小200倍。這個(gè)總的參量差在設(shè)計(jì)VCO的過程中被使用，以便允許兩個(gè)獨(dú)立的控制輸入端，其中一個(gè)是來自于模擬環(huán)路，而另一個(gè)則來自于數(shù)字環(huán)路，并且這兩個(gè)輸入端是彼此相互獨(dú)立地進(jìn)行操作的。
文檔編號(hào)H03L7/187GK1540868SQ20041003324
公開日2004年10月27日 申請(qǐng)日期2004年3月31日 優(yōu)先權(quán)日2003年4月1日
發(fā)明者D·梅策爾, G·布倫, D 梅策爾 申請(qǐng)人:精工愛普生株式會(huì)社