專利名稱：一種高階σδ噪聲整形直接數(shù)字頻率合成器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于提高輸出信號動態(tài)特性的高階∑Δ噪聲整形直接數(shù)字頻率合成器。
背景技術(shù)：
直接數(shù)字頻率合成器(DDFS)是一種重要的低成本高分辨率頻率合成方法。與基于鎖相環(huán)的合成器不同，DDFS與數(shù)字CMOS工藝完全兼容，常被嵌入基帶ASIC收發(fā)機。雖然DDFS問世已經(jīng)很多年，但由于數(shù)字邏輯電路和數(shù)模轉(zhuǎn)換器性能的限制，只能被應(yīng)用與窄帶頻率合成。最近隨著數(shù)字邏輯電路和數(shù)模轉(zhuǎn)換器技術(shù)的改進(jìn)，DDFS已經(jīng)成為寬帶頻率合成的主流。如圖1所示，傳統(tǒng)的DDFS包括一個基于輸入頻率字10生成相位值的相位累加器20。DDFS應(yīng)用查尋正弦或余弦查詢表30的方式把相位值轉(zhuǎn)換成正弦幅值，它的寬度受限于數(shù)模轉(zhuǎn)換器40的分辨率。加在數(shù)模轉(zhuǎn)換器40后面的抗尖峰濾波器50將濾除掉在數(shù)據(jù)轉(zhuǎn)換過程中的毛刺噪聲。
但是DDFS本身的結(jié)構(gòu)決定了其輸出信號中存在大量的雜波，這些雜波的來源包括作為正弦表地址的相位累加位20的截斷噪聲，存儲在查詢表30中的采樣幅值截斷噪聲，數(shù)模轉(zhuǎn)換器50的噪聲和時鐘的相位噪聲。其中又以相位截斷帶來的影響最為嚴(yán)重。由于DDFS本身的周期性，導(dǎo)致了相位截斷的過程也是周期性的，由此引入的相位截斷噪聲在某些頻率點上非常明顯。
目前為止，已經(jīng)提出了多種抑制相位截斷噪聲的方法。最直接的方案就是增加相位字的長度，但會導(dǎo)致合成器硬件的急劇增加。而且隨著相位字的增加，相位累加器20的位數(shù)也隨之增加，這樣將影響相位累加器20累加的速度。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種用于改善輸出信號動態(tài)特性的高階∑Δ噪聲整形直接數(shù)字頻率合成器(DDFS)，消除了由于相位截斷所造成的量化噪聲。這種方法已經(jīng)被MATLAB仿真驗證，并在芯片上實現(xiàn)。實驗芯片的測試結(jié)果顯示與沒有加高階∑Δ噪聲整形內(nèi)插器的DDFS相比，無寄生信號的動態(tài)范圍(SFDR)提高了10dB，而芯片面積基本沒有增加。該發(fā)明也能夠在不降低SFDR的情況下減少DDFS的ROM面積，而ROM占整個DDFS面積的很大部分。
本發(fā)明是一種高階∑Δ噪聲整形直接數(shù)字頻率合成器，包括一相位累加器、高階∑Δ噪聲整形內(nèi)插器、正弦或余弦查詢表、數(shù)模轉(zhuǎn)換器和低通濾波器，其特征在于，其中高階∑Δ噪聲整形內(nèi)插器包括整形累加器和延遲電路；外部N位頻率字輸入到相位累加器，相位累加器的輸出連接到整形累加器；整形累加器的輸出分為作為正弦或余弦相位值的高p位和作為被截斷的低N-p位；其中低N-p位輸出連接到延遲電路，延遲電路運算輸出又返回連接到整形累加器；整形的相位值輸出連接到正弦或余弦查詢表，正弦或余弦查詢表的輸出再連到數(shù)模轉(zhuǎn)換器的輸入，最后數(shù)模轉(zhuǎn)換器的輸出連到低通濾波器的輸入。
其中相位累加器為16位累加器。
其中，該高階∑Δ內(nèi)插器為4階或4階以上。
其中的整形累加器為16位累加器，其中高8位輸出作為正弦或余弦的相位值，而低8位經(jīng)過延遲電路重新返回到整形累加器進(jìn)行累加。
其中的整形累加器為16位累加器。其中高8位輸出作為正弦或余弦的相位值，該相位值連接到正弦或余弦表。
其中正弦或余弦表為輸入8位地址，輸出12位幅值的正弦或余弦表。
其中數(shù)模轉(zhuǎn)換器為12位數(shù)模轉(zhuǎn)換器。
其中低通濾波器為抗尖峰低通濾波器。


為進(jìn)一步說明本發(fā)明的技術(shù)內(nèi)容，以下結(jié)合實例及附圖詳細(xì)說明如下，其中圖1是傳統(tǒng)數(shù)字直接頻率合成器的結(jié)構(gòu)框圖；圖2是本發(fā)明增加了高階∑Δ整形內(nèi)插器的數(shù)字直接頻率合成器的結(jié)構(gòu)框圖；圖3是設(shè)計的一個4階∑Δ整形內(nèi)插器的實例。
圖4是設(shè)計的一個5階∑Δ整形內(nèi)插器的實例。
圖5是結(jié)合圖2和圖3的結(jié)構(gòu)設(shè)計的一個直接數(shù)字頻率合成器的芯片照片。
圖6a、b是集成與不集成∑Δ整形的合成頻率的頻譜特性的對照圖。
具體實施例方式
根據(jù)圖1，一個理想的直接數(shù)字頻率合成器的輸出可以表示為Aout=Asin(2πWt2nTclk)=Asin(2πWi2n)]]>其中A是數(shù)模轉(zhuǎn)換器的滿幅度輸出值，時間變量t＝Tclki。這里的輸出是理想的正弦波，然而由于以下原因輸出波信號中必然存在噪聲干擾。
1、合成器步長為fclk/2n。為了獲得較高的頻率分辨率，通常使用較長位數(shù)的累加器，例如16位。然而大的累加器需要大的以2n為地址的查詢表。這樣ROM查詢表就占據(jù)了整個DDFS面積的主要部分。為了減少ROM查詢表的面積，相位值在被用到查詢表地址之前通常被截斷一部分。這個截斷將引入量化噪聲，這個量化噪聲可以被描述成一個線性的噪聲加到正弦波的相位上。由相位截斷引入的信噪比SNRp＝6.02p-3.992dB，其中p是相位字的寬度。
2、ROM查詢表的輸出值寬度受到數(shù)模轉(zhuǎn)換器的位數(shù)的限制。僅用有限寬度的字節(jié)來表示正弦波必然引入量化噪聲疊加到輸出的信號上。與相位截斷噪聲相似，由于有限的輸出幅值寬度引入的信噪比SNRA＝6.02D+1.76dB，其中D是數(shù)模轉(zhuǎn)換器的分辨率。
考慮到由于相位截斷ep產(chǎn)生的量化噪聲和幅值截斷(有限的ROM值寬度)eA，假設(shè)相位量化噪聲遠(yuǎn)小于相位，這完整的DDFS輸出可以表示為Aout=Asin(2πWi2n+ep(i))+AeA(i)≈Asin(2πWi2n)+Aep(i)cos(2πWi2n)+AeA(i)]]>因此可以看出，相位噪聲被輸出信號的積分在幅值上調(diào)制了。上述方程提供了一個簡單的DDFS輸出和量化噪聲模型。
為避免在數(shù)據(jù)轉(zhuǎn)換過程中出現(xiàn)重疊，合成出來的頻率要小于DDFS的時鐘頻率。因此在DDFS中存在過采樣，這就為噪聲整形提供了可能。噪聲整形可以把相位噪聲轉(zhuǎn)移到高頻區(qū)域，方便低通濾波器濾除。
請參閱圖2，本發(fā)明一種高階∑Δ噪聲整形直接數(shù)字頻率合成器，包括一相位累加器20、高階∑Δ噪聲整形內(nèi)插器21、正弦或余弦查詢表30、數(shù)模轉(zhuǎn)換器40和低通濾波器50。
其中高階∑Δ噪聲整形內(nèi)插器21包括整形累加器22和延遲電路23；外部N位頻率字輸入到相位累加器20，相位累加器20的輸出連接到整形累加器22；整形累加器22的輸出分為作為正弦或余弦相位值的高p位和作為被截斷的低N-p位；其中相位累加器20為16位累加器；該高階∑Δ內(nèi)插器21為4階或4階以上；其中的整形累加器22為16位累加器，其中高8位輸出作為正弦或余弦的相位值，而低8位經(jīng)過延遲電路重新返回到整形累加器進(jìn)行累加；其中低N-p位輸出連接到延遲電路23，延遲電路23運算輸出又返回連接到整形累加器22；整形的相位值輸出連接到正弦或余弦查詢表30，正弦或余弦查詢表30的輸出再連到數(shù)模轉(zhuǎn)換器40的輸入，最后數(shù)模轉(zhuǎn)換器的輸出連到低通濾波器50的輸入；其中的整形累加器22為16位累加器；其中高8位輸出作為正弦或余弦的相位值，該相位值連接到正弦或余弦表，其中正弦或余弦表為輸入8位地址，輸出12位幅值的正弦或余弦表。
其中數(shù)模轉(zhuǎn)換器40為12位數(shù)模轉(zhuǎn)換器。
其中低通濾波器50為抗尖峰低通濾波器。
再請參閱圖2所示，累加器把接收的用于產(chǎn)生對應(yīng)合成頻率的數(shù)字頻率字累加成一個N位的數(shù)字值，這N位的數(shù)字值中的高p位作為正弦或余弦的相位值，而低N-p位經(jīng)過延遲電路重新返回到累加器進(jìn)行累加。延遲電路的傳遞函數(shù)是1-(1-Z-1)n，其中n是∑Δ噪聲整形內(nèi)插器的階數(shù)。經(jīng)過低N-p位的延遲運算和返回重新累加，修正作為正弦或余弦的相位值的高p位。這時的DDFS輸出可以表示為Aout=Asin(2πWi2n+ep(i)(1-z-1)k)+AeA(i)]]>≈Asin(2πWi2n)+Aep(i)(1-z-1)kcos(2πWi2n)+AeA(i)]]>從上式可以看出相位噪聲被加了一個高通濾波器。這種算法大大降低了輸出頻率附近的相位截斷噪聲。高通整形后的相位噪聲可以通過數(shù)模轉(zhuǎn)換器后的低通濾波器濾除。因此由相位截斷引入的噪聲被大大降低。
經(jīng)過高階∑Δ整形內(nèi)插器整形輸出高p位連接到正弦或余弦表，通過正弦或余弦表轉(zhuǎn)換成數(shù)字正弦或余弦幅值。該數(shù)字正弦或余弦幅值再經(jīng)過數(shù)模轉(zhuǎn)換器和低通濾波器轉(zhuǎn)換成模擬正弦或余弦信號。
通過以上分析，以下具體設(shè)計兩種高階∑Δ整形內(nèi)插器。為了實現(xiàn)高速應(yīng)用，采用了單循環(huán)∑Δ整形內(nèi)插器。圖3和圖4是根據(jù)不同整形程度的要求，設(shè)計的4階和5階∑Δ整形內(nèi)插器。這種結(jié)構(gòu)實現(xiàn)了對截斷(N-p)LSB(低位值)以方程1-(1-z-1)k的高通噪聲轉(zhuǎn)移，圖3和圖4中的“A”24表示(N-p)LSB。p MSB(高位值)被用來作為正弦查詢表30的地址。因為乘法器很可能成為面積和速度的瓶頸，移位操作結(jié)合加法操作被用來替換乘法器。在圖3和圖4中的“＜＜”25代表向左移位，則“＜＜2”25代表向左移兩位，即相當(dāng)于乘4。圖3和圖4的∑Δ噪聲整形內(nèi)插器采用16位輸入累加，8位截斷。
現(xiàn)以圖3為例具體說明如何實現(xiàn)對截斷(N-p)LSB(低位值)以方程1-(1-z-1)k的高通噪聲轉(zhuǎn)移。在圖3中噪聲累加器22把相位累加器20的輸出值和延遲電路23的輸出累加，輸出分為兩個部分，作為正弦或余弦的相位值的高p位和作為被截斷的低N-p位。其中低N-p位經(jīng)過Z-1延遲得到輸出AZ-1，AZ-1分成三路。其中一路左移一位操作，即乘2操作得到2AZ-1輸出連接到加法器26；另一路經(jīng)過左移兩位操作，即乘4操作得到4AZ-1輸出，該輸出分兩路其中一路也連接到加法器26，經(jīng)過加法器的相加輸出得到6AZ-1輸出；第三路延遲Z-2得道的AZ-3輸出，該輸出也分兩路其中一路連接到加法器28。加法器26的輸出6AZ-1也分成兩路，其中一路也連接到加法器28，這樣加法器28把6AZ-1和AZ-3相加得到A(6Z-1+Z-3)輸出，該輸出再經(jīng)過Z-1延遲得到輸出A(6Z-2+Z-4)。AZ-3輸出的另一路經(jīng)過左移兩位操作，即乘4操作得到4AZ-3輸出并連接到加法器27，而4AZ-1輸出的另一路也連接到加法器27，因此加法器27把4AZ-1和AZ-3相加得到4A(Z-1+Z-3)輸出。A(6Z-2+Z-4)輸出取補碼以后連接到加法器29，4A(Z-1+Z-3)輸出也連接到加法器29，最后得到輸出A(4Z-1-6Z-2+4Z-3-Z-4)，即A(1-(1-Z-1)-4)，則輸出再返回整形累加器，最后實現(xiàn)了對截斷(N-p)LSB(低位值)以方程1-(1-z-1)k的高通噪聲轉(zhuǎn)移。
圖5是結(jié)合圖2和圖3的結(jié)構(gòu)設(shè)計的一個直接數(shù)字頻率合成器的芯片照片。從圖中可以看出，該直接數(shù)字頻率合成器的芯片主要包括三大部分累加器和4階∑Δ整形內(nèi)插器70、正弦查詢表60和數(shù)模轉(zhuǎn)換器80。在累加器和4階∑Δ整形內(nèi)插器70模塊內(nèi)有一個控制端，用來控制合成頻率時集成或者不集成∑Δ整形，用來方便對比集成與不集成∑Δ整形的合成頻率的頻譜特性。圖6a、b是集成與不集成∑Δ整形的合成頻率的頻譜特性的對照，明顯可以看出集成∑Δ整形比不集成的頻譜特性要好，即無寄生信號的動態(tài)范圍(SFDR)要大。
權(quán)利要求
1.一種高階∑Δ噪聲整形直接數(shù)字頻率合成器，包括一相位累加器、高階∑Δ噪聲整形內(nèi)插器、正弦或余弦查詢表、數(shù)模轉(zhuǎn)換器和低通濾波器，其特征在于，其中高階∑Δ噪聲整形內(nèi)插器包括整形累加器和延遲電路；外部N位頻率字輸入到相位累加器，相位累加器的輸出連接到整形累加器；整形累加器的輸出分為作為正弦或余弦相位值的高p位和作為被截斷的低N-p位；其中低N-p位輸出連接到延遲電路，延遲電路運算輸出又返回連接到整形累加器；整形的相位值輸出連接到正弦或余弦查詢表，正弦或余弦查詢表的輸出再連到數(shù)模轉(zhuǎn)換器的輸入，最后數(shù)模轉(zhuǎn)換器的輸出連到低通濾波器的輸入。
2.根據(jù)權(quán)利要求1所述的高階∑Δ噪聲整形直接數(shù)字頻率合成器，其特征在于，其中相位累加器為16位累加器。
3.根據(jù)權(quán)利要求1所述的高階∑Δ噪聲整形直接數(shù)字頻率合成器，其特征在于，其中，該高階∑Δ內(nèi)插器為4階或4階以上。
4.根據(jù)權(quán)利要求1所述的高階∑Δ噪聲整形直接數(shù)字頻率合成器，其特征在于，其中的整形累加器為16位累加器，其中高8位輸出作為正弦或余弦的相位值，而低8位經(jīng)過延遲電路重新返回到整形累加器進(jìn)行累加。
5.根據(jù)權(quán)利要求1所述的高階∑Δ噪聲整形直接數(shù)字頻率合成器，其特征在于，其中的整形累加器為16位累加器。其中高8位輸出作為正弦或余弦的相位值，該相位值連接到正弦或余弦表。
6.根據(jù)權(quán)利要求5所述的高階∑Δ噪聲整形直接數(shù)字頻率合成器，其特征在于，其中正弦或余弦表為輸入8位地址，輸出12位幅值的正弦或余弦表。
7.根據(jù)權(quán)利要求1所述的高階∑Δ噪聲整形直接數(shù)字頻率合成器，其特征在于，其中數(shù)模轉(zhuǎn)換器為12位數(shù)模轉(zhuǎn)換器。
8.根據(jù)權(quán)利要求1所述的高階∑Δ噪聲整形直接數(shù)字頻率合成器，其特征在于，其中低通濾波器為抗尖峰低通濾波器。
全文摘要
一種高階∑Δ噪聲整形直接數(shù)字頻率合成器，包括一相位累加器、高階∑Δ噪聲整形內(nèi)插器、正弦或余弦查詢表、數(shù)模轉(zhuǎn)換器和低通濾波器，其中高階∑Δ噪聲整形內(nèi)插器包括整形累加器和延遲電路；外部N位頻率字輸入到相位累加器，相位累加器的輸出連接到整形累加器；整形累加器的輸出分為作為正弦或余弦相位值的高p位和作為被截斷的低N－p位；其中低N－p位輸出連接到延遲電路，延遲電路運算輸出又返回連接到整形累加器；整形的相位值輸出連接到正弦或余弦查詢表，正弦或余弦查詢表的輸出再連到數(shù)模轉(zhuǎn)換器的輸入，最后數(shù)模轉(zhuǎn)換器的輸出連到低通濾波器的輸入。
文檔編號H03L7/16GK1783701SQ20041000992
公開日2006年6月7日 申請日期2004年12月2日 優(yōu)先權(quán)日2004年12月2日
發(fā)明者倪衛(wèi)寧, 石寅 申請人:中國科學(xué)院半導(dǎo)體研究所