欧美在线观看视频网站,亚洲熟妇色自偷自拍另类,啪啪伊人网,中文字幕第13亚洲另类,中文成人久久久久影院免费观看 ,精品人妻人人做人人爽,亚洲a视频

半導(dǎo)體裝置及其驅(qū)動(dòng)方法

文檔序號(hào):7505817閱讀:174來源:國知局
專利名稱:半導(dǎo)體裝置及其驅(qū)動(dòng)方法
背景技術(shù)
發(fā)明領(lǐng)域本發(fā)明涉及能與數(shù)字信號(hào)同步運(yùn)行的數(shù)字電路,更特別地涉及半導(dǎo)體裝置及其驅(qū)動(dòng)方法,該半導(dǎo)體裝置含有單個(gè)或多個(gè)數(shù)字電路。
相關(guān)技術(shù)描述用作為基本單元的單個(gè)或多個(gè)邏輯元件構(gòu)成能處理數(shù)字信號(hào)的邏輯電路(這兒稱為數(shù)字電路)。邏輯元件是一種能提供一個(gè)輸出的電路,該輸出相應(yīng)于單個(gè)或多個(gè)輸入。該邏輯元件的例子包括反相器,與門,或門,非門,與非門,或非門,時(shí)鐘控制反相器及選通門或類似元件。
用單個(gè)或多個(gè)電路元件,例如晶體管,電阻和電容元件構(gòu)成該邏輯元件。通過按照輸入到該邏輯元件的數(shù)字信號(hào)運(yùn)行多個(gè)電路元件,能控制施加給隨后電路的信號(hào)電位或電流。注意,在本說明中,除非另外說明,連接是指電連接。因此,在本發(fā)明的結(jié)構(gòu)中,允許電連接的元件(其他元件或開關(guān)或類似元件)可以另外放在預(yù)定連接中。
這兒給出的一個(gè)例子是一種反相器,作為邏輯元件中的一個(gè)。下面具體描述它的結(jié)構(gòu)和工作原理。


圖16中示出一般反相器的電路圖。在圖16A中,IN是指輸入的信號(hào)(輸入信號(hào)),而OUT是指輸出的信號(hào)(輸出信號(hào))。同時(shí),VDD和VSS是指電源電位,而VDD高于VSS(VDD>VSS)。
如圖16A所示的反相器包括p溝道型TFT(薄膜晶體管)1301和n溝道型TFT1302。P溝道型TFT 1301的柵極和n溝道型TFT 1302的柵極互相連接,并且輸入信號(hào)IN輸入到這兩個(gè)柵極。P溝道型TFT 1301的第一接線端接收VDD,而n溝道型TFT 1302的第一接線端接收VSS。同時(shí),p溝道型TFT 1301的第二接線端和n溝道型TFT 1302的第二接線端互相連接,并從這兩個(gè)第二接線端給隨后電路輸出一個(gè)輸出信號(hào)OUT。
注意,第一接收端或第二接線端中的任何一個(gè)相應(yīng)于源極,而另一個(gè)相應(yīng)于漏極。在p溝道型TFT的情況中,具有較高電位的一端是源極,具有較低電位的一端是漏極,而在n溝道型TFT的情況中,具有較高電位的一端是漏極,具有較低電位的一端是源極。因此在圖16A中,兩個(gè)TFT的第一接線端相應(yīng)于源極(S),而它們第二接線端相應(yīng)于漏極(D)。
一般利用含有二進(jìn)制電位的一個(gè)數(shù)字信號(hào)作為輸入信號(hào)。反相器的兩個(gè)電路元件按照輸入信號(hào)IN的電位運(yùn)行,由此控制輸出信號(hào)OUT的電位。
接著,參考圖16B和16C解釋圖16A所示反相器的工作原理。注意在圖16B和16C中,每個(gè)電路元件簡單地示作為說明運(yùn)行狀態(tài)的一個(gè)開關(guān)。
圖16B示出每個(gè)電路元件在輸入信號(hào)IN具有高電位側(cè)電位情況下的一種工作狀態(tài)。這兒,將輸入信號(hào)IN的高電位側(cè)的電位稱作為VDD’(VDD’≥VDD),并假定簡化地解釋,n溝道型TFT 1302的閥值電壓(VTHn)等于或高于0(VTHn≥0),而p溝道型TFT 1301的閥值電壓(VTHp)等于或低于0(VTHp≤0)。
當(dāng)p溝道型TFT 1301的柵極接收電位VDD’時(shí),因?yàn)閂DD’≥VDD,柵極和源極之間的電壓(下文中稱為柵極電壓)變?yōu)閂GS≥0,因此,p溝道型TFT 1301轉(zhuǎn)為截止(OFF)。注意,柵極電壓相應(yīng)于從柵極電位減去源極電位獲得的電壓。
此時(shí),當(dāng)n溝道型TFT 1302的柵極接收電位VDD’時(shí),因?yàn)閂DD’>VSS,所以柵極電壓變?yōu)閂GS>0,因此,n溝道型TFT 1302轉(zhuǎn)為導(dǎo)通。因此,電源電位VSS施加到隨后的電路,作為輸出信號(hào)OUT的電位。
接著,在圖16C中示出在輸入信號(hào)IN具有低電位側(cè)電位的情況中,每個(gè)電路元件的工作狀態(tài)。這兒,將輸入信號(hào)IN的低電位側(cè)的電位稱作為VSS’(VSS’≤VSS),并假定簡化地解釋,n溝道型TFT 1302的閥值電壓(VTHn)等于或高于0(VTHn≥0),而p溝道型TFT 1301的閥值電壓(VTHp)等于或低于0(VTHp≤0)。
當(dāng)n溝道型TFT 1302的柵極接收電位VSS’時(shí),因?yàn)閂SS’等于或低于VSS(VSS’≤VSS),所以柵極電壓變?yōu)閂GS≤0,因此,n溝道型TFT 1302轉(zhuǎn)為截止。
此時(shí),當(dāng)p溝道型TFT 1301的柵極接收電位VSS’時(shí),因?yàn)閂SS’低于VDD(VSS’<VDD),所以柵極電壓變?yōu)閂GS低于0(VGS<0),因此,p溝道型TFT 1301轉(zhuǎn)為導(dǎo)通(ON)。因此,電源電位VDD提供給隨后的電路,作為輸出信號(hào)OUT的電位。
如此,每個(gè)電路元件按照輸入信號(hào)IN的電位運(yùn)行,由此控制輸出信號(hào)OUT的電位。
參考圖16B和16C描述的反相器工作原理是將輸入信號(hào)IN的二進(jìn)制電位(VDD’和VSS’)分別假定為VDD’≥VDD和VSS’≤VSS的情況中的工作原理。在假設(shè)VDD’低于VDD(VDD’<VDD)及VSS’高于VSS(VSS’>VSS)的一種情況中,下文中檢驗(yàn)的是圖16A所示的反相器工作原理。注意建立VSS’<VDD’。
首先,圖17A示出在輸入信號(hào)IN具有高電位側(cè)的電位VDD’(VDD’<VDD)的情況中,每個(gè)電路元件的工作狀態(tài)。這兒假設(shè)簡化地描述,n溝道型TFT 1302的閥值電壓(VTHn)等于或高于0(VTHn≥0)及p溝道型TFT 1301的閥值電壓(VTHp)等于或低于0(VTHp≤0)。
當(dāng)p溝道型TFT 1301的柵極接收電位VDD’時(shí),因?yàn)榻⒘薞DD’<VDD,所以柵極電壓變?yōu)閂GS<0。因此,當(dāng)|VGS|>|VTHp|時(shí),p溝道型TFT 1301轉(zhuǎn)為導(dǎo)通,此時(shí),當(dāng)n溝道型TFT 1302柵極接收電位VDD’時(shí),因?yàn)閂DD’高于VSS(VDD’>VSS),所以柵極電壓變?yōu)閂GS>0。這樣,n溝道型TFT 1302轉(zhuǎn)變?yōu)閷?dǎo)通。
因此,依據(jù)VDD,VDD’和VTHp值,p溝道型TFT 1301和n溝道型TFT 1302兩者都變?yōu)閷?dǎo)通(ON)。即,不象圖16B所示的情況,即使當(dāng)輸入信號(hào)IN具有高電位側(cè)的電位時(shí),輸出信號(hào)OUT的電位也不變?yōu)閂SS。
由流過第一個(gè)晶體管的電流確定輸出信號(hào)OUT的電位。在圖17A中,當(dāng)n溝道型晶體管TFT 1302的VGS稱為VGSn及p溝道型晶體管TFT 1301的VGS稱為VGSp時(shí),|VGSn|高于|VGSp|(|VGSn|>|VGSp|)。因此,當(dāng)在每個(gè)晶體管的特性曲線和溝道寬度W對溝道長度L的比率之間幾乎沒有差異時(shí),輸出信號(hào)OUT的電位顯示出更接近VSS,而不是更接近VDD。然而,依據(jù)每個(gè)TFT的遷移率,閥值電壓和溝道寬度W對溝道長度L的比率,輸出信號(hào)OUT的電位能夠顯現(xiàn)出更接近于VDD,而不是更接近于VSS。在這種情況中,數(shù)字電路不能正常運(yùn)行,導(dǎo)致較高的故障可能性。此外,它能在隨后的數(shù)字電路中引起相續(xù)的故障。
圖17B示出在輸入信號(hào)IN具有低電位側(cè)電位VSS’(VSS’>VSS)的情況中,每個(gè)電路元件的工作狀態(tài)。假設(shè)簡化地描述,n溝道型TFT1302的閥值電壓(VTHn)等于或高于0(VTHn≥0),而p溝道型TFT 1301的閥值電壓(VTHp)等于或低于0(VTHp≤0)。
當(dāng)n溝道型TFT 1302的柵極接收電位VSS’時(shí),因?yàn)閂SS’高于VSS(VSS’>VSS),所以柵極電壓變?yōu)閂GS<0。因此,當(dāng)|VGS|>|VTHn|時(shí),n溝道型TFT 1302轉(zhuǎn)變?yōu)閷?dǎo)通。此時(shí),當(dāng)p溝道型TFT 1301的柵極接收電位VSS’時(shí),因?yàn)閂SS’低于VDD(VSS’<VDD),所以柵極電壓轉(zhuǎn)為VGS<0,這樣,p溝道型TFT 1301轉(zhuǎn)變?yōu)閷?dǎo)通。
因此,依據(jù)VSS,VSS’和VTHn值,p溝道型TFT 1301和n溝道型TFT 1302兩者都變?yōu)閷?dǎo)通。那意味著,不象圖16C所示的情況,即使當(dāng)輸入信號(hào)IN具有低電位側(cè)的電位時(shí),輸出信號(hào)OUT的電位也不變?yōu)閂DD。
由流過每個(gè)晶體管的電流確定輸出信號(hào)OUT的電位。在圖17B中,|VGSn|<|VGSp|。因此,當(dāng)在每個(gè)晶體管的特性曲線和溝道寬度W對溝道長度L的比率之間幾乎沒有差異時(shí),輸出信號(hào)OUT的電位顯示出更接近VDD,而不是更接近VSS。然而,依據(jù)每個(gè)TFT的遷移率,閥值電壓和溝道寬度W對溝道長度L的比率,輸出信號(hào)OUT的電位能夠顯現(xiàn)出更接近于VSS,而不是更接近于VDD。在這種情況中,數(shù)字電路不能正常運(yùn)行,導(dǎo)致較高的故障可能性。此外,它能在隨后的數(shù)字電路中引起相續(xù)的故障。
如上所述的,在圖16A中所示的反相器中,當(dāng)輸入信號(hào)IN的二進(jìn)制電位VDD’和VSS’分別處于VDD’≥VDD和VSS’≤VSS的關(guān)系時(shí),獲得含有期望電位的輸出信號(hào)OUT,由此能正常運(yùn)行。然而,當(dāng)輸入信號(hào)IN的二進(jìn)制電位VDD’和VSS’分別處于VDD’<VDD和VSS’>VSS的關(guān)系時(shí),不能獲得含有期望電位的輸出信號(hào)OUT,由此該反相器不能正常運(yùn)行。
上述情況不是專門地限制于反相器,而能應(yīng)用于其他數(shù)字電路。即,當(dāng)輸入信號(hào)IN的二進(jìn)制電位處于預(yù)定范圍外時(shí),數(shù)字電路的電路元件會(huì)有故障。因此,不能獲得含有期望電位的輸出信號(hào)OUT,并且數(shù)字電路也不能正常運(yùn)行。
從一個(gè)電路或先前級(jí)的接線提供的輸入信號(hào)電位不總是適合數(shù)字電路正常運(yùn)行一個(gè)合適值。在這種情況中,通過電平移動(dòng)器調(diào)節(jié)輸入信號(hào)的電位,數(shù)字電路就能夠正常運(yùn)行。然而,使用電平移動(dòng)器經(jīng)常阻礙半導(dǎo)體裝置的高速運(yùn)行,因?yàn)殡娖揭苿?dòng)器一般含有一些缺點(diǎn)當(dāng)每個(gè)電路元件如此地運(yùn)行,致使一個(gè)電路元件觸發(fā)其它一些電路元件的運(yùn)行時(shí),輸出信號(hào)電位的上升和下降速率就會(huì)降低。
獲得高速的運(yùn)行也是困難的,因?yàn)楫?dāng)電源電壓較低,由此減少電流時(shí),TFT不容易導(dǎo)通。此時(shí),當(dāng)增加電源電壓以獲得高速運(yùn)行時(shí),功耗也增加。
此外,因?yàn)閚溝道型TFT 1302和p溝道型TFT 1301同時(shí)導(dǎo)通以及短路電流流過TFT,所以電流消耗也增加。
為了解決前述問題,建議在含有第一個(gè)輸入反相器和第二個(gè)輸入反相器的電平移動(dòng)器電路中,由電容器(電容元件)和偏置裝置(參考專利文件1)對從第一個(gè)反相器輸入到第二個(gè)反相器的信號(hào)直流(DC)電平進(jìn)行轉(zhuǎn)換。然而,在這種電路中,直流(DC)電平轉(zhuǎn)換電容器連接在構(gòu)成第二反相器的每個(gè)晶體管的柵極和第一反相器的輸出端之間,第一反相器的輸出端通過偏置裝置一直連接到高電平電源電位或低電平電源電位。因此,這些電容器的充電和放電對電路的動(dòng)態(tài)特性(即,使電路運(yùn)行速率的降低)具有損壞性的影響,或隨電容充電和放電的功率消耗增加到相當(dāng)大的程度。此時(shí),當(dāng)晶體管的閥值電壓有起伏時(shí),很難匹配每個(gè)電容對相應(yīng)晶體管的靜電電容。因此,直流電平轉(zhuǎn)換電容器兩端的電壓不能匹配于相應(yīng)晶體管的閥值電壓,這樣,晶體管的導(dǎo)通/截止操作不能正常運(yùn)行。日本專利披露號(hào)Hei 09-172367發(fā)明摘要本發(fā)明已經(jīng)考慮到上述問題。本發(fā)明的一個(gè)目標(biāo)是提供一種數(shù)字電路,該電路不管輸入信號(hào)的二進(jìn)制電位而能正常地運(yùn)行。
發(fā)明人考慮到,通過預(yù)先儲(chǔ)存實(shí)際輸入到數(shù)字電路的信號(hào)電位和使該數(shù)字電路正常運(yùn)行所需的電位之間的電位差;以及在該數(shù)字電路中提供一個(gè)校正單元,該校正單元能將該電位差加到實(shí)際輸入到所述數(shù)字電路的所述信號(hào)電位上,以便給電路元件提供校正的電位,能使數(shù)字電路正常運(yùn)行。
通過使用校正單元,當(dāng)提供輸入信號(hào)的低電位側(cè)的電位時(shí),n溝道型晶體管能夠截止,而當(dāng)提供輸入信號(hào)的高電位側(cè)的電位時(shí),p溝道型晶體管能夠截止。因此,數(shù)字電路能正常運(yùn)行。
圖1A所示的是本發(fā)明數(shù)字電路的結(jié)構(gòu)。數(shù)字電路100包括校正單元101,它校正輸入信號(hào)IN的電位;以及單個(gè)或多個(gè)電路元件102,依據(jù)由校正單元101校正的輸入信號(hào)控制電路元件102的運(yùn)行。依據(jù)電路元件的運(yùn)行控制輸出信號(hào)OUT的電位。
圖1B所示的是一張簡視圖,示出本發(fā)明數(shù)字電路的校正單元101的第一種結(jié)構(gòu)。第一種結(jié)構(gòu)的校正單元101包括電容元件123,用于校正輸入信號(hào)的高電位側(cè)或低電位側(cè)上的電位。
校正單元101又包括開關(guān)130,用于控制將電源電位1供給電容元件123的第一電極;和開關(guān)131,用于控制將輸入信號(hào)IN的電位供給電容元件123的第一電極。此時(shí),提供開關(guān)132,用于控制該電路元件中的晶體管中間的晶體管140柵極和漏極之間連接,該晶體管140的柵極連接到電容元件123的第二電極。此外,還提供開關(guān)133,用于控制提供給晶體管140漏極的電位。注意,晶體管140源極和漏極之間的電壓稱作為VDS。施加給漏極的電位必須滿足|VDS|≥|VTHp|,當(dāng)說得更具體點(diǎn),使晶體管140的柵極和漏極互相連接。
應(yīng)當(dāng)注意,在圖1B中,p溝道型晶體管應(yīng)用于晶體管140,但也可以使用n溝道型晶體管。在圖1D中示出后一種情況。
注意,當(dāng)校正輸入信號(hào)的高電位側(cè)的電位時(shí),即在圖1B所示的情況中,輸入信號(hào)IN的高電位側(cè)的電位低于電源電位2的電位。因此,建立電源電位1<電源電位2。此時(shí),當(dāng)校正輸入信號(hào)IN的低電位側(cè)的電位時(shí),即在如圖1D所示的情況中,輸入信號(hào)IN的低電位側(cè)的電位低于電源電位1的電位。因此,建立電源電位1>電源電位2。
此時(shí),當(dāng)校正輸入信號(hào)IN的高電位側(cè)的電位時(shí),即在如圖1B所示的情況中,希望將電源電位1設(shè)置在輸入信號(hào)IN的高電位側(cè)的電位的鄰近區(qū)內(nèi),或更佳地,設(shè)置得更低些。通過上述操作,當(dāng)提供輸入信號(hào)IN的高電位側(cè)的電位時(shí),p溝道型TFT 140容易變?yōu)榻刂?。此時(shí),當(dāng)校正輸入信號(hào)IN的低電位側(cè)的電位時(shí),即在圖1D所示的情況中,希望將電源電位1設(shè)置在輸入信號(hào)IN的低電位側(cè)的電位的附近區(qū)內(nèi),或更佳地,設(shè)置得更高些。當(dāng)晶體管140是n溝道型時(shí),通過上述操作,當(dāng)提供輸入信號(hào)IN的低電位側(cè)的電位時(shí),它容易地變?yōu)榻刂埂?br> 此外,通過控制開關(guān)130到133,可以將晶體管140的閥值電壓VTH加到電源電位1和電源電位2之間的電位差上的一個(gè)電位差儲(chǔ)存或保存在電容元件123內(nèi)。
通過控制開關(guān)131,當(dāng)電容元件123的第一電極接收輸入信號(hào)IN的電位時(shí),將保存在電容元件123內(nèi)的電位差加到輸入信號(hào)IN上的一個(gè)電位輸入到晶體管140的柵極。
因此,能夠獲得晶體管140,及更進(jìn)一步獲得數(shù)字電路100的正常運(yùn)行。即當(dāng)施加輸入信號(hào)IN的高電位側(cè)的電位時(shí),該晶體管140和能容易地轉(zhuǎn)為截止。此時(shí),當(dāng)將輸入信號(hào)IN的低電位側(cè)的電位加到晶體管140時(shí),|VGS|增加,因此容易地轉(zhuǎn)變?yōu)閷?dǎo)通。相似地,當(dāng)晶體管140為n溝道型時(shí),當(dāng)施加輸入信號(hào)IN的低電位側(cè)的電位時(shí),它能容易地轉(zhuǎn)為截止。此時(shí),當(dāng)將輸入信號(hào)IN的高電位側(cè)的電位施加給晶體管140時(shí),|VGS|增加,因此容易地轉(zhuǎn)為導(dǎo)通。
正常運(yùn)行意味著下列情況中的運(yùn)行,即對應(yīng)于低電位側(cè)的輸入信號(hào)IN的輸出接線端的電位幾乎等效于在輸入信號(hào)IN等效于VSS情況中的輸出接線端的電位。同樣,正常運(yùn)行意味著下列情況中的運(yùn)行,即,對于輸入信號(hào)IN的位于高電位側(cè)的輸出接線端的電位總是等效于在輸入信號(hào)IN等效于VDD情況中的輸出接線端的電位。注意,除非隨后的數(shù)字電路有故障,否則認(rèn)為運(yùn)行是正常的。
注意,當(dāng)已經(jīng)有一個(gè)能控制供給晶體管140漏極電位的開關(guān)時(shí),該開關(guān)可以用于替代開關(guān)133。在這種情況,不需要另外提供開關(guān)133。相同的開關(guān)能應(yīng)用到圖1D。
如圖1C中所示的是一張簡化原理圖,示出本發(fā)明的數(shù)字電路的校正單元101的結(jié)構(gòu)。第二種結(jié)構(gòu)的校正單元101是一個(gè)能用輸入信號(hào)的電位替代電源電位1進(jìn)行校正操作的單元,如圖1B所示。特別地,第二種結(jié)構(gòu)的校正單元101包括電容元件103,用于校正輸入信號(hào)IN的電位;及開關(guān)105,用于控制電路元件中的晶體管中的晶體管140的柵極和漏極之間的連接,該晶體管140的柵極連接到電容元件103的第二電極。此外,提供開關(guān)106,用于控制供給晶體管104漏極的電位。注意,供給漏極的電位必須滿足|VDS|≥|VTHp|,當(dāng)具體地說時(shí),晶體管104的柵極和漏極是互相連接的。
注意,在圖1C中,p溝道型晶體管應(yīng)用于晶體104,然而,可以應(yīng)用n溝道型晶體管作為替代。在圖1E中示出后一種情況。
還應(yīng)注意,在校正輸入信號(hào)IN的高電位側(cè)的電位的情況中,即在圖1C所示的情況中,輸入信號(hào)IN的高電位側(cè)的電位應(yīng)低于電源電位的電位。此時(shí),在校正輸入信號(hào)IN的低電位側(cè)的電位的情況中,即在圖1E所示的情況中,輸入信號(hào)IN的低電位側(cè)的電位應(yīng)高于電源電位的電位。
通過控制開關(guān)105和106,能將將晶體管104的閥值電壓VTH加到輸入信號(hào)IN和電源電位之間的電位差上的一個(gè)電位差儲(chǔ)存和保持在電容元件103內(nèi)。
當(dāng)電容元件103的第一電極接收輸入信號(hào)IN的電位時(shí),將保持在電容元件103內(nèi)的電位差加到輸入信號(hào)IN上的一個(gè)電位輸入到晶體管104的柵極。
因此,能夠獲得晶體管104,及進(jìn)一步獲得數(shù)字電路100的正常運(yùn)行。
通過將本發(fā)明的第一種結(jié)構(gòu)和第二種結(jié)構(gòu)進(jìn)行組合,能夠構(gòu)成各種數(shù)字電路。
此時(shí),在第一種和第二種結(jié)構(gòu)的每一種結(jié)構(gòu)中,可以有兩個(gè)開關(guān)來控制提供給晶體管的漏極的電位。即,可能提供一個(gè)附加開關(guān),用于經(jīng)過與第一個(gè)開關(guān)不同的通路控制供給晶體管漏極的電位。給出提供一個(gè)附加開關(guān)的情況作為一個(gè)例子,該開關(guān)能經(jīng)過與第二種結(jié)構(gòu)中的第一個(gè)開關(guān)106不同的通路,控制供給晶體管漏極的電位。在這種情況中,通過用附加開關(guān),而不是用開關(guān)106,來控制晶體管漏極電位,初始化電容元件103的電荷。因此,例如當(dāng)對反相器的n溝道型晶體管和p溝道型晶體管兩者進(jìn)行校正時(shí),能同時(shí)初始化相應(yīng)于兩個(gè)晶體管的電容元件。同樣,通過另外提供一個(gè)用于控制給漏極提供電位的開關(guān),即使當(dāng)輸入信號(hào)IN的高電位側(cè)的電位與電源電位具有相同電位時(shí),也能夠進(jìn)行校正。反之亦然,通過另外提供上述的一個(gè)開關(guān),即使當(dāng)輸入信號(hào)IN的低電位側(cè)的電位與電源電位具有相同時(shí)電位,也能夠進(jìn)行校正。
注意,在第一種和第二種結(jié)構(gòu)中的每種結(jié)構(gòu)中,當(dāng)已經(jīng)有能控制提供給晶體管104的漏極的電位的一個(gè)開關(guān)時(shí),可以使用該開關(guān)作為開關(guān)106的替代。在這種情況中,不需要另外提供開關(guān)106。
此時(shí),本發(fā)明提供一種情況,其中晶體管140和104的柵極電容器分別與保持閥值電壓的電容元件123和103串聯(lián)連接。因此,通過在晶體管柵極電容器和保持閥值電壓的電容元件之間的串聯(lián)連接獲得的合成電容要小于由晶體管單個(gè)柵極電容獲得的電容。因此,能夠防止由柵極電容引起的晶體管的滯后操作而導(dǎo)致高速運(yùn)行。此外,能夠防止電路單元中之一在應(yīng)該截止時(shí)處于導(dǎo)通情況中的晶體管故障,由此,能夠防止由漏電流引起的電源消耗量的增加。
注意,由保持在每個(gè)電容元件中的電流泄漏干擾數(shù)字電路的正常運(yùn)行之前,應(yīng)較佳地再次對保持在電容元件內(nèi)的電荷進(jìn)行初始化,并儲(chǔ)存有待校正的電位差。
在電源電壓較低的情況中,當(dāng)晶體管要轉(zhuǎn)為截止時(shí),它是嚴(yán)密地(narrowly)截止的,以致|VGS|等于|VTH|(VGS|=|VTH|)。另一方面,當(dāng)晶體管要轉(zhuǎn)為導(dǎo)通時(shí),將VGS設(shè)為高電位,以致滿足VGS=VTH+(VH-VL)。結(jié)果,晶體管容易地導(dǎo)通。
注意,一般n溝道型晶體管具有正的閥值電壓,而p溝道型晶體管具有負(fù)的閥值電壓,然而,含有VTHn<0和VTHp>0的晶體管也適用于本發(fā)明。
注意,可連接晶體管的源極和漏極,以致可以使用晶體管的柵極電容作為校正單元的電容元件。此時(shí),可以提供用作電容元件的多個(gè)晶體管,以便通過并聯(lián)而作為一個(gè)電容元件。在這種情況中,可以應(yīng)用n溝道型晶體管或用p溝道型晶體管,或者兩種都用。注意,在確定晶體管的源/漏極和柵極中的那一極將用作電容元件的那個(gè)接線端中,可能涉及提供給兩個(gè)接線端的電位值。
此時(shí),可以按照本發(fā)明的結(jié)構(gòu),將輸入信號(hào)IN的幅度設(shè)得較小。因此,可以不需要提供附加的升壓電路,這樣獲得減少成本的貢獻(xiàn)。同樣地,當(dāng)提供來自IC的一個(gè)信號(hào)作為在玻璃襯底上形成的數(shù)字電路的一個(gè)輸入信號(hào)時(shí),該輸入信號(hào)可以直接提供數(shù)字電路而無需升壓電路。
注意,在本發(fā)明中使用的開關(guān)可以是任何一種開關(guān),例如電氣開關(guān)或機(jī)械開關(guān)。它可以是任何能控制電流的元件。它可以是晶體管,二極管,或用它們構(gòu)成的邏輯電路。因此,在將晶體管用作為開關(guān)的情況中,因?yàn)樗拖笠粋€(gè)開關(guān)進(jìn)行工作,所以就不特別限制它的極性(導(dǎo)電性)。然而,當(dāng)最好在較小的截止電流時(shí),有利地使用具有小截止電流極性的晶體管。例如,提供LDD區(qū)域的晶體管具有小的截止電流。此外希望,當(dāng)用作開關(guān)的晶體管的源極端的電位接近于低電位側(cè)的電源電位(VSS)時(shí),應(yīng)用n溝道型晶體管,而當(dāng)源級(jí)端的電位接近于高電位側(cè)的電源電位(VDD)時(shí),應(yīng)用p溝道型晶體管。這有助于該開關(guān)有效地工作,因?yàn)槟軌蛟黾釉摼w管柵極和漏極間的電壓的絕對值。還應(yīng)注意,通過使用n溝道型和p溝道型兩種晶體管,能夠使用CMOS型開關(guān)。
也應(yīng)注意,當(dāng)數(shù)字電路是一種時(shí)鐘控制反相器時(shí),在構(gòu)成時(shí)鐘控制反相器的任何晶體管上可以提供校正單元。同樣,當(dāng)數(shù)字電路是一個(gè)反相器時(shí),它既能夠是一種使用雙極型晶體管的CMOS反相器,也可以是使用單極晶體管和電阻的反相器。附帶地,二極管連接的晶體管也可以用作一個(gè)電阻。
按照本發(fā)明的上述的結(jié)構(gòu),數(shù)字電路可以不管輸入信號(hào)的電位而正常運(yùn)行。
此時(shí),當(dāng)電路元件包括晶體管,并當(dāng)校正的輸入信號(hào)輸入到晶體管柵極時(shí),晶體管的柵極電容與第一電容元件或第二電容元件串聯(lián)連接。因此,通過晶體管的柵極電容和第一電容元件或第二電容元件間的串聯(lián)連接獲得的合成電容將小于由晶體管單個(gè)柵極電容獲得的電容。因此,能夠防止由柵極電容引起的晶體管滯后操作。
附圖簡述圖1A,1B,1C,1D,和1E是簡圖,示出本發(fā)明數(shù)字電路的結(jié)構(gòu);圖2是一張簡圖,示出反相器的第一種結(jié)構(gòu),該反相器是本發(fā)明的數(shù)字電路中之一;
圖3A,3B,和3C是簡圖,示出圖2所示反相器的工作原理;圖4A和4B是簡圖,示出圖2所示反相器的工作原理;圖5是一張簡圖,示出一種時(shí)鐘控制反相器的結(jié)構(gòu),該時(shí)鐘控制反相器是本發(fā)明的數(shù)字電路中之一;圖6是一張簡圖,示出反相器的第二種結(jié)構(gòu),該反相器是本發(fā)明的數(shù)字電路中之一;圖7A,7B,和7C是簡圖,示出圖6所示反相器的工作原理;圖8A,8B,和8C是簡圖,示出圖6所示反相器的工作原理;圖9是一張簡圖,示出與非門的第一種結(jié)構(gòu),該與非門是本發(fā)明的數(shù)字電路中之一;圖10是一張簡圖,示出或非門的第一種結(jié)構(gòu),該或非門是本發(fā)明的數(shù)字電路中之一;圖11A和11B是簡圖,示出本發(fā)明第二種結(jié)構(gòu)的時(shí)鐘控制反相器的等效電路框圖和定時(shí)圖;圖12是一張簡圖,示出使用圖11所示的時(shí)鐘控制反相器的信號(hào)線驅(qū)動(dòng)電路的一種結(jié)構(gòu);圖13是圖11A所示時(shí)鐘控制反相器的頂視圖;圖14是圖13的橫截面圖;圖15本發(fā)明的半導(dǎo)體顯示裝置的輪廓圖;圖16A,16B,和16C是簡圖,示出普通反相器的結(jié)構(gòu)及工作原理;圖17A和17B是簡圖,示出當(dāng)輸入信號(hào)電位不是所期望的值時(shí),反相器的故障狀態(tài);圖18A是簡圖,示出反相器的一種結(jié)構(gòu),該反相器含有一個(gè)電阻,而圖18B是一張簡圖,示出反相器的一種結(jié)構(gòu),該反相器含有二極管連接的一個(gè)晶體管;圖19A和19B是簡圖,示出本發(fā)明的時(shí)鐘控制反相器的結(jié)構(gòu);圖20是一張簡圖,示出本發(fā)明的與非門的一種結(jié)構(gòu);圖21是一張簡圖,示出本發(fā)明的或非門的一種結(jié)構(gòu);及圖22是一張簡圖,示出本發(fā)明的時(shí)鐘控制反相器的一種結(jié)構(gòu),該時(shí)鐘控制反相器適用于移位寄存器。
較佳實(shí)施例描述下文中將參考附圖描述本發(fā)明的較佳實(shí)施例。在這個(gè)實(shí)施例模式中,描述一種反相器的特殊結(jié)構(gòu)和工作原理,作為本發(fā)明的數(shù)字電路一個(gè)例子。
圖2示出這個(gè)實(shí)施例模式的一個(gè)反相器的結(jié)構(gòu)。參考數(shù)字200和201表示校正單元,參考數(shù)字202表示電路元件組。
校正單元200包括第一電容元件203和4個(gè)開關(guān)204到207,用于控制提供給第一電容元件203的電位。此時(shí),校正單元201包括第二電容元件208和4個(gè)開關(guān)209到212,用于控制提供給第二電容元件208的電位。
開關(guān)205控制將輸入信號(hào)電位提供給第一電容元件203的第一電極。開關(guān)204控制將高電位側(cè)的電源電位VH提供給第一電容元件203的第一電極。開關(guān)206控制在電路元件組202的晶體管中的p溝道型晶體管213的柵極和源極間的連接,該晶體管203的柵極連接到第一電容元件203的第二電極。開關(guān)207控制提供給p溝道型晶體管213的漏極的電位。
此時(shí),開關(guān)210控制將輸入信號(hào)的電位提供給第二電容元件208的第一電極。開關(guān)209控制將低電位側(cè)的電源電位VL提供給第二電容元件208的第一電極。開關(guān)211控制在電路元件組202的晶體管中的n溝道型晶體管214的柵極和源極間的連接,該晶體管204的柵極連接到第二電容元件203的第二電極。開關(guān)212控制提供給n溝道型晶體管214的漏極。
電路元件組202包括一個(gè)p溝道型晶體管213和一個(gè)n溝道型晶體管214。這兒在晶體管為TFT的情況中,將它描述為一個(gè)例子。P溝道型TFT 213的第一接線端(這兒為源極)接收電源電位VDD。此時(shí),p溝道型TFT 214的第一接線端(這兒為源極)接收電源電位VSS。
此時(shí),連接p溝道型晶體管213的第二接線端(這兒為漏極)和n溝道型晶體管214的第二接線端(這兒為漏極)的每一個(gè),以便當(dāng)開關(guān)207和212閉合時(shí),隨后電路能夠接收該電位,作為一個(gè)輸出信號(hào)OUT。
第一電容元件203的第二電極連接到p溝道型晶體管213的柵極,而第二電容元件208的第二電極連接到n溝道型晶體管214的柵極。
注意,VDD高于VSS(VDD>VSS),而VH高于VL(VH>VL)。同樣,VDD高于VH(VDD>VH),而VL高于VSS(VL>VSS)。希望將電源電位VH設(shè)置得低于輸入信號(hào)IN的低電位側(cè)的電位。然而,當(dāng)輸入信號(hào)IN是一個(gè)低電位側(cè)的電位時(shí),如果晶體管213導(dǎo)通,該反相器就不能工作。因此,希望將電源電位VH設(shè)置成高于當(dāng)輸入信號(hào)IN是低電位側(cè)的電位時(shí)能使晶體管213導(dǎo)通的電位,并低于輸入信號(hào)IN的高電位側(cè)的電位。
此時(shí),希望設(shè)置電源電位VL,以使它能高于輸入信號(hào)IN的低電位側(cè)的電位。然而,當(dāng)輸入信號(hào)IN是高電位側(cè)的電位時(shí),如果晶體管214不導(dǎo)通,該反相器就不能工作。因此,希望將電源電位VL設(shè)置成低于當(dāng)輸入信號(hào)IN是高電位側(cè)的電位時(shí)能使晶體管214導(dǎo)通的電位,并高于輸入信號(hào)IN的低電位側(cè)的電位。在這個(gè)實(shí)施例模式中,假定簡化地描述,輸入信號(hào)IN的高電位側(cè)的電位等于電源電位VH,及輸入信號(hào)IN的低電位側(cè)電位等于電源電位VL。
接著,將參考圖3給出圖2所示反相器的工作原理的說明。注意,將本發(fā)明數(shù)字電路的工作原理識(shí)別如下初始化儲(chǔ)存在電容元件內(nèi)的電荷的操作,儲(chǔ)存有待校正的電位差的操作,及作為數(shù)字電路主要功能的正常操作。
首先參考圖3來解釋初始化儲(chǔ)存在每個(gè)電容元件內(nèi)的電荷的操作。特別地,使開關(guān)205和210斷開,并使開關(guān)204,206,207,209,211和212閉合,如圖3A所示。接著,將電源電位VH施加到第一電容元件203的第一電極,將電源電位VL施加到第二電容元件208的第一電極,第一電容元件203的第一電極電連接到第二電容元件208的第二電極。通過上述操作,分別通過電源電位VL和電源電位VH,將電荷儲(chǔ)存在第一電容元件203和第二電容元件208。
至于這時(shí)的p溝道型TFT 213,VGS低于VTHp(VGS<VTHp),TFT 213是導(dǎo)通的。此時(shí),對于n溝道型TFT 214,VGS低于VTHn(VGS<VTHn),TFT 214是導(dǎo)通的。注意,連接可以變化,只要開關(guān)207和212連接成能使晶體管213和214能夠?qū)ā4送?,也可以?yīng)用附加的開關(guān)。
接著,如圖3B所示,開關(guān)205,207,210和212斷開,開關(guān)204,206,209和211閉合。直接在將開關(guān)207和212斷開后,p溝道型TFT 213和n溝道型TFT 214都導(dǎo)通,VDD高于VH(VDD>VH)及VSS低于VL(VSS<VL)。因此,漏極電流在p溝道型TFT 213和n溝道型TFT 214內(nèi)流動(dòng)。然而,通過這個(gè)漏極電流,分別釋放儲(chǔ)存在第一電容元件203和第二電容元件208中的電荷,每個(gè)元件的VGS逐漸接近TH。最后,當(dāng)VGS變?yōu)閹缀醯扔赩TH時(shí),在p溝道型TFT 213和n溝道型TFT 214內(nèi)流動(dòng)的漏電流變?yōu)?。注意,可以按不同方式連接開關(guān)207和212,只要晶體管213和214的漏極僅連接到如上所述的柵極。此時(shí),在將有待校正的電位差儲(chǔ)存在電容元件時(shí),直到有待校正的TFT(這兒為p溝道型TFT 213和n溝道型TFT 214)的漏極電流真正變?yōu)?時(shí)才有必要釋放校正單元中電容元件內(nèi)的電荷。當(dāng)它接近0時(shí),它令人滿意地進(jìn)行工作。
此外,第一電容元件203儲(chǔ)存在p溝道型TFT 213的閥值電壓VTHp加到電源電位VDD的一電位和電源電位VH(稱為VC1)之間的一個(gè)電位差。此時(shí),第二電容元件208儲(chǔ)存在n溝道型TFT 214的閥值電壓VTHp加到電源電位VSS的一電位和電源電位VL(稱為VC2)之間的某一個(gè)電位差。
接著,如圖3C所示,通過閉合開關(guān)204和209,斷開開關(guān)205,206,207,210,211和212,保持在第一電容元件203和第二電容元件208上積聚的電荷,由此,儲(chǔ)存了電位差VC1和VC2。
接著,將給出一種正常操作的說明,該操作是依據(jù)通過儲(chǔ)存的電位差和所述校正的電位對輸入信號(hào)IN的所述電位的校正來進(jìn)行的。
接著,將參考圖4A給出輸入信號(hào)IN的電位在高電位側(cè)(在該實(shí)施例模式中為VH)的情況中的操作的說明。
在正常操作中,開關(guān)205,207,210和212一直都閉合,而開關(guān)204,206,209和211一直都斷開。輸入信號(hào)電位VH經(jīng)開關(guān)205提供給第一電容元件203的第一電極,并經(jīng)開關(guān)210提供給第二電容元件的第一電極。
遵守電荷守恒律,第一電容元件203兩電極間的電位差和第二電容元件208兩電極間的電位差保持不變,分別為VC1和VC2。因此,當(dāng)?shù)谝浑娙菰牡谝浑姌O接收電位VH時(shí),將它的第二電極的電位保持在將電位差VC1加到電位VH上的一個(gè)電位上。這時(shí)的電位差為VC1=VDD+VTHn-VH,這意味著第一電容元件203的第二電極電位為VDD+VTHp。因此,p溝道型晶體管213的柵極接收第二電極電位VDD+VTHp,這樣,p溝道型晶體管213截止。
另一方面,當(dāng)?shù)诙娙菰?08的第一電極接收電位VH時(shí),將它的第二電極的電位保持在電位VH和電位差VC2相加的一個(gè)電位上。這時(shí)的電位差為VC2=VSS+VTHn-VL,意指第二電容元件208的第二電極的電位為VH+VSS+VTHn-VL。因此,n溝道型晶體管214的柵極電壓為VGS=VH+VTHn-VL?,F(xiàn)在VH>VL,因此VGSn-VTHn=VH-VL>0,這樣,n溝道型晶體管214導(dǎo)通。
因此,當(dāng)輸入信號(hào)IN的電位為VH時(shí),電源電位VSS提供給隨后的電路,作為輸出信號(hào)OUT的電位。
接著,將參考圖4B給出輸入信號(hào)IN的電位在低電位側(cè)(在這個(gè)實(shí)施例模式中為VL)情況中的操作的說明。
如上所述,在正常操作中,開關(guān)205,207,210和212一直閉合,而開關(guān)204,206,209和211一直斷開。輸入信號(hào)IN的電位VL經(jīng)開關(guān)205提供給第一電容元件203的第一電極,并經(jīng)開關(guān)210提供給第二電容元件208的第一電極。
遵守電荷守恒定律,第一電容元件203兩電極間的電位差和第二電容元件208兩電極間的電位差保持不變,分別為VC1和VC2。因此,當(dāng)?shù)谝浑娙菰?03的第一電極接收電位VL時(shí),將它的第二電極電位保持在將電位差VC1加到電位VL上的一電位上。這時(shí)的電位差為VC1=VDD+VTHp-VH,意指第一電容元件203的第二電極電位為VL+VDD+VTHp-VH。因此,p溝道型晶體管213的柵極電壓為VGS=VL+VTHp-VH?,F(xiàn)在VH>VL,因此VGSp-VTHp=VH-VL<0,這樣,p溝道型晶體管213導(dǎo)通。
另一方面,當(dāng)?shù)诙娙菰?08的第一電極接收電位VL時(shí),將它的第二電極電位保持在電位VL和電位差VC2相加的電位上。這時(shí)的電位差為VC2=VSS+VTHn-VL,意指第二電容元件208的第二電極的電位為VSS+VTHn。N溝道型晶體管214的柵極接收第二電極電位VSS+VTHn,而n溝道型晶體管214的柵極電壓為VGS=VTHn,這樣,n溝道型晶體管214截止。
因此,當(dāng)輸入信號(hào)IN的電位為VL時(shí),電源電位VDD提供給隨后電路,作為輸出信號(hào)OUT的電位。
帶有上述的結(jié)構(gòu),本發(fā)明能夠提供一種數(shù)字電路,它能不管輸入信號(hào)的電位而進(jìn)行正常操作。
應(yīng)當(dāng)注意,在這種實(shí)施例模式中,由開關(guān)204或209控制將電源電位VH或VL提供給每個(gè)電容元件203和208的第一電極,然而,本發(fā)明不專門地限制于這種結(jié)構(gòu)。同樣可以由開關(guān)204控制將電源電位VH’提供給第一電容元件203的第一電極,該電源電位VH’不同于電源電位VH。同樣,由開關(guān)209控制將電源電位VL’提供給第二電容元件208的第一電極,該電源電位VL’不同于電源電位VL。在這種情況中,當(dāng)把輸入信號(hào)IN的高電位側(cè)的電位稱為VH,把它的低電位側(cè)的電位稱為VL時(shí),VL低于VH’(VL<VH’)而VH高于VL’(VH>VL’)。此外,希望其關(guān)系為VH’≥VH及VL’≤VL。
可以有兩個(gè)開關(guān)來控制提供給晶體管213和214漏極的電位。即,可以提供一個(gè)附加開關(guān),用于經(jīng)過與第一開關(guān)207和212不同的途徑控制提供給晶體管漏極的電位。
注意,在這種實(shí)施例模式中,可以不管輸入信號(hào)IN的電位,在第一電容元件203和第二電容元件208中同時(shí)地執(zhí)行初始化電荷操作和儲(chǔ)存有待校正的電位差的操作。
注意,圖2示出CMOS型反相器,然而,本發(fā)明容易地應(yīng)用于如圖18A和18B所示的反相器,所述反相器使用一個(gè)電阻或一個(gè)二極管接法的晶體管。下文中說明的是將實(shí)施例模式1所示的反相器用作時(shí)鐘控制反相器的情況。關(guān)于該反相器,輸入一個(gè)帶有與電源相同幅度的一個(gè)信號(hào),作為有待輸入到晶體管212和晶體管222的柵極的一個(gè)時(shí)鐘信號(hào),輸入一個(gè)幅度較小的信號(hào)作為輸入信號(hào)IN。在這個(gè)實(shí)施例模式中所示的是應(yīng)用圖1B和1D所示結(jié)構(gòu)的一種情況。
在本發(fā)明數(shù)字電路的校正單元中,提供一個(gè)開關(guān),用于控制提供給晶體管漏極的電位,該晶體管的柵極連接到電路元件中的晶體管中間的電容元件的第二電極。然而,當(dāng)已經(jīng)有一個(gè)開關(guān),該開關(guān)控制提供給電路元件(而不是校正單元)中晶體管的漏極電位。該開關(guān)可以替代前一個(gè)開關(guān)。
圖5所示的是替代開關(guān)情況中的本發(fā)明時(shí)鐘控制反相器的結(jié)構(gòu)。圖5中的參考數(shù)字250和251表示校正單元,而252表示電路元件組。
校正單元250包括第一電容元件233和3個(gè)開關(guān)230到232,用于控制提供給第一電容元件233的電位。校正單元251包括第二電容元件243和3個(gè)開關(guān)240到242,用于控制提供給第二電容元件243的電位。
開關(guān)231控制將輸入信號(hào)IN的電位提供給第一電容元件233的第一電極。開關(guān)230控制將高電位側(cè)的電源電位VH提供給第一電容元件233的第一電極。開關(guān)232控制電路元件組252中晶體管中間的p溝道型晶體管220的源極和漏極之間的連接,該晶體管220的柵極連接到第一電容元件233的第二電極。
開關(guān)241控制將輸入信號(hào)IN的電位提供給第二電容元件243的第一電極。開關(guān)240控制將低電位側(cè)的電源電位VL提供給第二電容元件243的第一電極。開關(guān)242控制電路元件組252晶體管中的n溝道型晶體管223源極和漏極之間的連接,該晶體管223的柵極連接到第二電容元件243的第二電極。
電路元件組252包括兩個(gè)p溝道型晶體管220和221及兩個(gè)n溝道型晶體管222和223。P溝道型TFT 220的第一接線端(這兒為源極)接收電源電位VDD。P溝道型TFT221的第一接線端(這兒為源極)連接到p溝道型TFT220的第二接線端(這兒為漏極)。
此時(shí),n溝道型TFT 223的第一接線端(這兒為源極)接收電源電位VSS。n溝道型TFT222的第一接線端(這兒為源極)連接到n溝道型TFT 223的第二接線端(這兒為漏極)。P溝道型TFT 221的第二接線端(這兒為漏極)連接到n溝道型TFT 222的第二接線端(這兒為漏極),并將該節(jié)點(diǎn)的電位提供給隨后電路,作為輸出信號(hào)OUT的電位。
此時(shí),第一電容元件233的第二電極連接到p溝道型晶體管220的柵極,第二電容元件243的第二電極連接到n溝道型晶體管223的柵極。
在這個(gè)實(shí)施例模式中,p溝道型TFT 221起一個(gè)開關(guān)的功能,用于控制提供給p溝道型晶體管220漏極的電位。同樣,n溝道型TFT 222起一個(gè)開關(guān)的功能,用于控制提供給n溝道型晶體管223漏極的電位。即,獲得一個(gè)與輸入到晶體管221和222的一個(gè)信號(hào)(例如時(shí)鐘信號(hào))同步的一個(gè)輸出信號(hào)OUT。
此外,可以將圖5所示的時(shí)鐘控制反相器看作為如圖2所示反相器的一種模式。因此,開關(guān)207相應(yīng)于p溝道型TFT,而開關(guān)212相應(yīng)于n溝道型TFT。即,p溝道型TFT 221相應(yīng)于開關(guān)207,n溝道型晶體管222相應(yīng)于開關(guān)212。
因此,在正常操作期間,通過改變開關(guān)207和212的開關(guān),能運(yùn)行圖2所示的反相器作為時(shí)鐘控制制反相器。特別地,如果不進(jìn)行圖3B所示的校正操作,當(dāng)用時(shí)鐘信號(hào)同步輸出信號(hào)OUT時(shí),通過由一個(gè)時(shí)鐘信號(hào)或類似信號(hào)重復(fù)開/關(guān)開關(guān)207和212,而不是通過使開關(guān)常閉,可將運(yùn)行該反相器運(yùn)作為時(shí)鐘控制反相器。
注意,在這個(gè)實(shí)施例模式中,可以同時(shí)地在第一電容元件233和第二電容元件243執(zhí)行電荷初始化操作和有待校正的電位差的儲(chǔ)存操作,而取決于輸入信號(hào)IN的電位。
同樣應(yīng)注意,VDD高于VSS(VDD>VSS),VH高于VL(VH>VL),VDD高于VH(VDD>VH)及VL高于VSS(VL>VSS)。希望電源電位VH設(shè)置成低于輸入信號(hào)IN的高電位側(cè)的電位。同樣,希望電源電位VL設(shè)置成高于輸入信號(hào)IN的低電位側(cè)的電位。在這個(gè)實(shí)施例模式中,假定輸入信號(hào)IN的高電位側(cè)的電位等于電源電位VH,而輸入信號(hào)IN的低電位側(cè)的電位等于電源電位VL。在這個(gè)實(shí)施例中,將描述與實(shí)施例模式1中描述不同的一種反相器結(jié)構(gòu),該結(jié)構(gòu)是按照本發(fā)明的數(shù)字電路的一個(gè)例子的。圖1C和1E所示的結(jié)構(gòu)可應(yīng)用于這個(gè)實(shí)施例模式。
圖6將示出該實(shí)施例模式的反相器的一種結(jié)構(gòu)。參考數(shù)字301和302表示校正單元,參考數(shù)字303表示電路元件組。
校正單元301包括第一電容元件304和2個(gè)開關(guān)306和307,用于控制提供給第一電容元件304的電位。校正單元302包括第二電容元件305和2個(gè)開關(guān)308和309,用于控制提供給第二電容元件305的電位。
開關(guān)306控制p溝道型晶體管310的柵極和漏極之間的連接。它的柵極連接到第一電容元件304的第二電極。開關(guān)307控制提供給p溝道型晶體管310漏極的電位。
此時(shí),開關(guān)308控制n溝道型晶體管311的柵極和漏極之間的連接。它的柵極連接到第二電容元件305的第二電極。開關(guān)309控制提供給n溝道型晶體管311漏極的電位。
電路元件組303包括一個(gè)p溝道型晶體管310和一個(gè)n溝道型晶體管311。P溝道型晶體管310的第一個(gè)接線端(這兒為源極)接收電源電位VDD,n溝道型晶體管311的第一接線端接收電源電位VSS。
此外,當(dāng)開關(guān)307和308分別閉合時(shí),分別連接p溝道型晶體管310的第二接線端(這兒為漏極)和n溝道型晶體管311的第二接線端(這兒為漏極),以使隨后電路接收該電位,作為輸出信號(hào)OUT。
第一電容元件304的第二電極連接到p溝道型晶體管310的柵極,第二電容元件305的第二電極連接到n溝道型晶體管311的柵極。
注意,VDD>VSS。當(dāng)輸入信號(hào)IN的高電位側(cè)的電源電位表示為VH,輸入信號(hào)IN的低電位側(cè)的電源電位表示為VL時(shí),VH高于VL(VH>VL)。此外,VDD高于VH(VDD>VH),而VL高于VSS(VL>VSS)。
下文參考圖7和8說明圖6所示反相器的操作。將這個(gè)實(shí)施例的反相7器的操作識(shí)別如下初始化保持在電容元件內(nèi)的電荷的操作,儲(chǔ)存有待校正的電位差的操作,及作為數(shù)字電路主要功能的正常操作。再有,電源電位是順序地提供給每個(gè)電容元件。
首先,說明初始化保持在第一電容元件304內(nèi)的電荷的操作。特別地,將開關(guān)306,307,和309閉合,并將開關(guān)308斷開。通過上述操作,第一電容元件304的第一電極接收輸入信號(hào)IN的高電位側(cè)的電位,第一電容元件304的第二電極連接到p溝道型TFT 310的漏極。
這時(shí)對于p溝道型TFT 310,VGS低于VTHp(VGS<VTHp),它導(dǎo)通。因此,預(yù)定的電荷保持在第一電容元件304內(nèi)。注意,只要將開關(guān)307和類似元件連接成能使晶體管310導(dǎo)通,可以改變連接。
如圖7所示,使開關(guān)307,308,和309斷開,并使開關(guān)306閉合。因?yàn)榍『迷陂_關(guān)307和307斷開后,p溝道型TFT 310導(dǎo)通及VDD高于VH(VDD>VH),所以漏極電流流過p溝道型TFT 310。因?yàn)槁O電流,所以分別釋放保持在電容元件304內(nèi)的電荷,且VGS逐漸接近VTH。最后,當(dāng)VGS變得幾乎等于VTH時(shí),在p溝道型晶體管310中流動(dòng)的漏極電流變?yōu)?。注意,只要晶體管310的漏極僅連接到柵極,可以改變連接。
此外,第一電容元件304將保持在,p溝道型TFT 310的閥值電壓VTHp加到電源電位VDD的一個(gè)電位和電源電位VH之間的電位差(稱為VC1)上。
然后,如圖7C所示,通過使開關(guān)306,307,308和309斷開,保持積聚在第一電容元件304內(nèi)的電荷,并儲(chǔ)存電位差VC1。
在那以后,初始化保持在第二電容元件305內(nèi)的電荷。特別地,使開關(guān)307,308,和309閉合,并使開關(guān)306斷開,如圖8A所示。通過上述操作,第二電容元件305的第一電極接收輸入信號(hào)IN的低電位側(cè)的電位VL, 而第二電容元件305的第二電極連接到n溝道型TFT311的漏極。
至于p溝道型TFT 310,VGS低于VTHp(VGS<VTHp),它導(dǎo)通。因此,在第二電容元件305上積聚預(yù)定電荷。注意,只要將開關(guān)307連接成能使晶體管310導(dǎo)通,可以改變連接。
如圖8B所示,使開關(guān)306,307,和307斷開,并使開關(guān)308閉合。因?yàn)榍『迷陂_關(guān)307和309斷開后,n溝道型TFT 311導(dǎo)通并建立了VSS<VL,所以漏極電流流過n溝道型TFT 311。因?yàn)檫@個(gè)漏極電流,所以分別釋放保持在第二電容元件305內(nèi)的電荷,且VGS逐漸接近VTH。最后,當(dāng)VGS變?yōu)閹缀醯扔赩TH時(shí),n溝道型TFT 311的漏極電流變?yōu)?。注意,只要晶體管310的漏極僅連接到該柵極,可以改變連接。
此外,第二電容元件305保持在,n溝道型TFT 311的閥值電壓VTHn加到電源電位VSS的一個(gè)電位和電源電位VL之間的電位差(稱為VC2),在該某一個(gè)電位。
然后,如圖8C所示,通過使開關(guān)306,307,308和309斷開,分別保持積聚在第一電容元件304和第二電容元件305內(nèi)的電荷,并儲(chǔ)存電位差VC1和VC2。
注意,可以先前將電荷積聚在第一電容元件303或積聚在第二電容元件304中,即,可按隨機(jī)次序執(zhí)行圖7A到7C及圖8A到8C的操作。
在正常操作中,按照所儲(chǔ)存的電位差校正輸入信號(hào)的電位。注意,當(dāng)不用時(shí)鐘控制反相器,而僅是一個(gè)反相器時(shí),在正常操作中,開關(guān)306和308一直斷開,而開關(guān)307和309一直閉合。開關(guān)307和309也可以用作時(shí)鐘控制反相器內(nèi)的一個(gè)開關(guān)。圖19中示出這種情況下的操作。
下文中將參考圖19A說明輸入信號(hào)IN的電位處于高電位側(cè)(在這種實(shí)施例模式中稱為VH)的情況中的操作。
在正常操作中,開關(guān)3207,3212一直閉合,開關(guān)3206和3211一直斷開。第一電容元件3203的第一電極和第二電容元件3208的第一電極接收輸入信號(hào)的電位VH。
遵守電荷守恒定律,第一電容元件3203的兩電極間的電位差和第二電容元件3208的兩電極間的電位差沒有改變,為VC1和VC2。因此,當(dāng)?shù)谝粋€(gè)電容文件3203的第一電極接收電位VH時(shí),第一電容元件3203第二電極的電位保持在電位差VC1加到電位VH的一個(gè)電位上。這時(shí)的電位差確定為VC1=VDD+VTHp-VH,意指第一電容元件3203的第二電極的電位為VDD+VTHp。P溝道型晶體管3213的柵極接收第二電極的電位VDD+VTHp,而p溝道型晶體管3213的柵極電壓為VGS=VTHp,這樣,使p溝道型晶體管3213截止。
另一方面,當(dāng)?shù)诙娙菰?208的第一電極接收電位VH時(shí),它的第二電極的電位保持在電位差VC2加到電位VH的一個(gè)電位上。這時(shí)的電位差為VC2=VSS+VTHn-VL,意指第二電容元件3208的第二電極的電位為VH+VSS+VTHn-VL。因此,n溝道型晶體管3214的柵極電壓為VGSn=VH+VTHn-VL。這兒,VH>VL,因此,VGSn-VTHn=VH-VL>0,這樣,n溝道型晶體管3214導(dǎo)通。
因此,當(dāng)輸入信號(hào)IN的電位為VH時(shí),隨后電路接收電源電位VSS,作為輸出信號(hào)的電位。
下文中參考圖19B說明輸入信號(hào)IN電位的處于低電位側(cè)(在這個(gè)實(shí)施例模式中為VL)的情況中的操作。
在正常操作中,開關(guān)3207和3212閉合而開關(guān)3206和3211斷開,如上所述。此外,第一電容元件3203的第一電極和第二電容元件3208的第一電極接收輸入信號(hào)的電位VL。
遵守電荷守恒定律,第一電容元件3203的兩電極間的電位差和第二電容元件3208的兩電極間的電位差沒有改變,為VC1和VC2。因此,當(dāng)?shù)谝浑娙菰?203的第一電極接收電位VL時(shí),它的第二電極電位保持在電位差VC1加到電位VL的一電位上。這時(shí)的電位差為VC1=VDD+VTHp-VH,意指第一電容元件3203的第二電極電位為VL+VDD+VTHp-VH。因此,p溝道型晶體管3213的柵極電壓為VGS=VL+VTHp-VH。現(xiàn)在VH>VL,因此,確定VGSp-VTHp=VL-VH<0,這樣,p溝道型晶體管321導(dǎo)通。
另一方面,當(dāng)?shù)诙娙菰?208的第一電極接收電位VL時(shí),它的第二電極電位保持在電位VL和電位差VC2相加的電位上。這時(shí)的電位差為VC2=VSS+VTHn-VL,意指第二電容元件3208第二電極的電位為VSS+VTHn。N溝道型晶體管3214的柵極接收第二電極電位VSS+VTHn,n溝道型晶體管3214的柵極電壓滿足VGS=VTHn,這樣,n溝道型晶體管3214截止。
因此,當(dāng)輸入信號(hào)IN的電位為VL時(shí),隨后電路接收電源電位VDD,作為輸出信號(hào)的電位。
按照本發(fā)明的上述結(jié)構(gòu),數(shù)字電路可以不管輸入信號(hào)電位而正常地操作。
有兩個(gè)開關(guān),用于控制提供給晶體管3213和3214的漏極的電位。即,可以提供附加開關(guān),通過與第一開關(guān)3207和3212不同的途徑控制提供給晶體管漏極的電位。
按照本發(fā)明的上述結(jié)構(gòu),數(shù)字電路可以不管輸入信號(hào)電位而正常地操作。此外,與圖2所示的數(shù)字電路相比,能夠減少校正單元的開關(guān)個(gè)數(shù),因此,用簡單的結(jié)構(gòu)能夠獲得本發(fā)明的效果。在這種實(shí)施例模式中,將描述一種與非門結(jié)構(gòu),那是本發(fā)明數(shù)字電路中的一種。
圖9所示的這個(gè)實(shí)施例模式中的與非門包括4個(gè)校正單元401到404和電路元件組405。在圖9中,應(yīng)用圖1B和1D的結(jié)構(gòu)。
校正單元401包括第一電容元件406和4個(gè)開關(guān)407到410,用于控制提供給第一電容元件406的電位。校正單元402包括第二電容元件411和4個(gè)開關(guān)412到415,用于控制提供給第二電容元件411的電位。校正單元403包括第三電容元件416和5個(gè)開關(guān)417到420和426,用于控制提供給第三電容元件416的電位。校正單元404包括第四電容元件421和4個(gè)開關(guān)422到425,用于控制提供給第四電容元件421的電位。
開關(guān)407控制輸入信號(hào)IN1提供給第一電容元件406的第一電極的電位。開關(guān)408控制將高電位側(cè)的電源電位VH提供給第一電容元件406的第一電極。開關(guān)409控制電路元件組405中晶體管中間的p溝道型晶體管430的柵極和漏極間的連接,該晶體管430的柵極連接到第一電容元件406的第二電極。開關(guān)410控制提供給p溝道型晶體管430的漏極的電位。
開關(guān)412控制輸入信號(hào)IN2供給第二電容元件411第一電極的電位。開關(guān)413控制將高電位側(cè)的電源電位VH提供給第二電容元件411第一電極。開關(guān)414控制電路元件組405中晶體管中間p溝道型晶體管431的柵極和漏極間的連接,該晶體管431的柵極連接到第三電容元件416的第二電極。開關(guān)415控制提供給p溝道型晶體管431漏極的電位。
開關(guān)418控制輸入信號(hào)IN1提供給第三電容元件416的第一電極的電位。開關(guān)417控制將低電位側(cè)的電源電位VL提供給第三電容元件416的第一電極。開關(guān)419控制n溝道型晶體管432柵極和漏極間的連接,該晶體管432的柵極連接到第三電容元件416的第二電極。開關(guān)420控制提供給n溝道型晶體管432漏極的電位。開關(guān)426控制將電源電位VSS提供給n溝道型晶體管432的漏極。
開關(guān)423控制輸入信號(hào)IN2提供給第四電容元件421的第一電極的電位。開關(guān)422控制將低電位側(cè)的電源電位VL提供給第四電容元件421的第一電極。開關(guān)424控制電路元件組405的晶體管中間的n溝道型晶體管433的柵極和漏極間的連接,該晶體管433的柵極連接到第四電容元件321的第二電極。開關(guān)425控制提供給n溝道型晶體管433漏極的電位。
電路元件組405包括兩個(gè)p溝道型晶體管430和431及兩個(gè)n溝道型晶體管432和433。P溝道型晶體管430的第一接線端(這兒為源極)和p溝道型晶體管431的第一接線端(這兒為源極)接收電源電位VDD。當(dāng)開關(guān)410和415分別閉合時(shí),連接p溝道型晶體430第二接線端(這兒為漏極)和p溝道型晶體管431的第二接線端(這兒為漏極),以便隨后電路接收該電位,作為輸出信號(hào)OUT。此外,n溝道型晶體管432的第一接線端(這兒為源極)接收電源電位VSS。當(dāng)開關(guān)420閉合時(shí),連接N溝道型晶體管432的第二接線端(這兒為漏極),以便n溝道型晶體管433的第一接線端(這兒為源極)接收它的電位。當(dāng)開關(guān)425閉合時(shí),連接n溝道型晶體管433的第二接線端(這兒為漏極),以便隨后的電路接收該電位,作為輸出信號(hào)OUT。
第一電容元件406的第二電極連接到p溝道型晶體管430的柵極。第二電容元件411的第二電極連接到p溝道型晶體管431的柵極。第三電容元件416的第二電極連接到n溝道型晶體管432的柵極。第四電容元件421的第二電極連接到n溝道型晶體管433的柵極。
注意,VDD高于VSS(VDD>VSS),而VH高于VL(VH>VL)。同樣注意,VDD高于VH(VDD>VH),而VL高于VSS(VL>VSS)。在這種實(shí)施例模式中,假定輸入信號(hào)的高電位側(cè)的電位等于電源電位VH,而低電位側(cè)的電位等于電源電位VL。然而,本發(fā)明不專門地限制于這種結(jié)構(gòu)。開關(guān)408,413,417,或422可以控制電源電位VH’或電源電位VL’的供給,電源電位VH’不同于電源電位VH,而電源電位VL’不同于電源電位VL。在這種情況,當(dāng)輸入信號(hào)IN的高電位側(cè)的電位為VH,低電位側(cè)的電位為VL時(shí),VL低于VH’(VL<VH’),及VH高于VL’(VH>VL’)。而且,希望VH’等于或高于VH(VH’≥VH),及VL’等于或低于VL(VL’≤VL)。
在這種實(shí)施例模式中,要提供給第一電容元件406第一電極的電源電位和要提供給第二電容元件411第一電極的電源電位都為VH。相似地,要提供給第三電容元件416的第一電極的電源電位和要提供給第四電容元件421的第一電極的電源電位都為VL,然而,這種實(shí)施例模式不專門地限制于這種結(jié)構(gòu),并且電位可改變。同樣地在這種情況,將滿足VH>VL,VDD>VH,及VL>VSS。
關(guān)于圖9所示與非門的操作,含有下列操作初始化保持在電容元件內(nèi)的電荷的操作,儲(chǔ)存待校正的電位差的操作,及作為數(shù)字電路主要功能的正常操作。
至于有關(guān)初始化保持在電容元件內(nèi)電荷的操作,儲(chǔ)存待校正的電位差的操作,及作為數(shù)字電路主要功能的正常操作的每個(gè)校正單元的切換操作,能查閱實(shí)施例模式1。應(yīng)當(dāng)注意,開關(guān)426當(dāng)進(jìn)行初始化時(shí)斷開,當(dāng)獲得電位差并儲(chǔ)存電荷時(shí),閉合,并當(dāng)執(zhí)行正常操作時(shí)斷開。
按照本發(fā)明的上述結(jié)構(gòu),數(shù)字電路能不管輸入信號(hào)電位而進(jìn)行正常操作。
可以有兩個(gè)開關(guān),用于控制不僅提供給在校正單元403,而且在校正單元401,402,或404內(nèi)的晶體管漏極的電位。即,可以提供附加開關(guān),用于通過與第一開關(guān)410,415,及425不同的途徑,控制提供給晶體管漏極的電位。
注意,圖1B和1D的結(jié)構(gòu)應(yīng)用到這種實(shí)施例模式中的與非門,然而圖1C和1E的結(jié)構(gòu)也可以應(yīng)用。圖1C和1E的結(jié)構(gòu)應(yīng)用到圖20。在這個(gè)實(shí)施例模式中,將描述或非門的一種結(jié)構(gòu),它是本發(fā)明數(shù)字電路中的一種。
圖10所示的這個(gè)實(shí)施例模式中的或非門包括4個(gè)校正單元501到504和一個(gè)電路元件組505。圖1B和1D所示的校正單元應(yīng)用于圖10。
校正單元501包括第一電容器506,4個(gè)開關(guān)507到510,用于控制提供給第一電容元件506的電位。校正單元包括第二電容元件511,5個(gè)開關(guān)512到515和526,用于控制提供給第二電容元件511的電位。校正單元503包括第三電容元件516,4個(gè)開關(guān)517到520,用于控制提供給第三電容元件516的電位。校正單元504包括第四電容元件521,4個(gè)開關(guān)522到525,用于控制提供給第四電容元件521的電位。
開關(guān)507控制輸入信號(hào)IN1提供給第一電容元件506的第一電極的電位。開關(guān)508控制將高電位側(cè)的電源電位VH提供給電路元件組505中晶體管中間的第一電容元件506的第一電極。開關(guān)509控制p溝道型晶體管530柵極和漏極間的連接,該晶體管530的柵極連接到第一電容元件506的第二電極。開關(guān)510控制提供給p溝道型晶體管530的漏極的電位。
開關(guān)512控制輸入信號(hào)IN2提供給第二電容元件511第一電極的電位。開關(guān)513控制將高電位側(cè)的電源電位VH提供給第二電容元件511的第一電極。開關(guān)514控制電路元件組505中晶體管中間的p溝道型晶體管531柵極和漏極間的連接,該晶體管531的柵極連接到第二電容元件511的第二電極。開關(guān)515控制提供給p溝道型晶體531的漏極的電位。開關(guān)526控制提供給p溝道型晶體管531的源極的電位。
開關(guān)518控制輸入信號(hào)IN1提供給第三電容元件516的第一電極的電位。開關(guān)517控制將低電位側(cè)的電源電位VL提供給電路元件組505中晶體管中間的第三電容元件516的第一電極。開關(guān)519控制n溝道型晶體管532的柵極和漏極間的連接,該晶體管532的柵極連接到第三電容元件516的第二電極。開關(guān)520控制提供給n溝道型晶體管532的漏極的電位。
開關(guān)523控制輸入信號(hào)IN2提供給第四電容元件521的第一電極的電位。開關(guān)522控制將低電位側(cè)的電源電位VL提供給第四電容元件521的第一電極。開關(guān)524控制電路元件組505中晶體管中間的n溝道型晶體管533的柵極和漏極間的連接,該晶體管533的柵極連接到第四電容元件的第二電極。開關(guān)525控制提供給n溝道型晶體管533的漏極的電位。
電路元件組505包括兩個(gè)p溝道型晶體管530和531,及兩個(gè)n溝道型晶體管532和533。P溝道型晶體管530的第一接線端(這兒為源極)接收電源電位VDD。連接P溝道型晶體管530的第二接線端(這兒為漏極)連接成,當(dāng)開關(guān)510閉合時(shí),使p溝道型晶體管531的第一接線端(這兒為源極)接收該電位。連接P溝道型晶體管531的第二接線端(這兒為漏極),以便當(dāng)開關(guān)515閉合時(shí),隨后的電路接收該電位,作為輸出信號(hào)OUT。n溝道型晶體管532的第一接線端(這兒為源極)和n溝道型晶體管533的第一接線端(這兒為源極)接收電源電位VSS。連接N溝道型晶體管532的第二接線端(這兒為漏極)和n溝道型晶體管533的第二接線端(這兒為漏極),以便當(dāng)開關(guān)520和525分別閉合時(shí),隨后的電路接收該電位,作為輸出信號(hào)OUT。
第一電容元件506的第二電極連接到p溝道型晶體管530的柵極。第二電容元件511的第二電極連接到n溝道型晶體管531的柵極。第三電容元件516的第二電極連接到n溝道型晶體管532的柵極。第四電容元件521的第二電極連接到n溝道型晶體管533的柵極。
注意,VDD高于VSS(VDD>VSS),VH高于VL(VH>VL),VDD高于VH(VDD>VH)及VL高于VSS(VL>VSS)。假定在這種實(shí)施例模式中,輸入信號(hào)的高電位側(cè)的電位等于電源電位VH,而輸入信號(hào)的低電位側(cè)的電位等于電源電位VL。然而,本發(fā)明不專門限制于這種結(jié)構(gòu)。開關(guān)508,513,517,或522可以控制電源電位VH’和電源電位VL’的供給,電源電位VH’不同于電源電位VH,電源電位VL’不同于電源電位VL。在這種情況中,當(dāng)輸入信號(hào)的高電源電位側(cè)的電位為VH,低電源電位側(cè)的電位為VL時(shí),VL低于VH’(VL<VH’),而VH高于VL’(VH>VL’)。而且,希望VH’等于或高于VH(VH’≥VH),VL’等于或低于VL(VL’≤VL)。
在這個(gè)實(shí)施例模式中,要提供給第一電容元件506的第一電極的電源電位和要提供給第二電容元件511的第一電極的電源電位都為VH,然而,這個(gè)實(shí)施例模式不專門地限制于該結(jié)構(gòu)。即,它們的電位可以變化。同樣在這種情況中,要滿足VH>VL,VDD>VH,和VL>VSS。
關(guān)于圖10所示的或非門操作,有初始化保持在電容元件內(nèi)電荷的操作,儲(chǔ)存有待校正的電位差的操作,及作為數(shù)字電路主要功能的正常操作。
至于有關(guān)初始化保持在電容元件內(nèi)電荷的操作,儲(chǔ)存有待校正的電位差的操作,及作為數(shù)字電路主要功能的正常操作的每個(gè)校正單元的切換操作,能夠查閱實(shí)施例模式1。應(yīng)當(dāng)注意,當(dāng)執(zhí)行初始化時(shí)開關(guān)526斷開,當(dāng)獲得電位差及儲(chǔ)存電荷時(shí)閉合,當(dāng)執(zhí)行正常操作時(shí)斷開。
按照本發(fā)明的上述結(jié)構(gòu),數(shù)字電路能不管輸入信號(hào)的電位而進(jìn)行正常操作。
有兩個(gè)開關(guān),用于控制提供給不僅在校正單元501,而且在校正單元502,503,或504內(nèi)的晶體管的漏極的電位。即,可以提供附加開關(guān),用于通過與第一開關(guān)520,515,和525不同的途徑,控制提供給晶體管的漏極的電位。
注意,圖1B和1D的結(jié)構(gòu)應(yīng)用于這種實(shí)施例模式中的或非門,然而,圖1C和1E的結(jié)構(gòu)可以同樣使用。圖1C和1E的結(jié)構(gòu)應(yīng)用于圖21。
用于本發(fā)明的數(shù)字電路的晶體管可以是單晶硅晶體管,SOI(絕緣體表硅)晶體管,或利用多晶硅半導(dǎo)體,或半非晶半導(dǎo)體,或非晶半導(dǎo)體的薄膜晶體管,或利用有機(jī)半導(dǎo)體,納米碳管,或類似材料的晶體管。此外,安裝晶體管的襯底類型不專門地限制于某一種類型。它可以是單晶體襯底,SOI襯底,或玻璃襯底,及類似的襯底。下文中說明本發(fā)明的時(shí)鐘控制反相器的結(jié)構(gòu)和驅(qū)動(dòng),該反相器應(yīng)用于半導(dǎo)體顯示裝置的信號(hào)線驅(qū)動(dòng)電路。
圖11A示出應(yīng)用在這種實(shí)施例模式中的時(shí)鐘控制反相器的電路圖。通過將晶體管應(yīng)用于圖6所示反相器的開關(guān)306到309,圖6所示的反相器應(yīng)用在圖11A中,作為圖11A的時(shí)鐘控制反相器。
注意,輸入幅度較小的信號(hào),作為輸入信號(hào)IN,具有與電源相同幅度的信號(hào)輸入到A,B,C,和D。將輸入作為輸入信號(hào)IN的信號(hào)輸出作為輸出信號(hào)OUT,該輸出信號(hào)OUT與輸入到C,D的同步信號(hào)同步,同步信號(hào)例如為鎖存脈沖信號(hào),時(shí)鐘信號(hào)和從移位寄存器輸出的采樣脈沖。
圖11A所示的時(shí)鐘控制反相器包括第一電容元件601,第二電容元件602,p溝道型晶體管603,607,和608,及n溝道型晶體管604,609,和610。
第一電容元件601的第一電極和第二電容元件602的第一電極互相連接,并接收輸入信號(hào)IN的電位。第一電容元件601的第二電極連接到p溝道型晶體管607的柵極。第二電容元件602的第二電極連接到n溝道型晶體管610的柵極。
P溝道型晶體管603的第一接線端或第二接線端中的任何一端連接到p溝道型TFT 607的柵極,另一端連接到p溝道型TFT 607的第二接線端(這兒為漏極)。n溝道型晶體管604的第一接線端或第二接線端中的任何一端連接到n溝道型TFT 610的柵極,另一端連接到n溝道型TFT 610的第二接線端(這兒為漏極)。
P溝道型晶體管607的第一接線端(這兒為源極)接收電源電位VDD。P溝道型晶體管607的第二接線端(這兒為漏極)和p溝道型晶體管608的第一接線端(這兒為源極)互相連接。此外,n溝道型晶體管610的第一接線端(這兒為源極)接收電源電位VSS。n溝道型晶體管610的第二接線端(這兒為漏極)連接到n溝道型晶體管609的第一接線端(這兒為源極)。n溝道型晶體管609的第二接線端(這兒為漏極)連接到p溝道型晶體管608的第二接線端(這兒為漏極)。注意,n溝道型晶體管609的第二接線端的電位和p溝道型晶體管608第二接線端的電位提供給隨后的電路,作為輸出信號(hào)OUT的電位。
圖11B所示的是一張輸入信號(hào)IN的電位和p溝道型晶體管603和608的柵極及n溝道型晶體管604和609柵極的電位在第二電容元件602和第一電容元件601積聚電荷周期及執(zhí)行正常操作周期期間的定時(shí)圖。
如圖11B所示,在第二電容元件602的電荷積聚周期呂,進(jìn)行三種操作,即,操作I,初始化第二電容元件;操作II,獲得電位差;及操作III,儲(chǔ)存電荷。
至于初始化操作I,p溝道型晶體管603截止,而n溝道型晶體管604導(dǎo)通。同樣地,p溝道型TFT 608導(dǎo)通,并且n溝道型TFT 609導(dǎo)通。輸入信號(hào)IN的電位維持在低電位側(cè)的電位VL。
至于獲得電位差的操作II,p溝道型晶體管603保持截止,而n溝道型晶體管604保持導(dǎo)通。P溝道型TFT 608變?yōu)榻刂?,n溝道型TFT 609變?yōu)榻刂?。輸入信?hào)IN的電位維持在低電位側(cè)的電位VL。
至于儲(chǔ)存電荷的操作III,p溝道型晶體管603保持截止,而n溝道型晶體管604變?yōu)榻刂?。P溝道型TFT 608保持截止,n溝道型TFT 609保持截止。輸入信號(hào)IN的電位維持在低電位側(cè)的電位VL。
在第二電容元件602的電荷積聚周期后,開始進(jìn)入第一電容元件601上的電荷積聚周期。在第一電容元件601的電荷積聚周期中,又進(jìn)行如圖11B所示的初始化操作I,獲得電位差的操作II,及儲(chǔ)存電荷的操作III。
至于初始化操作I,p溝道型晶體管603變?yōu)閷?dǎo)通,而n溝道型晶體管604變?yōu)榻刂埂M瑯?,P溝道型TFT 608變?yōu)閷?dǎo)通,n溝道型TFT 609變?yōu)閷?dǎo)通。輸入信號(hào)IN的電位維持在高電位側(cè)的電位VH。
至于獲得電位差的操作II,p溝道型晶體管603保持導(dǎo)通,而n溝道型晶體管604保持截止。P溝道型TFT 608變?yōu)榻刂?,n溝道型TFT 609變?yōu)榻刂?。輸入信?hào)IN的電位維持在高電位側(cè)的電位VH。
至于儲(chǔ)存電荷的操作III,p溝道型晶體管603變?yōu)榻刂?,而n溝道型晶體管604保持截止。P溝道型TFT 608保持截止,n溝道型TFT 609保持截止。輸入信號(hào)IN的電位維持在高電位側(cè)的電位VH。
注意,電荷可以積聚進(jìn)第一電容元件601,或先積聚進(jìn)第二電容元件602,即,電荷積聚進(jìn)第二電容元件602可以比積聚進(jìn)第一電容元件601早些。
在正常運(yùn)行期間,p溝道型晶體管603和n溝道型晶體管604變?yōu)榻刂埂?br> 圖12中示出利用該實(shí)施例的時(shí)鐘控制反相器的信號(hào)線驅(qū)動(dòng)電路的結(jié)構(gòu)。這個(gè)實(shí)施例的信號(hào)線驅(qū)動(dòng)電路包括移位寄存器1001,鎖存器A 1002和鎖存器B1003。鎖存器A 1002和B 1003包括多個(gè)鎖存單元,而本發(fā)明的時(shí)鐘控制反相器用在這些鎖存單元的每一個(gè)中。
如圖12所示,特別地,在該實(shí)施例中的鎖存器A 1002的每個(gè)鎖存單元包括本發(fā)明的時(shí)鐘控制反相器1004,普通的時(shí)鐘控制反相器1005,兩個(gè)反相器1006和1007,及或門1008。
假定含有與電源相同幅度的信號(hào)輸入到普通時(shí)鐘控制反相器1005,兩個(gè)反相器1006和1007,及或門1008。因此,能夠應(yīng)用一種普通電路。然而,同樣假定輸入小幅度的信號(hào),作為視頻信號(hào),即,到時(shí)鐘控制反相器1004的輸入信號(hào)。因此需要圖11所示的電路。
來自移位寄存器1001的定時(shí)信號(hào)和用于控制初始化定時(shí)的初始化信號(hào)輸入到或門1008。
關(guān)于這個(gè)實(shí)施例的時(shí)鐘控制反相器,視頻信號(hào)相應(yīng)于輸入信號(hào)IN。或門1008的輸出信號(hào)或通過對或門1008輸出信號(hào)的極性進(jìn)行反相獲得的信號(hào)輸入到p溝道型晶體管608的柵極,該晶體管在圖11A中示出。而其他信號(hào)輸入到n溝道型晶體管609的柵極,該晶體管在圖11A中示出。
因此,當(dāng)要進(jìn)行初始化或要輸出與時(shí)鐘信號(hào)同步的輸入信號(hào)時(shí),晶體管608和609要變?yōu)閷?dǎo)通。應(yīng)當(dāng)注意,需要用于控制圖11A中A和B的信號(hào),雖然在圖12中未示出這些信號(hào)。注意,當(dāng)在鎖器A不工作的周期中時(shí),能夠提供圖11B的I,II,和III中所示的初始化。例如,它們能在時(shí)間等級(jí)系統(tǒng)或類似系統(tǒng)的回程間隔或照明周期(當(dāng)驅(qū)動(dòng)器不工作時(shí))提供。
圖13中示出時(shí)鐘控制反相器1004的頂視圖。對與圖11A中描述的元件相同的元件給出相同參考數(shù)字。
接線1101輸入輸入信號(hào)IN,而接線1102輸出輸出信號(hào)OUT。接線1103給n溝道型晶體管609的柵極提供一個(gè)電位,而接線1104給p溝道型晶體管608的柵極提供一個(gè)電位。接線1105給n溝道型晶體管604的柵極提供一個(gè)電位,接線1106給p溝道型晶體管603的柵極提供一個(gè)電位。
此外,接線1120提供電源電位VSS及接線1121提供電源電位VDD。
圖14A示出沿圖13的A-A’線截取的橫截面圖,圖14B示出沿圖13的B-B’線截取的橫截面圖。
接線1200和1201兩者都連接到接線1106。一部分接線1200起著p溝道型晶體管603的柵極的作用。
時(shí)鐘控制反相器1004中的p溝道型晶體管608包括溝道形成區(qū)1207;摻雜區(qū)1206和1208,它們相應(yīng)于第一或第二接線端;柵極電極1202,它相應(yīng)于柵極;柵極絕緣薄膜1224,是在溝道形成區(qū)1207和柵極電極1202之間提供的。
時(shí)鐘控制反相器1004的p溝道型晶體管607包括溝道形成區(qū)1209;摻雜區(qū)1208和1210,它們相應(yīng)于第一或第二接線端;柵極電極1203,它相應(yīng)于柵極;柵極絕緣薄膜1224,是在溝道形成區(qū)1209和柵極電極1203之間提供的。
時(shí)鐘控制反相器1005的p溝道型晶體管607包括溝道形成區(qū)1211;摻雜區(qū)1210和1212,它們相應(yīng)于第一或第二接線端;柵極電極1204,它相應(yīng)于柵極;柵極絕緣薄膜1224,是在溝道形成區(qū)1211和柵極電極1204之間提供的。
時(shí)鐘控制反相器1005的p溝道型晶體管608包括溝道形成區(qū)1213;摻雜區(qū)1212和1214,它們相應(yīng)于第一或第二接線端;柵極電極1205,它相應(yīng)于柵極;柵極絕緣薄膜1224,是在溝道形成區(qū)1213和柵極電極1205之間提供的。
時(shí)鐘控制反相器1004的p溝道型晶體管608和607含有公共的摻雜區(qū)1208。摻雜區(qū)1208相應(yīng)于時(shí)鐘控制反相器1004中的p溝道型晶體管608的源極,并相應(yīng)于時(shí)鐘控制反相器1004中的p溝道型晶體管607的漏極。
時(shí)鐘控制反相器1005的p溝道型晶體管608和607含有公共的摻雜區(qū)1212。摻雜區(qū)1212相應(yīng)于時(shí)鐘控制反相器1005的p溝道型晶體管608的源極,并相應(yīng)于時(shí)鐘控制反相器1005的p溝道型晶體管607的漏極。
時(shí)鐘控制反相器1004的p溝道型晶體管607和在時(shí)鐘控制反相器1005中的p溝道型晶體管607含有公共的摻雜區(qū)1210。摻雜區(qū)1210相應(yīng)于兩個(gè)晶體管的源極。
摻雜區(qū)1206連接到接線1215。接線1215連接到時(shí)鐘控制反相器1004中的n溝道型晶體管609的漏極。摻雜區(qū)1214連接到接線1216。接線1216連接到時(shí)鐘控制反相器1005中的n溝道型晶體管609漏極。
連接到摻雜區(qū)1208的接線1217連接到時(shí)鐘控制反相器1004中的p溝道型晶體管603的第一接線端。時(shí)鐘控制反相器1004中的p溝道型晶體管607的柵極電極1203電連接到時(shí)鐘控制反相器1004中的p溝道型晶體管603的第二接線端。
摻雜區(qū)1212連接到接線1218。摻雜區(qū)1210連接到接線1219。接線1219連接到接線1121。
接線1300連接到柵極電極1202,并且也電連接到接線1104。接線1301電連接到接線1103。
接線1223連接到第一電容元件601的半導(dǎo)體薄膜1226中的摻雜區(qū)1225。半導(dǎo)體薄膜1226和第一電容元件601的電容元件電極1228互相重疊,在它們中間插有柵極絕緣薄膜1224。第一電容元件601的電容元件電極1228連接到接線1227,而接線1227連接到p溝道型TFT 603的第二接線端。未示出第一電容元件601的半導(dǎo)體薄膜1350,然而,它連接到半導(dǎo)體薄膜1350的摻雜區(qū)中的接線1227。第一電容元件601的電容元件電極1351與半導(dǎo)體薄膜1350重疊,在它們之間插有柵極絕緣薄膜1224。
通過使半導(dǎo)體薄膜1226和電容元件1228的電極重疊,以使柵極絕緣薄膜1224夾在中間而形成電容元件,和通過使半導(dǎo)體薄膜1350和電容元件1351的電極重疊,而含有插在它們中間的柵極絕緣薄膜1224形成電容元件,這兩者都相應(yīng)于第一電容元件601。
如此,將電容元件形成為MOS電容器。然而,在MOS電容器中,依據(jù)一個(gè)電極和另一個(gè)電極上的高電位和低電位的關(guān)系,電容值變得相當(dāng)?shù)匦 R虼?,提供兩個(gè)電容元件,并且電極的極性和方向相反,所以電容元件能不管電位的高或低的關(guān)系進(jìn)行工作。
如圖13中所確定的,形成的電容相當(dāng)大。這是因?yàn)檩斎胄盘?hào)IN的電壓對于電容元件601和晶體管607的柵極電容分壓。例如,當(dāng)電容元件601和晶體管607的柵極電容含有相同的電容量時(shí),僅有輸入信號(hào)IN幅度的一半提供給電極管607的柵極。因此,要求電容元件601的電容大些,以接收其余的一半。作為一種標(biāo)準(zhǔn),希望形成電容元件601,其電容是晶體管607的柵極電容的5倍。應(yīng)當(dāng)注意,相同的情況可以應(yīng)用于電容元件602和晶體管610之間的關(guān)系中。
應(yīng)當(dāng)注意,作為本發(fā)明數(shù)字電路中之一的時(shí)鐘控制反相器不專門地限制于圖13所示的結(jié)構(gòu)。例如,可以應(yīng)用它作為配置了移位寄存器1001中的觸發(fā)電路的一種時(shí)鐘控制反相器。在這種情況中,移位寄存器在輸入的視頻信號(hào)回掃周期期間不工作。因此,在回掃周期期間可以初始化電荷并能儲(chǔ)存有待校正的電位差。
圖22示出用作移位寄存器的本發(fā)明時(shí)鐘控制反相器的一種結(jié)構(gòu),作為一個(gè)例子。
圖22所示的時(shí)鐘控制反相器包括第一電容元件700;開關(guān)710到705,用于控制提供給第一電容元件700的電位。而且,圖22所示的時(shí)鐘控制反相器包括第二電容元件710和開關(guān)711到715,用于控制提供給第二電容元件710的電位。
開關(guān)702控制將反相時(shí)鐘信號(hào)(CLKb)提供給電容元件700的第一電極的電位。開關(guān)701控制將高電位側(cè)的電源電位VH提供給第一電容元件700的第一電極。開關(guān)703控制p溝道型晶體管720的柵極和漏極之間的連接,該晶體管720的柵極連接到電容元件700的第二電極。開關(guān)704控制p溝道型晶體管720的柵極和p溝道型晶體管721的源極之間的連接。開關(guān)705控制將電位VSS提供給p溝道型晶體管720的漏極。
開關(guān)712控制將時(shí)鐘信號(hào)(CLK)提供給第二電容元件710的第一電極的電位。開關(guān)711控制將低電位側(cè)的電源電位VL提供給第二電容元件710的第一電極。開關(guān)713控制n溝道型晶體管723的柵極和漏極之間的連接,該晶體管723的柵極連接到第二電容元件710的第二電極。開關(guān)714控制n溝道型晶體管723的漏極和n溝道型晶體管722的源極之間的連接。開關(guān)715控制將電位VDD提供給n溝道型晶體管723的漏極。
在這個(gè)實(shí)施例中,開關(guān)705控制將電位VSS提供給p溝道型晶體管720的漏極,然而,本發(fā)明不專門地限制于這種結(jié)構(gòu)。開關(guān)705可以將一個(gè)與電位VSS不同的電位(例如,電位VSS’)提供給p溝道型晶體管720的漏極。同樣在這個(gè)實(shí)施例中,開關(guān)715控制將電位VDD提供給n溝道型晶體管723的漏極,然而,本發(fā)明不專門地限制于這種結(jié)構(gòu)。開關(guān)715可將一個(gè)與電位VDD不同的電位(例如,電位VDD’)提供給n溝道型晶體管723的漏極。應(yīng)當(dāng)注意,在這些情況中,電位VDD’高于電位VSS’(VDD’>VSS’)。
本發(fā)明時(shí)鐘控制反相器內(nèi)的p溝道型TFT 720的源極電極接收電源電位VDD。本發(fā)明時(shí)鐘控制反相器內(nèi)的n溝道型TFT 723的源極電極接收電源電位VSS。此外,本發(fā)明時(shí)鐘控制反相器內(nèi)的p溝道型TFT 721和n溝道型TFT 722的漏極互相連接,并且將該節(jié)點(diǎn)電位提供給隨后的電路,作為輸出信號(hào)OUT的電位。
第一電容元件700的第二電極連接到p溝道型晶體管720的柵極,而第二電容元件710的第二電極連接到n溝道型晶體管723的柵極。
在圖22所示的時(shí)鐘控制反相器中,通過使開關(guān)701,703,705,711,713和715閉合,并使開關(guān)702,704,712和714斷開,初始化保持在第一電容元件700和第二電容元件710內(nèi)的電荷。此外,通過使開關(guān)701,703,711和713閉合,并使開關(guān)702,704,705,712,714和715斷開,將有待校正的電位差儲(chǔ)存在第一電容元件700和第二電容元件710內(nèi)。通過使開關(guān)702,704,712和714閉合,并使開關(guān)701,703,705,711,7 13和7 15斷開,能夠執(zhí)行作為數(shù)字電路主要功能的正常操作。
注意,在圖22所示時(shí)鐘控制反相器中,不需要將高電位側(cè)的電源電位VH提供給第一電容元件700的第一電極。不需要將低電位側(cè)的電源電位VL提供給第二電容元件710的第一電極。在這種情況,輪流地在第一電容元件700和第二電容元件710執(zhí)行電荷的初始化和儲(chǔ)存有待校正的電位差的操作。
應(yīng)當(dāng)注意,本發(fā)明的一個(gè)優(yōu)點(diǎn)是,即使當(dāng)輸入到構(gòu)成(configuring)電路元件的晶體管(在這個(gè)實(shí)施例中,為p溝道型晶體管720和n溝道型晶體管723)柵極的信號(hào)幅度小于電源電位的幅度(高電位側(cè)和低電位側(cè)的電源電位之間的差值)時(shí),構(gòu)成該電路元件的晶體管也能夠精確地導(dǎo)通/截止。然而,當(dāng)能夠控制將電位VSS提供給p溝道型晶體管(在這個(gè)實(shí)施例中,為p溝道型晶體管720)的漏極(用開關(guān)構(gòu)成該p溝道型晶體管的電路元件),并能控制將電位VDD提供給n溝道型晶體管(在這個(gè)實(shí)施例中,為n溝道型晶體管723)的漏極時(shí)(由開關(guān)構(gòu)成該n溝道型晶體管的電路元件),能夠?qū)πU龁卧碾娙菰?在該實(shí)施例中,為第一電容元件700和第二電容元件710)進(jìn)行充電,所以,能夠?qū)斎氲綐?gòu)成電路元件的晶體管的柵極的信號(hào)(這個(gè)實(shí)施例中的時(shí)鐘信號(hào))的直流(DC)電平進(jìn)行校正,以加速構(gòu)成電路元件的晶體管(在這個(gè)實(shí)施例中,為p溝道型晶體管720和n溝道型晶體管723)的運(yùn)行速度。即,在本實(shí)施例的情況中,即使當(dāng)電源電壓沒有足夠地大到構(gòu)成電路元件的晶體管的閥值電壓的絕對值時(shí),也能夠改善晶體管的運(yùn)行速度。因此,本發(fā)明的另一個(gè)優(yōu)點(diǎn)是,通過降低電源電壓,能夠減少功耗,并沒有降低運(yùn)行速度。將本發(fā)明的數(shù)字電路用到驅(qū)動(dòng)電路中的所有半導(dǎo)體裝置都落在本發(fā)明的范疇內(nèi)。圖15示出一種半導(dǎo)體顯示裝置的輪廓圖,該半導(dǎo)體顯示裝置是本發(fā)明的半導(dǎo)體裝置中之一。圖15中所示的半導(dǎo)體顯示裝置包括像素部分1503,在該像素部分上提供許多像素;掃描線驅(qū)動(dòng)電路1501,它選擇像素;及信號(hào)線驅(qū)動(dòng)電路1502,它將視頻信號(hào)提供給所選的像素。此外,經(jīng)過FPC1504提供用于驅(qū)動(dòng)像素部分1503,信號(hào)線驅(qū)動(dòng)電路1502和掃描線驅(qū)動(dòng)電路1501的各種信號(hào)和電源電位。
本發(fā)明的半導(dǎo)體顯示裝置包括液晶顯示裝置;光發(fā)射裝置,它含有每個(gè)像素中的光發(fā)射元件,由每個(gè)像素內(nèi)的有機(jī)光發(fā)射元件表示;DMD(數(shù)字微鏡裝置)PDP(等離子體顯示板),F(xiàn)ED(場發(fā)射顯示器)和類似元件,以及其他顯示裝置,這些該顯示裝置含有用驅(qū)動(dòng)電路中的半導(dǎo)體薄膜形成的電路元件。
除了半導(dǎo)體顯示裝置外,落在本發(fā)明范疇內(nèi)的半導(dǎo)體裝置包括半導(dǎo)體集成電路,該半導(dǎo)體集成電路含有一個(gè)或多個(gè)下列的電路包括加法器,算術(shù)邏輯部分(ALU),計(jì)數(shù)器,乘法器,移位器或類似元件的運(yùn)算電路;包括觸發(fā)器,多通道RAM,先進(jìn)先出(FIFO)電路和類似電路的存儲(chǔ)電路;包括PLA(可編程邏輯陣列),或類似元件的控制電路。使用按照本發(fā)明半導(dǎo)體裝置的每個(gè)電子裝置包括視頻攝像機(jī);數(shù)字?jǐn)z像機(jī),眼鏡型顯示器(頭盔顯示器),導(dǎo)航系統(tǒng),放聲系統(tǒng)(車載聲頻設(shè)備和音頻裝置),筆記本(note-size)個(gè)人計(jì)算機(jī),游戲機(jī),便攜式信息裝置(移動(dòng)計(jì)算機(jī),便攜式電話,便攜式游戲機(jī),電子書,或類似裝置),包括記錄介質(zhì)的圖像再現(xiàn)裝置(更具體地,能夠再現(xiàn)一種記錄介質(zhì)的裝置,例如數(shù)字化視頻光盤(DVD)等等,并包括用于顯示再現(xiàn)圖像的顯示器)或類似裝置。
權(quán)利要求
1.一種半導(dǎo)體裝置,其特征在于,包括邏輯電路;及校正單元,所述校正單元包括一個(gè)電容元件;第一開關(guān),用于控制所述邏輯電路的晶體管的柵極和漏極間的連接;及第二開關(guān),用于控制提供給所述邏輯電路的所述晶體管的漏極的電位;其中,所述電容元件的第一電極連接到一個(gè)輸入端,并且所述電容元件的第二電極連接到所述邏輯電路的所述晶體管的柵極。
2.一種半導(dǎo)體裝置,其特征在于,包括邏輯電路;及校正單元,所述校正單元包括一個(gè)電容元件;第一開關(guān),用于控制將輸入信號(hào)的電位提供給所述電容元件的第一電極;第二開關(guān),用于控制將第一電源電位提供給所述電容元件的所述第一電極;第三開關(guān),用于控制晶體管的柵極和漏極之間的連接;及第四開關(guān),用于控制提供給所述晶體管的漏極的電位,其中,所述電容元件的第二電極連接到所述邏輯電路的晶體管的柵極。
3.一種半導(dǎo)體裝置,其特征在于,包括;邏輯電路,所述邏輯電路包括第一晶體管;及第二晶體管,用于控制提供給所述第一晶體管的漏極的電位。校正單元,所述校正單元包括電容元件;及一個(gè)開關(guān),用于控制所述第一晶體管的柵極和漏極之間的連接,其中,所述電容元件的所述第一電極連接到一個(gè)輸入端,而所述電容元件的所述第二電極連接到所述邏輯電路的所述第一個(gè)晶體管的柵極。
4.一種半導(dǎo)體裝置,其特征在于,包括邏輯電路;所述邏輯電路包括第一晶體管;及第二晶體管,用于控制提供給所述第一個(gè)晶體管的漏極的電位,校正單元,所述校正單元包括一個(gè)電容元件;第一開關(guān),用于控制將輸入信號(hào)的電位提供給所述電容元件的第一電極;第二開關(guān),用于控制將第一電源電位提供給所述電容元件的所述第一電極;及第三開關(guān),用于控制所述第一晶體管的柵極和漏極之間的連接,其中,所述電容元件的第二電極連接到所述邏輯電路的第一晶體管的柵極。
5.一種半導(dǎo)體裝置的驅(qū)動(dòng)方法,其特征在于,包括步驟給電容元件的第一電極提供輸入信號(hào)高電位側(cè)的電位或提供低電位側(cè)的電位,其中,電容元件的第二電極連接到晶體管的柵極,所述晶體管的柵極和漏極互相連接;給所述晶體管的源極提供第一電源電位,并閉合一個(gè)開關(guān);給所述晶體管的漏極提供第二電源電位;通過斷開所述開關(guān),釋放積聚在所述電容元件內(nèi)的至少一部分電荷;通過將所述晶體管的所述柵極和所述漏極進(jìn)行電隔離,將所述晶體管的閥值電壓保持在所述電容元件內(nèi);及將輸入信號(hào)的所述高電位側(cè)或低電位側(cè)的電位提供給所述電容元件的所述第一電極。
6.按照權(quán)利要求5所述半導(dǎo)體裝置的一種驅(qū)動(dòng)方法,其特征在于,所述晶體管的極性為p溝道型,通過將所述輸入信號(hào)的高電位側(cè)的電位提供給所述第一電極,將電荷儲(chǔ)存在所述電容元件內(nèi),其中,所述輸入信號(hào)的所述高電位側(cè)的所述電位高于所述第二電源電位,及其中,所述第一電源電位高于所述輸入信號(hào)的所述高電位側(cè)的所述電位。
7.按照權(quán)利要求5所述半導(dǎo)體裝置的一種驅(qū)動(dòng)方法,其特征在于,所述晶體管的極性為n溝道型,通過將所述輸入信號(hào)的所述低電位側(cè)的電位提供給所述第一電極,將電荷儲(chǔ)存在所述電容元件內(nèi),其中,所述輸入信號(hào)的所述低電位側(cè)的所述電位高于所述第一電源電位,及其中,所述第二電源電位高于所述輸入信號(hào)的所述低電位側(cè)的所述電位。
8.半導(dǎo)體裝置的一種驅(qū)動(dòng)方法,其特征在于,包括步驟通過閉合第一開關(guān)將第一電源電位提供給一個(gè)電容元件的第一電極,其中,所述電容元件的第二電極連接到一個(gè)晶體管的柵極,并使所述晶體管的所述柵極和所述漏極互相連接;將第二電源電位提供給所述晶體管的所述源極,并閉合第二開關(guān);將第三電源電位提供給所述晶體管的所述漏極;通過斷開所述第二開關(guān),釋放積聚在所述電容元件內(nèi)的至少一部分電荷;通過斷開所述第一個(gè)開關(guān)并使所述晶體管的所述柵極和所述漏極進(jìn)行電隔離,將所述晶體管的閥值電壓保持在所述電容元件內(nèi);及將輸入信號(hào)的電位提供給所述第一電容元件的所述第一電極。
9.按照權(quán)利要求8所述半導(dǎo)體裝置的一種驅(qū)動(dòng)方法,其特征在于,所述晶體管的極性為p溝道型,其中,所述第一電源電位高于所述第三電源電位,其中,所述輸入信號(hào)的所述高電位側(cè)的所述電位高于所述第一電源電位,及所述第二電源電位高于所述輸入信號(hào)的所述高電位側(cè)的所述電位。
10.按照權(quán)利要求8所述半導(dǎo)體裝置的一種驅(qū)動(dòng)方法,其特征在于,所述晶體管的極性為n溝道型,其中,所述輸入信號(hào)的所述高電位側(cè)的所述電位高于所述第二電源電位,其中,所述第一電源電位高于所述輸入信號(hào)的所述高電位側(cè)的所述電位,及其中,所述第三電源電位高于所述第一電源電位。
全文摘要
本發(fā)明的一個(gè)目的是提供一種數(shù)字電路,它能不管輸入信號(hào)的二進(jìn)制電位而正常地運(yùn)行。提供含有校正單元和邏輯單元的一種半導(dǎo)體裝置,其中所述校正單元包括一個(gè)電容器,第一和第二開關(guān),其中所述電容器的第一電極連接到輸入端,而所述電容器的第二電極連接到邏輯電路內(nèi)的晶體管的柵極,其中第一開關(guān)控制晶體管柵極和漏極之間的連接,而第二開關(guān)控制提供給晶體管的漏極的電位。
文檔編號(hào)H03K19/01GK1503452SQ20031011648
公開日2004年6月9日 申請日期2003年11月20日 優(yōu)先權(quán)日2002年11月20日
發(fā)明者木村肇 申請人:株式會(huì)社半導(dǎo)體能源研究所
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1
康定县| 鄢陵县| 交城县| 定州市| 健康| 根河市| 嘉鱼县| 寿宁县| 阳江市| 湘乡市| 林口县| 张家口市| 海晏县| 临桂县| 九台市| 兴文县| 宣威市| 金阳县| 莱州市| 三明市| 伊金霍洛旗| 普兰县| 九江县| 连江县| 二连浩特市| 永登县| 丹棱县| 桑植县| 中宁县| 额济纳旗| 德化县| 海门市| 大庆市| 修水县| 兰州市| 甘孜| 观塘区| 陇川县| 洪江市| 稻城县| 郑州市|