專利名稱：以導(dǎo)流電路增加響應(yīng)速度的震蕩器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種由復(fù)數(shù)個(gè)延遲單元組成的環(huán)式震蕩器(RingOscillator)，尤指一種延遲單元中具有導(dǎo)流電路以加快運(yùn)作速度的震蕩器。
背景技術(shù)：
在現(xiàn)代化的資訊社會，用來處理數(shù)字資料的數(shù)字系統(tǒng)，都要使用時(shí)脈來系統(tǒng)一、協(xié)調(diào)數(shù)字資料傳播、處理的時(shí)序過程，所以用來產(chǎn)生時(shí)脈的震蕩器已經(jīng)成為現(xiàn)代數(shù)字電路中最重要的基礎(chǔ)電路之一。另外，一般的通訊系統(tǒng)、光碟機(jī)、硬碟機(jī)等的信號處理電路中，也經(jīng)常在其鎖相回路(phase lock loop)中運(yùn)用到壓控震蕩器(Voltage-Controlled Oscillator，VCO)，以便用電壓來控制壓控震蕩器產(chǎn)生時(shí)脈的周期、頻率。隨著數(shù)字信號傳播、處理的速度加快，能產(chǎn)生高頻(短周期)時(shí)脈的震蕩器，也成為業(yè)者研發(fā)的重點(diǎn)之一。
請參考圖1，圖1為一典型環(huán)式壓控震蕩器10的電路示意圖。環(huán)式震蕩器10具有復(fù)數(shù)個(gè)延遲單元(圖1中繪出三個(gè)延遲單元DUp1、DUp2、DUp3做為代表)。各個(gè)延遲單元的構(gòu)造相同，其具有正輸入端IP+、負(fù)輸入端IP-、正輸出端OP+、負(fù)輸出端OP-及一頻率控制端Ncp。正、負(fù)輸入端IP+、IP-分別用來差動輸入互為反相的兩個(gè)輸入信號；正、負(fù)輸出端OP+、OP-則分別用來輸出與負(fù)、正輸入端IP-、IP+反相的信號。換句話說，當(dāng)正輸入端IP+的輸入為低位準(zhǔn)的信號，負(fù)輸出端OP-的輸出就是高位準(zhǔn)的信號；當(dāng)正輸入端IP+的輸入為高位準(zhǔn)的信號，負(fù)輸出端OP-的輸出則是低位準(zhǔn)的信號。同理，當(dāng)負(fù)輸入端IP-的輸入為高、低位準(zhǔn)的信號時(shí)，正輸入端OP+會分別輸出低、高位準(zhǔn)的信號。既然正、負(fù)輸入端IP+、IP-的輸入信號互為反相，正、負(fù)輸出端分別輸出的信號也會互成反相。震蕩器10中的各個(gè)延遲單元互相串連，使每一個(gè)延遲單元的正、負(fù)輸出端分別連接于下一個(gè)延遲單元的負(fù)、正輸入端；而如圖3所示，延遲單元DUp3的正、負(fù)輸出端還分別反饋連接至延遲單元DUp1的負(fù)、正輸出端。各延遲單元的頻率控制端Ncp統(tǒng)一由一控制電壓Vp來控制。
環(huán)式震蕩器10的運(yùn)作原理可描述如下。環(huán)式震蕩器10中的每一延遲單元都要將過一特定的延遲時(shí)間td才能反應(yīng)輸入信號的變化。舉例來說，當(dāng)延遲單元DUp1的正輸入端IP+的信號在時(shí)間t由高位準(zhǔn)轉(zhuǎn)為低位準(zhǔn)時(shí)，延遲單元DUp1負(fù)輸出端OP-輸出的信號要等到延遲時(shí)間td過后，才能在時(shí)間t+td由原先的低位準(zhǔn)升高至高位準(zhǔn)；當(dāng)正輸入端IP+的輸入信號由低位準(zhǔn)升高至高位準(zhǔn)后，負(fù)輸出端OP-也要經(jīng)過一段延遲時(shí)間才能將輸出信號由原先的高位準(zhǔn)降為低位準(zhǔn)。在各個(gè)延遲單元串接為震蕩器后，當(dāng)延遲器DUp1正輸入端IP+的輸入信號由低位準(zhǔn)升高為高位準(zhǔn)時(shí)，延遲器DUp1的負(fù)輸出端OP-輸出信號會在一段延遲時(shí)間后由原先的高位準(zhǔn)降至低位準(zhǔn)；隨后，延遲器DUp2的負(fù)輸出端OP-在經(jīng)過另一段延遲時(shí)間后，其輸出信號也會由低位準(zhǔn)升至高位準(zhǔn)。延遲單元DUp3正輸入端IP+的輸入信號會隨著延遲器DUp2負(fù)輸出端OP-的輸出信號由低位準(zhǔn)升至高位準(zhǔn)，并帶動DUp3負(fù)輸出端OP-的輸出信號在另一段延遲時(shí)間后由高位準(zhǔn)降至低位準(zhǔn)，并反饋至延遲單元DUp1的正輸入端IP+。當(dāng)最初延遲單元DUp1正輸入端IP+的輸入信號由低位準(zhǔn)升至高位準(zhǔn)后，經(jīng)過三延遲單元的三段延遲時(shí)間，延遲單元DUp1正輸入端IP+的輸入信號又會因延遲單元DUp3負(fù)輸出端OP-的反饋而由高位準(zhǔn)降回低位準(zhǔn)。同理，再經(jīng)過三段延遲時(shí)間后，延遲單元DUp1正輸入端IP+的輸入信號又會再度由低位準(zhǔn)升至高位準(zhǔn)。如此循環(huán)下去，各延遲單元正、負(fù)輸出入端的信號都會在三段延遲時(shí)間后改變狀態(tài)(即高低位準(zhǔn)互換)，形成震蕩的時(shí)脈；而此時(shí)脈的周期就取決于各延遲單元的延遲時(shí)間。就如圖1所示，延遲單元DUp3正負(fù)輸出端OP+、OP-的輸出信號就可當(dāng)作震蕩器10產(chǎn)生的兩個(gè)互為反相的時(shí)脈CKp+及CKp-。
請參考圖2。以圖1中的延遲單元DUp1為例，圖2所示的就是習(xí)知技術(shù)中延遲單元的電路示意圖。習(xí)知的延遲單元DUD1中設(shè)有電流鏡12及第一驅(qū)動電路14A、第二驅(qū)動電路14B，由直流電源Vdd供應(yīng)偏壓。電流鏡12中設(shè)有兩個(gè)p型金氧半晶體管(Metal-Oxide Semiconductor，MOS)T7、T8；分別用來產(chǎn)生第一控制電流Ip1及第二控制電流Ip2晶體管T7、T8的柵極則共同連接至延遲單元DUp1的頻率控制端Ncp，統(tǒng)一由控制電壓Vp來控制晶體管T7、T8柵極電壓的大小。通常晶體管T7、T8實(shí)質(zhì)上具有相同的集合及摻雜，為兩匹配(match)的晶體管，并使這兩個(gè)晶體管產(chǎn)生的第一、第二控制電流Ip1、Ip2也相等。第一驅(qū)動電路中14A中設(shè)有n型晶體管T1、T3及T5，分別用來當(dāng)作第一第一輸入晶體管、一第一負(fù)載晶體管及一第一鎖定晶體管；各晶體管的漏極(drain)電連至節(jié)點(diǎn)Np1，源極(source)則電連至地端G。晶體管T1的柵極連接于延遲單元DUp1的正輸入端IP+，晶體管T3的柵極電連于漏極以做為一二極管?；谙嗨频呐渲?，第二驅(qū)動電路14B中也有三個(gè)n金氧半晶體管T2、T4及T6，分別是第二輸入晶體管、第二負(fù)載晶體管及第二鎖定晶體管；各晶體管的漏極電連至節(jié)點(diǎn)Np2，源極接至地端G。晶體管T2的柵極為延遲單元的負(fù)輸入端IP-，晶體管T4同樣也是做二極管式的連接。而晶體管T5的柵極電連于節(jié)點(diǎn)Np2，T6的柵極電連于節(jié)點(diǎn)Np1，使得這兩個(gè)第一、第二鎖定晶體管形成一類似于鎖定電路(latch)的結(jié)構(gòu)。而電流鏡12產(chǎn)生的第一控制電流Ip1就由節(jié)點(diǎn)Np1流入第一驅(qū)動電路14A，第二控制電流Ip2則由節(jié)點(diǎn)Np2注入第二驅(qū)動電路14B。同時(shí)，節(jié)點(diǎn)Np1、Np2也分別電連于延遲單元的負(fù)輸出端OP-及正輸出端OP+。晶體管T1、T3、T5會分別和晶體管T2、T4、T6匹配(match)，使圖2中延遲單元DUp1的電路結(jié)構(gòu)左右對稱。
圖2中習(xí)知的延遲單元工作的情形可描述如下。電流鏡12會對第一驅(qū)動電路14A及第二驅(qū)動電路14B分別提供第一控制電流Ip1及第二控制電流Ip2。當(dāng)正輸入端IP+的輸入為高位準(zhǔn)(電壓位準(zhǔn)接近電源Vdd的電壓)、負(fù)輸入端IP-的輸入為低位準(zhǔn)(電壓位準(zhǔn)接近地端G的電壓)，此時(shí)第一驅(qū)動電路14A中晶體管T1開啟(turn on)而導(dǎo)通，使節(jié)點(diǎn)Np1的電壓為低位準(zhǔn)，而晶體管T3關(guān)閉(turn off)不導(dǎo)通；晶體管T5導(dǎo)通，而節(jié)點(diǎn)Np1的低位準(zhǔn)電壓也使晶體管T6關(guān)閉。負(fù)輸入端IP-的低位準(zhǔn)使晶體管T2關(guān)閉，節(jié)點(diǎn)Np2的電壓為高位準(zhǔn)也使晶體管T4導(dǎo)通。此時(shí)第一控制電流Ip1經(jīng)由導(dǎo)通的晶體管T1、T5流向地端G，第二控制電流Ip2則經(jīng)由導(dǎo)通的晶體管T4流向地端G，并由此建立正輸出端OP+的高位準(zhǔn)電壓。當(dāng)正輸入端IP+的輸入轉(zhuǎn)為低位準(zhǔn)而負(fù)輸入端IP-的輸入轉(zhuǎn)為高位準(zhǔn)時(shí)，晶體管T1轉(zhuǎn)為關(guān)閉，第一控制電流Ip1會向晶體管T3及T6的柵極充電，使晶體管T3及T6轉(zhuǎn)為導(dǎo)通，并使節(jié)點(diǎn)Np1的電壓由原來的低位準(zhǔn)升高。在此同時(shí)，第二控制電流Ip2也會協(xié)助抽走晶體管T4、T5柵極的電荷，使節(jié)點(diǎn)Np2的電壓由原來的高位準(zhǔn)降低，并使晶體管T4、T5轉(zhuǎn)為關(guān)閉。最后晶體管T1、T4及T5關(guān)閉、晶體管T2、T3及T6導(dǎo)通，節(jié)點(diǎn)Np1(即負(fù)輸出端OP-)的電壓為高位準(zhǔn)，節(jié)點(diǎn)Np2(即正輸出端OP+)的電壓為低位準(zhǔn)。接下來當(dāng)正輸入端IP+的輸入再度轉(zhuǎn)為高位準(zhǔn)、負(fù)輸入端IP-的輸入轉(zhuǎn)為低位準(zhǔn)時(shí)，第二控制電流Ip2則會對晶體管T4、T5充電；第一控制電流Ip1則協(xié)助晶體管T3、T6放電。
由以上描述可知，第一控制電流Ip1及第二控制電流Ip2會在正負(fù)輸入端IP+、IP-的位準(zhǔn)改變時(shí)，分別對第一、第二驅(qū)動電路中的晶體管充放電，以使各晶體管改變狀態(tài)，驅(qū)動正負(fù)輸出端OP+、OP-的電壓做出對應(yīng)的改變。所以，第一控制電流Ip1及第二控制電流Ip2的電流大小會影響延遲單元的延遲時(shí)間；這兩個(gè)控制電流越大，對晶體管充放電的速度就越快，延遲時(shí)間就會縮短。在電流鏡12中，改變控制電壓Vp的大小，就能改變晶體管T7、T8的柵極偏壓條件，控制第一、第二控制電流Ip1、Ip2的大小，以進(jìn)一步控制延遲單元DUp1的延遲時(shí)間。另外，正負(fù)輸出端OP+、OP-的輸出信號達(dá)到的穩(wěn)態(tài)位準(zhǔn)也會影響延遲單元的延遲時(shí)間。上述的因素可用圖3來說明。請參考圖3。圖3為圖2中延遲單元一輸出端(正輸出端OP+或負(fù)輸出端OP-)輸出信號的電壓波形于高低位準(zhǔn)間變化的情形；圖3的橫軸為時(shí)間，縱軸為電壓振幅的大小，電壓位準(zhǔn)Vhp及V1p則分別是輸出端的高、低穩(wěn)態(tài)位準(zhǔn)。就如圖2所示，要由高穩(wěn)態(tài)位準(zhǔn)Vhp降低至低穩(wěn)態(tài)位準(zhǔn)V1p需要Td1的延遲時(shí)間，由低穩(wěn)態(tài)位準(zhǔn)V1p升至高穩(wěn)態(tài)位準(zhǔn)Vhp需要Td2的延遲時(shí)間。如前所述，輸出端信號位準(zhǔn)的轉(zhuǎn)換要由第一控制電流Ip1及第二控制電流Ip2對第一驅(qū)動電路14A及第二驅(qū)動電路14B充放電；所以第一、第二控制電流的大小實(shí)質(zhì)上控制了輸出端波形變化時(shí)的變化率(也就是振幅對時(shí)間的斜率)。第一、第二控制電流越大，變化率也會更大，使得電壓波形能更快地在高低穩(wěn)態(tài)位準(zhǔn)間切換，延遲時(shí)間Td1、Td2也會減少。另一方面，高低穩(wěn)態(tài)位準(zhǔn)間的電壓差DV(如圖3所標(biāo)示)也會改變延遲時(shí)間的長短；電壓差DV越大，就要花越多的時(shí)間來充放電，延遲時(shí)間也就變長?？偠灾?，圖2中延遲單元DUp1的延遲時(shí)間可說是與第一、第二控制電流的大小成反比，而與電壓差DV成正比。
圖2中習(xí)知延遲單元的缺點(diǎn)，就是電壓差DV無法適當(dāng)?shù)乜刂?，?dǎo)致延遲時(shí)間無法有效地調(diào)整、縮短。如圖2所示，當(dāng)負(fù)輸出端OP-的信號為高位準(zhǔn)時(shí)，晶體管T1、T5皆關(guān)閉，節(jié)點(diǎn)Np1的高穩(wěn)態(tài)位準(zhǔn)是由第一控制電流Ip1注入作為第一負(fù)載晶體管的晶體管T3而建立的；同理，第二控制電流Ip2也注入晶體管T4建立正輸出端OP+的高穩(wěn)態(tài)位準(zhǔn)。如前面討論過的，若想要加快環(huán)式震蕩器的時(shí)脈頻率，就要增加延遲單元中電流鏡第一、第二控制電流的大小，以減少各延遲單元的延遲時(shí)間。然而，如前所述，增加第一控制電流Ip1的大小，第一負(fù)載晶體管T3也會被偏壓至較高的跨壓，使負(fù)輸出端OP-輸出的高穩(wěn)態(tài)位準(zhǔn)變得更高；同理，增加第二控制電流Ip2的大小也會導(dǎo)致正輸出端OP+輸出的高穩(wěn)態(tài)位準(zhǔn)變得更高。這樣一來，反而增加高低穩(wěn)態(tài)位準(zhǔn)間的電壓差DV，導(dǎo)致延遲時(shí)間無法有效縮小。另外，當(dāng)負(fù)輸出端OP-輸出為高穩(wěn)態(tài)位準(zhǔn)時(shí)，也會一并使晶體管T7的漏極電壓升高。若高穩(wěn)態(tài)位準(zhǔn)的電壓升高，晶體管T7柵極及漏極間的電壓差就可能過小，導(dǎo)致晶體管T7被偏壓至三極區(qū)(triode region)而無法正常地產(chǎn)生第一控制電流，并使整個(gè)延遲單元無法正常動作。同理，晶體管T8也會因輸出端OP+的高穩(wěn)態(tài)位準(zhǔn)過高而被驅(qū)入三極區(qū)。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的在于提供一種延遲單元中設(shè)有導(dǎo)流電路的環(huán)式震蕩器，能適當(dāng)?shù)貙㈦娏麋R產(chǎn)生的電流重新分配，有效限制高低穩(wěn)態(tài)位準(zhǔn)間的電壓差，以縮減延遲時(shí)間，使延遲單元于高低穩(wěn)態(tài)位準(zhǔn)間的切換速度越快，并使本發(fā)明中的震蕩器能產(chǎn)生更快的時(shí)脈。
本發(fā)明的技術(shù)方案是一種震蕩器，用來產(chǎn)生一時(shí)脈；該震蕩器包含有復(fù)數(shù)個(gè)延遲單元，其中每一延遲單元包含有一第一驅(qū)動電路，設(shè)有一正輸入端、一負(fù)輸出端及一第一控制端；當(dāng)該正輸入端接收的信號位準(zhǔn)為一高位準(zhǔn)時(shí)，該第一驅(qū)動電路會于該負(fù)輸出端輸出一低于該高位準(zhǔn)的第一位準(zhǔn)的信號；當(dāng)該正輸入端接收的信號位準(zhǔn)為低位準(zhǔn)時(shí)，該第一驅(qū)動電路會于該負(fù)輸出端輸出一高于該低位準(zhǔn)的第二位準(zhǔn)的信號；而該第一控制端用來接收一第一控制電流，當(dāng)該第一控制電流增加時(shí)，該第一驅(qū)動電路會使該第一位準(zhǔn)升高；當(dāng)該第一控制電流減少時(shí)，該第一驅(qū)動電路會使該第二位準(zhǔn)降低；一第二驅(qū)動電路，設(shè)有一負(fù)輸入端、一正輸出端及一第二控制端；當(dāng)該負(fù)輸入端接收的信號位準(zhǔn)為一高位準(zhǔn)時(shí)，該第二驅(qū)動電路會于該正輸出端輸出一低于該高位準(zhǔn)的第三位準(zhǔn)的信號；當(dāng)該負(fù)輸入端接收的信號位準(zhǔn)為低位準(zhǔn)時(shí)，該第二驅(qū)動電路會于該正輸出端輸出一高于該低位準(zhǔn)的第四位準(zhǔn)的信號；而該第二控制端用來接收一第二控制電流，當(dāng)該第二控制電流增加時(shí)，該第二驅(qū)動電路會使該第三位準(zhǔn)升高；當(dāng)該第二控制電流減少時(shí)，該第二驅(qū)動電路會使該第四位準(zhǔn)降低；其中各延遲單元互相串聯(lián)，每一延遲單元的正輸出端及負(fù)輸出端分別電連于另一延遲單元的負(fù)輸入端及正輸入端，使得每一延遲單元正輸出端及負(fù)輸出端輸出的信號得以經(jīng)由其他延遲單元而分別反饋至該延遲單元的負(fù)輸入端及正輸入端，并由其中一延遲單元的正輸出端或負(fù)輸出端以產(chǎn)生該時(shí)脈；本發(fā)明與習(xí)知技術(shù)不同之處在于，本震蕩器還另設(shè)有一導(dǎo)流電路，電連于該正輸出端及該負(fù)輸出端之間，用來根據(jù)該正輸出端及該負(fù)輸出端輸出信號的位準(zhǔn)改變該第一控制電流及該第二控制電流的大小；若該正輸出端的信號位準(zhǔn)高于該負(fù)輸出端的信號位準(zhǔn)達(dá)一預(yù)設(shè)的位準(zhǔn)，則該導(dǎo)流電路會增加該第一控制電流并減少該第二控制電流；若該負(fù)輸出端的信號位準(zhǔn)高于該正輸出端的信號位準(zhǔn)一預(yù)設(shè)的位準(zhǔn)，則該導(dǎo)流電路會增加該第二控制電流并減少該第一控制電流；該導(dǎo)流電路包含有一第一導(dǎo)流單元，電連于該第一控制端及該第二控制端之間；當(dāng)該導(dǎo)流電路減少該第一控制電流并增加該第二控制電流時(shí)，由該第一導(dǎo)流單元將第一控制電流的部分電流分流至該第二控制端以增加該第二控制電流；以及一第二導(dǎo)流單元，電連于該第一控制端及該第二控制端之間；當(dāng)該導(dǎo)流電路減少該第二控制電流并增加該第一控制電流時(shí)，由該第二導(dǎo)流單元將第二控制電流的部分電流分流至該第一控制端以增加該第一控制電流。
一般來說，延遲單元的延遲時(shí)間與高低穩(wěn)態(tài)位準(zhǔn)的電壓差成正比，與充放電的驅(qū)動控制電流成反比。在習(xí)知技術(shù)中，延遲單元的高穩(wěn)態(tài)位準(zhǔn)要由電流鏡產(chǎn)生的控制電流注入負(fù)載晶體管來產(chǎn)生，一旦要減少延遲時(shí)間而增加控制電流，高穩(wěn)態(tài)電壓也會隨之增加，使得習(xí)知延遲單元的延遲時(shí)間縮減的程度有限；再者，高穩(wěn)態(tài)位準(zhǔn)升高，也會將電流鏡中產(chǎn)生控制電流的晶體管錯誤地偏壓至三極區(qū)，無法正常工作。
在本發(fā)明中的延遲單元，則以兩個(gè)二極管連接的晶體管形成一導(dǎo)流電路；當(dāng)延遲單元正負(fù)輸出端的電壓差達(dá)到一定程度后，用來建立高穩(wěn)態(tài)位準(zhǔn)的負(fù)載晶體管的電流會被導(dǎo)流電路分流而減少，以進(jìn)一步限制高低穩(wěn)態(tài)位準(zhǔn)間的電壓差，使得本發(fā)明中延遲單元的延遲時(shí)間得以有效減少，也能維持電流鏡中晶體管的偏壓正確。因此，本發(fā)明中的延遲單元能有效減少延遲時(shí)間，使本發(fā)明中的震蕩器能產(chǎn)生更高頻率的時(shí)脈。


圖1為一典型環(huán)式震蕩器的電路示意圖；圖2為一習(xí)知用于圖1震蕩器的延遲單元的電路圖；圖3為圖2中延遲單元一輸出端信號位準(zhǔn)改變的波形時(shí)序圖；圖4為本發(fā)明環(huán)式震蕩器的電路示意圖；
圖5為圖4中延遲單元的電路圖；圖6為圖4中延遲單元一輸出端信號位準(zhǔn)改變的波形時(shí)序圖。
圖示的符號說明10、20震蕩器12、22電流鏡14A、24A第一驅(qū)動電路14B、24B第一驅(qū)動電路26導(dǎo)流電路Ip1、I1第一控制電流 Ip2、I2第二控制電流IP+、In+正輸入端IP-、In-負(fù)輸入端OP+、Out+正輸出端 OP-、Out-負(fù)輸出端Ncp、Nc頻率控制端 DUp1-DUp3、DU延遲單元I1A、I2A電流 G地端Vdd電源T1-T8、M1-M10晶體管Vp、Vc控制電壓Td1、Td2、td1、Td2延遲時(shí)間Vhp、Vh高穩(wěn)態(tài)位準(zhǔn) V1p、V1低穩(wěn)態(tài)位準(zhǔn)DV、DV0電壓差CKp+、CKp-、CK+、CK-時(shí)脈Np1、Np2、N1、N2、N3A、N3B、N4A、N4B節(jié)點(diǎn)W、W0波形 t0時(shí)點(diǎn)具體實(shí)施方式
請參考圖4。圖4為本發(fā)明中環(huán)式震蕩器20的電路示意圖。與圖1中典型的環(huán)式震蕩器10相同，震蕩器20中設(shè)有復(fù)數(shù)個(gè)延遲單元DU(圖4中繪出三個(gè)做為代表)。各延遲單元DU具有正輸入端In+、負(fù)輸入端In-、正輸出端Out+、負(fù)輸出端Out-及頻率控制端Nc。正負(fù)輸入端In+、In-分別用來輸入兩個(gè)互為反相的輸入信號，負(fù)、正輸出端Out-、Out+則分別用來輸出反相于正、負(fù)輸入端In+、In-輸入信號的輸出信號。各延遲單元DU互相串連，各延遲單元DU的正、負(fù)輸出端Out+、Out-分別連接于次一延遲單元的負(fù)、正輸入端In-、In+。環(huán)式震蕩器20與習(xí)知震蕩器10的工作原理相同，都是通過各延遲單元的正負(fù)輸出入端的連接與反饋來產(chǎn)生位準(zhǔn)周期變換的時(shí)脈(并輸出為兩個(gè)互為反相的時(shí)脈CK+、CK-)，時(shí)脈的周期也同樣由各延遲單元的延遲時(shí)間來決定。各延遲單元DU的延遲時(shí)間則可由連接至各頻率控制端Nc的控制電壓Vc來控制。在不妨礙本發(fā)明技術(shù)揭露的情形下，震蕩器20工作的原理于此不再贅述。
本發(fā)明最主要的改進(jìn)在于延遲單元中的電路設(shè)計(jì)。請參考圖5。圖5為本發(fā)明中延遲單元DU的電路圖。延遲單元DU中設(shè)有一電流鏡22、一第一驅(qū)動電路24A、一第二驅(qū)動電路24B及一導(dǎo)流電路26。電流鏡22中設(shè)有兩個(gè)匹配的p型金氧半晶體管M9、M10，這兩個(gè)晶體管的柵極共同電連于頻率控制端Nc，由控制電壓Vc來控制柵極電壓，產(chǎn)生電流I1、I2(如圖5中所標(biāo)示)。第一驅(qū)動電路24A中設(shè)有n型晶體管M1、M3及M5，分別作為第一輸入晶體管、第一負(fù)載晶體管及第一鎖定晶體管，這三個(gè)晶體管的源極皆接至地端G、漏極皆電連至節(jié)點(diǎn)N1。而此節(jié)點(diǎn)N1就作為一第一控制端，用來接收由節(jié)點(diǎn)N3B注入的第一控制電流I1。晶體管M1的柵極電連于延遲單元DU的正輸入端In+；晶體管M3的柵極電連于漏極，等效上形成一二極管?；谙嗨频呐渲?，第二驅(qū)動電路24B中設(shè)有晶體管M2、M4及M6，分別作為第二輸入晶體管、第二負(fù)載晶體管及第二鎖定晶體管；此三晶體管的源極皆電連至地端G，漏極則皆電連于節(jié)點(diǎn)N2。節(jié)點(diǎn)N2作為一第二控制端，用來接收由節(jié)點(diǎn)N4B注入的第二控制電流I2。晶體管M2的柵極電連于延遲單元DU的負(fù)輸入端In-；晶體管M4連接為一二極管。晶體管M6的柵極則電連于節(jié)點(diǎn)N1；連同柵極電連于節(jié)點(diǎn)N2的晶體管M5，晶體管M5、M6共同形成一類似于鎖定電路的結(jié)構(gòu)。電流鏡22的晶體管M9的漏極電連于節(jié)點(diǎn)N1，晶體管M10的漏極電連于節(jié)點(diǎn)N2；延遲單元DU的負(fù)、正輸出端Out-、Out+也分別電連于節(jié)點(diǎn)N1、N2。晶體管M1、M3及M5分別匹配于晶體管M2、M4及M6，使第一驅(qū)動單元24A與第二驅(qū)動單元24B形成一對稱電路結(jié)構(gòu)。
延遲單元DU與習(xí)知延遲單元不同之處，在于本發(fā)明延遲單元DU中另加入了導(dǎo)流電路26。導(dǎo)流電路26中設(shè)有兩個(gè)做二極管連接的n型晶體管M7、M8；晶體管M7作為一第一導(dǎo)流單元，其漏極作為一正端，電連于節(jié)點(diǎn)N3B；其源極則為一負(fù)端，電連于節(jié)點(diǎn)N4B。晶體管M8作為一第二導(dǎo)流單元，其漏極作為一正端，電連于節(jié)點(diǎn)N4A；其源極作為一負(fù)端，電連于節(jié)點(diǎn)N3A。
本發(fā)明延遲單元DU的工作情形可描述如下。在控制電壓Vc維持一定的情形下，電流鏡22的晶體管M9、M10會分別產(chǎn)生電流I1A、I2A注入節(jié)點(diǎn)N3A、N4A。當(dāng)正輸入端In+的輸入信號由高位準(zhǔn)降至低位準(zhǔn)，而負(fù)輸入端In-的輸入信號由低位準(zhǔn)升至高位準(zhǔn)時(shí)，電流I1A會由節(jié)點(diǎn)N1注入第一驅(qū)動電路24A，將晶體管M3及M6的柵極充電；由節(jié)點(diǎn)N2注入第二驅(qū)動電路24B的電流I2A則會協(xié)助將晶體管M4、M5的柵極電荷抽走。在節(jié)點(diǎn)N1(也就是負(fù)輸出端Out-)的電壓逐漸升高、節(jié)點(diǎn)N2的電壓(也就是正輸出端Out+)的電壓逐漸降低的過程中，導(dǎo)流電路26的晶體管M7、M8都會因?yàn)楦髯哉?fù)端間的電壓差不大而不會導(dǎo)通，故第一控制電流I1就等于電流鏡22產(chǎn)生的電流I1A；第二控制電流I2也等于電流I2A。等到晶體管M1、M5幾乎完全關(guān)閉而不漏取電流時(shí)，電流I1A會直接由節(jié)點(diǎn)N1注入晶體管M3，升高節(jié)點(diǎn)N1的電壓；相對地此時(shí)晶體管M2、M6也完全導(dǎo)通而拉低節(jié)點(diǎn)N2的電壓，這樣一來節(jié)點(diǎn)N3B與節(jié)點(diǎn)N4B之間的電壓差也會越來越大。一旦節(jié)點(diǎn)N3B(即負(fù)輸出端Out-)及節(jié)點(diǎn)N4B(即正輸出端Out+)的電壓差大于一預(yù)設(shè)值(也就是晶體管M7的臨限電壓)，晶體管M7就會開始導(dǎo)通，將部分的電流I1A由節(jié)點(diǎn)N3B分流至節(jié)點(diǎn)N4B，使流入節(jié)點(diǎn)N1的第一控制電流I1減少，并使流入節(jié)點(diǎn)N2的第二控制電流I2增加。這樣晶體管M3導(dǎo)通的程度就會降低，使得節(jié)點(diǎn)N1的電壓不會持續(xù)升高。另一方面，增加后的第二控制電流I2會增加晶體管M4的導(dǎo)通程度，使得節(jié)點(diǎn)N2的電壓不會降至太低。綜合上述兩種效應(yīng)，節(jié)點(diǎn)N1、N2間的最后穩(wěn)態(tài)的電壓差就會縮小。
當(dāng)然，當(dāng)正輸出端Out+的電壓要升高、負(fù)輸出端Out-的電壓要降低時(shí)，節(jié)點(diǎn)N2、N1間持續(xù)增加的電壓差會使晶體管M8的正端與負(fù)端的電壓差大于晶體管M8的臨限電壓，使晶體管M8導(dǎo)通，并將晶體管M10產(chǎn)生的電流I2A經(jīng)由節(jié)點(diǎn)N4A分流至節(jié)點(diǎn)N3A。這樣第一控制電流I1增加，以增加晶體管M3的導(dǎo)通程度；第二控制電流I2則減少，也一并減少晶體管M4的導(dǎo)通程度，使得最后節(jié)點(diǎn)N2及節(jié)點(diǎn)N1間的電壓差受到限制。
請參考圖6。圖6為圖5中延遲單元DU運(yùn)作時(shí)一輸出端(正輸出端Out+或負(fù)輸出端Out-)輸出信號電壓波形變化的示意圖；圖6的橫軸為時(shí)間，縱軸為電壓振幅。為了比較方便，實(shí)線波形W為延遲單元DU的輸出波形，虛線波形W0則是圖2中習(xí)知延遲單元DUp1的輸出波形。在延遲單元DU各晶體管M1至M6分別與晶體管T1至T6(見圖2)相同、晶體管M9、M10分別與晶體管T7、T8(見圖2)相同、控制電壓Vc及Vp相同(故電流鏡12、22產(chǎn)生的電流也相同)產(chǎn)生的的情形下，習(xí)知延遲單元的高低穩(wěn)態(tài)位準(zhǔn)分別是電壓Vhp、V1p，兩電壓相差電壓差DV，在兩穩(wěn)態(tài)位準(zhǔn)間交換所需的延遲時(shí)間為Td1及Td2。相較之下，本發(fā)明延遲單元的高低穩(wěn)態(tài)位準(zhǔn)分別是Vh及V1，兩電壓相差電壓差DVO，在兩穩(wěn)態(tài)位準(zhǔn)間交換所需的延遲時(shí)間為td1及td2。如前所述，延遲單元的延遲時(shí)間與高低穩(wěn)態(tài)位準(zhǔn)間電壓差成正比，與電流鏡產(chǎn)生的電流大小成反比；在電流鏡電流大小相等的情況下，本發(fā)明中延遲單元DU的高低穩(wěn)態(tài)位準(zhǔn)間的電壓差較小，故延遲單元在高低穩(wěn)態(tài)位準(zhǔn)間切換的速度較快，延遲時(shí)間也得以有效縮小。而本發(fā)明中延遲單元DU的高低穩(wěn)態(tài)電壓差之所以能縮小，就是因?yàn)樵O(shè)置了導(dǎo)流電路26。以圖6為例，在時(shí)點(diǎn)t0當(dāng)一輸出端(設(shè)為正輸出端Out+)的電壓要開始沿波形W上升時(shí)，另一輸出端(負(fù)輸出端Out-)的電壓也會開始下降(波形未繪出)，并使兩輸出端間的電壓差持續(xù)增加，終于使原來未導(dǎo)通的晶體管M8開始導(dǎo)通，將電流鏡22的電流I2A分流，并使第二控制電流I2減少、第一控制電流I1增加。這樣一來，正輸出端Out+的電壓就會被減少的第二電流限制到高穩(wěn)態(tài)位準(zhǔn)Vh，不會持續(xù)爬升至習(xí)知延遲單元的高穩(wěn)態(tài)位準(zhǔn)Vhp。當(dāng)然，當(dāng)正輸出端Out+的電壓開始下降、負(fù)輸出端Out-的電壓也會開始上升，最后使晶體管M7導(dǎo)通，將電流I1A分流，使第二控制電流I2增加；而增加的第二電流I2就會將低穩(wěn)態(tài)位準(zhǔn)提高至V1，而不會降低至習(xí)知延遲單元的低穩(wěn)態(tài)位準(zhǔn)V1p。
在習(xí)知技術(shù)的延遲單元DUp1中，正負(fù)輸出端OP+、OP-間的電壓差難以控制，一方面使得習(xí)知延遲單元的延遲時(shí)間無法有效地調(diào)整縮小、產(chǎn)生出來的時(shí)脈頻率無法提高；另一方面過高的電壓差亦使習(xí)知延遲單元中用來提供偏壓電流的電流鏡易被驅(qū)動至三極區(qū)而無法正常運(yùn)作。為了防止電流鏡不當(dāng)操作，習(xí)知延遲單元中電流鏡產(chǎn)生的電流也不能過高，以免在晶體管T3、T4導(dǎo)通時(shí)使正負(fù)輸出端的高穩(wěn)態(tài)電壓過高。相較之下，本發(fā)明延遲單元DU中因?yàn)榧由狭藢?dǎo)流電路26，能在正負(fù)輸出端Out+、Out-間電壓差過大時(shí)，將電流鏡22對第一、第二驅(qū)動單元24A、24B供應(yīng)的電流I1A、I2A重新分配，以有效限制正負(fù)輸出端間的電壓差。在電流鏡產(chǎn)生的電流相同的情況下，本發(fā)明延遲單元的延遲時(shí)間就能比習(xí)知延遲單元的延遲時(shí)間縮短；這也會使本發(fā)明中延遲單元組成的環(huán)式震蕩器能產(chǎn)生出更快的時(shí)脈。此外，因?yàn)楸景l(fā)明延遲單元DU正負(fù)輸出端的電壓受限，也能防止電流鏡22的晶體管M9、M10因柵極、漏極間電壓差而被驅(qū)動至三極區(qū)。也因?yàn)樯鲜龅脑颍景l(fā)明延遲單元延遲時(shí)間調(diào)整的幅度也能加大。因?yàn)樵诒景l(fā)明中，即使調(diào)整控制電壓Vc而使電流鏡22產(chǎn)生較大的電流，也不易因正負(fù)輸出端的電壓過大而將晶體管M9、M10驅(qū)入三極區(qū)，因此用來控制延遲時(shí)間的電流I1、I2也可以增高而進(jìn)一步縮短延遲時(shí)間，使本發(fā)明中的震蕩器能產(chǎn)生低頻至較高頻率的各種時(shí)脈，使時(shí)脈頻率的調(diào)整更具彈性。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種震蕩器，用來產(chǎn)生一時(shí)脈；該震蕩器包含有復(fù)數(shù)個(gè)延遲單元，其特征是每一延遲單元包含有一第一驅(qū)動電路，設(shè)有一正輸入端、一負(fù)輸出端及一第一控制端；當(dāng)該正輸入端接收的信號位準(zhǔn)為一高位準(zhǔn)時(shí)，該第一驅(qū)動電路會于該負(fù)輸出端輸出一低于該高位準(zhǔn)的第一位準(zhǔn)的信號；當(dāng)該正輸入端接收的信號位準(zhǔn)為低位準(zhǔn)時(shí)，該第一驅(qū)動電路會于該負(fù)輸出端輸出一高于該低位準(zhǔn)的第二位準(zhǔn)的信號；而該第一控制端用來接收一第一控制電流，當(dāng)該第一控制電流增加時(shí)，該第一驅(qū)動電路會使該第一位準(zhǔn)升高；當(dāng)該第一控制電流減少時(shí)，該第一驅(qū)動電路會使該第二位準(zhǔn)降低；一第二驅(qū)動電路，設(shè)有一負(fù)輸入端、一正輸出端及一第二控制端；當(dāng)該負(fù)輸入端接收的信號位準(zhǔn)為一高位準(zhǔn)時(shí)，該第二驅(qū)動電路會于該正輸出端輸出一低于該高位準(zhǔn)的第三位準(zhǔn)的信號；當(dāng)該負(fù)輸入端接收的信號位準(zhǔn)為低位準(zhǔn)時(shí)，該第二驅(qū)動電路會于該正輸出端輸出一高于該低位準(zhǔn)的第四位準(zhǔn)的信號；而該第二控制端用來接收一第二控制電流，當(dāng)該第二控制電流增加時(shí)，該第二驅(qū)動電路會使該第三位準(zhǔn)升高；當(dāng)該第二控制電流減少時(shí)，該第二驅(qū)動電路會使該第四位準(zhǔn)降低；以及一導(dǎo)流電路，電連于該正輸出端及該負(fù)輸出端之間，用來根據(jù)該正輸出端及該負(fù)輸出端輸出信號的位準(zhǔn)改變該第一控制電流及該第二控制電流的大?。蝗粼撜敵龆说男盘栁粶?zhǔn)高于該負(fù)輸出端的信號位準(zhǔn)達(dá)一預(yù)設(shè)的位準(zhǔn)，則該導(dǎo)流電路會增加該第一控制電流并減少該第二控制電流；若該負(fù)輸出端的信號位準(zhǔn)高于該正輸出端的信號位準(zhǔn)一預(yù)設(shè)的位準(zhǔn)，則該導(dǎo)流電路會增加該第二控制電流并減少該第一控制電流；其中各延遲單元互相串聯(lián)，每一延遲單元的正輸出端及負(fù)輸出端分別電連于另一延遲單元的負(fù)輸入端及正輸入端，使得每一延遲單元正輸出端及負(fù)輸出端輸出的信號得以經(jīng)由其他延遲單元而分別反饋至該延遲單元的負(fù)輸入端及正輸入端，并由其中一延遲單元的正輸出端或負(fù)輸出端產(chǎn)生該時(shí)脈。
2.如權(quán)利要求1所述的震蕩器，其特征是該導(dǎo)流電路包含有一第一導(dǎo)流單元，電連于該第一控制端及該第二控制端之間；當(dāng)該導(dǎo)流電路減少該第一控制電流并增加該第二控制電流時(shí)，由該第一導(dǎo)流單元將第一控制電流的部分電流分流至該第二控制端以增加該第二控制電流；以及一第二導(dǎo)流單元，電連于該第一控制端及該第二控制端之間；當(dāng)該導(dǎo)流電路減少該第二控制電流并增加該第一控制電流時(shí)，由該第二導(dǎo)流單元將第二控制電流的部分電流分流至該第一控制端以增加該第一控制電流。
3.如權(quán)利要求2所述的震蕩器，其特征是該第一導(dǎo)流單元為一二極管連接形式的金氧半晶體管；該第一導(dǎo)流單元具有一正端及一負(fù)端；該正端電連于該負(fù)輸出端及該第一控制端，該負(fù)端電連于該正輸出端及該第二控制端；當(dāng)該負(fù)輸出端輸出的信號位準(zhǔn)高于該正輸出端輸出的信號位準(zhǔn)達(dá)該預(yù)設(shè)的位準(zhǔn)，該第一導(dǎo)流單元會導(dǎo)通使得該第一控制端的第一控制電流會分流至該第二控制端。
4.如權(quán)利要求2所述的震蕩器，其特征是該第二導(dǎo)流單元為一二極管連接形式的金氧半晶體管；該第二導(dǎo)流單元具有一正端及一負(fù)端；該正端電連于該正輸出端及該第二控制端，該負(fù)端電連于該負(fù)輸出端及該第一控制端；當(dāng)該正輸出端輸出的信號位準(zhǔn)高于該負(fù)輸出端輸出的信號位準(zhǔn)達(dá)該預(yù)設(shè)的位準(zhǔn)，該第二導(dǎo)流單元會導(dǎo)通使得該第二控制端的第二控制電流會分流至該第一控制端。
5.如權(quán)利要求1所述的震蕩器，其特征是該第一驅(qū)動電路包含有一第一輸入晶體管，其具有一柵極及一漏極；該柵極連接于該正輸入端，該漏極連接于該負(fù)輸出端；一第一負(fù)載晶體管，其具有一正端；該正端連接于該第一控制端及該負(fù)輸出端；以及一第一鎖定晶體管，其具有一柵極及一漏極，該漏極連接于該第一控制端，而該柵極連接于該正輸出端；而該第二驅(qū)動電路包含有一第二輸入晶體管，其具有一柵極及一漏極；該柵極連接于該負(fù)輸入端，該漏極連接于該正輸出端；一第二負(fù)載晶體管，其具有一正端；該正端連接于該第二控制端及該正輸出端；以及一第二鎖定晶體管，其具有一柵極及一漏極，該漏極連接于該第二控制端；而該柵極連接于負(fù)輸出端。
6.如權(quán)利要求1所述的震蕩器，其特征是還包含有一電流鏡，電連于該第一控制端及該第二控制端，用來產(chǎn)生該第一控制電流及該第二控制電流。
7.如權(quán)利要求6所述的震蕩器，其特征是該電流鏡另設(shè)有一頻率控制端，該電流鏡可根據(jù)該頻率控制端的電壓大小同時(shí)改變該第一控制電流及該第二控制電流的大小。
8.如權(quán)利要求7所述的震蕩器，其特征是該電流鏡包含有兩個(gè)金氧半晶體管，每一晶體管具有一柵極及一漏極；兩晶體管的漏極分別連接于該第一控制端及該第二控制端；兩晶體管的柵極則共同連接于該頻率控制端。
9.一種震蕩器，用來產(chǎn)生一時(shí)脈；該震蕩器包含有復(fù)數(shù)個(gè)延遲單元，其特征是每一延遲單元包含有一第一驅(qū)動電路，設(shè)有一正輸入端、一負(fù)輸出端及一第一控制端；當(dāng)該正輸入端接收的信號位準(zhǔn)為一高位準(zhǔn)時(shí)，該第一驅(qū)動電路會于該負(fù)輸出端輸出一低于該高位準(zhǔn)的第一位準(zhǔn)的信號；當(dāng)該正輸入端接收的信號位準(zhǔn)為低位準(zhǔn)時(shí)，該第一驅(qū)動電路會于該負(fù)輸出端輸出一高于該低位準(zhǔn)的第二位準(zhǔn)的信號；而該第一控制端用來接收一第一控制電流，當(dāng)該第一控制電流增加時(shí)，該第一驅(qū)動電路會使該第一位準(zhǔn)升高；當(dāng)該第一控制電流減少時(shí)，該第一驅(qū)動電路會使該第二位準(zhǔn)降低；一第二驅(qū)動電路，設(shè)有一負(fù)輸入端、一正輸出端及一第二控制端；當(dāng)該負(fù)輸入端接收的信號位準(zhǔn)為一高位準(zhǔn)時(shí)，該第二驅(qū)動電路會于該正輸出端輸出一低于該高位準(zhǔn)的第三位準(zhǔn)的信號；當(dāng)該負(fù)輸入端接收的信號位準(zhǔn)為低位準(zhǔn)時(shí)，該第二驅(qū)動電路會于該正輸出端輸出一高于該低位準(zhǔn)的第四位準(zhǔn)的信號；而該第二控制端用來接收一第二控制電流，當(dāng)該第二控制電流增加時(shí)，該第二驅(qū)動電路會使該第三位準(zhǔn)升高；當(dāng)該第二控制電流減少時(shí)，該第二驅(qū)動電路會使該第四位準(zhǔn)降低；以及一導(dǎo)流電路，電連于該正輸出端及該負(fù)輸出端之間，用來根據(jù)該正輸出端及該負(fù)輸出端輸出信號的位準(zhǔn)改變該第一控制電流及該第二控制電流的大?。蝗粼撜敵龆说男盘栁粶?zhǔn)高于該負(fù)輸出端的信號位準(zhǔn)達(dá)一預(yù)設(shè)的位準(zhǔn)，則該導(dǎo)流電路會增加該第一控制電流并減少該第二控制電流；若該負(fù)輸出端的信號位準(zhǔn)高于該正輸出端的信號位準(zhǔn)一預(yù)設(shè)的位準(zhǔn)，則該導(dǎo)流電路會增加該第二控制電流并減少該第一控制電流；該導(dǎo)流電路包含有一第一導(dǎo)流單元，電連于該第一控制端及該第二控制端之間；當(dāng)該導(dǎo)流電路減少該第一控制電流并增加該第二控制電流時(shí)，由該第一導(dǎo)流單元將第一控制電流的部分電流分流至該第二控制端以增加該第二控制電流；以及一第二導(dǎo)流單元，電連于該第一控制端及該第二控制端之間；當(dāng)該導(dǎo)流電路減少該第二控制電流并增加該第一控制電流時(shí)，由該第二導(dǎo)流單元將第二控制電流的部分電流分流至該第一控制端以增加該第一控制電流；其中各延遲單元互相串聯(lián)，每一延遲單元的正輸出端及負(fù)輸出端分別電連于另一延遲單元的負(fù)輸入端及正輸入端，使得每一延遲單元正輸出端及負(fù)輸出端輸出的信號得以經(jīng)由其他延遲單元而分別反饋至該延遲單元的負(fù)輸入端及正輸入端，并由其中一延遲單元的正輸出端或負(fù)輸出端以產(chǎn)生該時(shí)脈。
10.如權(quán)利要求9所述的震蕩器，其特征是該第一導(dǎo)流單元為一二極管連接形式的金氧半晶體管；該第一導(dǎo)流單元具有一正端及一負(fù)端；該正端電連于該負(fù)輸出端及該第一控制端，該負(fù)端電連于該正輸出端及該第二控制端；當(dāng)該負(fù)輸出端輸出的信號位準(zhǔn)高于該正輸出端輸出的信號位準(zhǔn)達(dá)該預(yù)設(shè)的位準(zhǔn)，該第一導(dǎo)流單元會導(dǎo)通使得該第一控制端的第一控制電流會分流至該第二控制端。
11.如權(quán)利要求9所述的震蕩器，其特征是該第二導(dǎo)流單元為一二極管連接形式的金氧半晶體管；該第二導(dǎo)流單元具有一正端及一負(fù)端；該正端電連于該正輸出端及該第二控制端，該負(fù)端電連于該負(fù)輸出端及該第一控制端；當(dāng)該正輸出端輸出的信號位準(zhǔn)高于該負(fù)輸出端輸出的信號位準(zhǔn)達(dá)該預(yù)設(shè)的位準(zhǔn)，該第二導(dǎo)流單元會導(dǎo)通使得該第二控制端的第二控制電流會分流至該第一控制端。
12.如權(quán)利要求9所述的震蕩器，其特征是該第一驅(qū)動電路包含有一第一輸入晶體管，其具有一柵極及一漏極；該柵極連接于該正輸入端，該漏極連接于該負(fù)輸出端；一第一負(fù)載晶體管，其具有一正端；該正端連接于該第一控制端及該負(fù)輸出端；以及一第一鎖定晶體管，其具有一柵極及一漏極，該漏極連接于該第一控制端，而該柵極連接于該正輸出端；而該第二驅(qū)動電路包含有一第二輸入晶體管，其具有一柵極及一漏極；該柵極連接于該負(fù)輸入端，該漏極連接于該正輸出端；一第二負(fù)載晶體管，其具有一正端；該正端連接于該第二控制端及該正輸出端；以及一第二鎖定(latch)晶體管，其具有一柵極及一漏極，該漏極連接于該第二控制端；而該柵極連接于負(fù)輸出端。
13.如權(quán)利要求9所述的震蕩器，其特征是還包含有一電流鏡，電連于該第一控制端及該第二控制端，用來產(chǎn)生該第一控制電流及該第二控制電流。
14.如權(quán)利要求13所述的震蕩器，其特征是該電流鏡另設(shè)有一頻率控制端，該電流鏡可根據(jù)該頻率控制端的電壓大小同時(shí)改變該第一控制電流及該第二控制電流的大小。
15.如權(quán)利要求14所述的震蕩器，其特征是該電流鏡包含有兩個(gè)金氧半晶體管，每一晶體管具有一柵極及一漏極；兩晶體管的漏極分別連接于該第一控制端及該第二控制端；兩晶體管的柵極則共同連接于該頻率控制端。
全文摘要
一種以導(dǎo)流電路增加響應(yīng)速度的震蕩器，包含復(fù)數(shù)個(gè)延遲單元，各延遲單元互相串聯(lián)，每一延遲單元的正、負(fù)輸出端分別電連于另一延遲單元的負(fù)、正輸入端，以產(chǎn)生時(shí)脈；每一延遲單元包含有一設(shè)有一正、負(fù)輸出端及一第一控制端的第一驅(qū)動電路，于該負(fù)輸出端輸出一反相于正輸入端信號的信號，而該負(fù)輸出端輸出的信號位準(zhǔn)由該第一控制端輸入的電流控制；一設(shè)有一負(fù)、正輸出端及一第二控制端的第二驅(qū)動電路，于該正輸出端輸出一反相于負(fù)輸入端信號的信號，而正輸出端輸出的信號位準(zhǔn)由第二控制端輸入的電流控制；以及一導(dǎo)流電路，根據(jù)正、負(fù)輸出端輸出信號的位準(zhǔn)改變該第一及第二控制端電流大??；由于導(dǎo)流電路能在延遲單元正負(fù)輸出端的電壓差過大時(shí)，重新分配第一、第二驅(qū)動單元的電流供應(yīng)，有效限制正負(fù)輸出端間的電壓差，減少了延遲時(shí)間，故本發(fā)明中的震蕩器能產(chǎn)生更高頻率的時(shí)脈。
文檔編號H03B5/26GK1512659SQ20031011292
公開日2004年7月14日 申請日期2003年12月25日 優(yōu)先權(quán)日2002年12月25日
發(fā)明者林忠明 申請人:聯(lián)華電子股份有限公司