專(zhuān)利名稱(chēng):數(shù)字幅頻均衡功率放大器的制造方法
【專(zhuān)利摘要】本實(shí)用新型提供一種數(shù)字幅頻均衡功率放大器，包括信道模擬電路，AD采樣電路、FPGA處理器、DA轉(zhuǎn)換電路、D類(lèi)功率放大器，所述的信道模擬電路模擬實(shí)際信道產(chǎn)生的幅度波動(dòng)，其輸出與AD采樣電路相連，AD采樣電路與FPGA控制器相連，F(xiàn)PGA控制器與DA轉(zhuǎn)換電路相連，DA轉(zhuǎn)換電路與D類(lèi)功率放大器相連；本實(shí)用新型通過(guò)數(shù)字均衡的方法，使均衡后的信號(hào)輸出紋波更小，同時(shí)功率放大器的效率更高，實(shí)用性更強(qiáng)。
【專(zhuān)利說(shuō)明】
數(shù)字幅頻均衡功率放大器
技術(shù)領(lǐng)域
[0001]本實(shí)用新型屬于功率放大器領(lǐng)域，尤其涉及一種基于FPGA為控制核心的數(shù)字幅頻均衡功率放大器。
【背景技術(shù)】
[0002]所謂均衡是指對(duì)信道特性的均衡，即接收端的均衡器產(chǎn)生與信道特性相反的特性，用來(lái)減小或消除因信道的時(shí)變多徑傳播特性引起的碼間干擾。在數(shù)字通信系統(tǒng)中插入一種可調(diào)濾波器。利用該濾波器可以校正和補(bǔ)償系統(tǒng)特性，減少碼間干擾的影響。這種起補(bǔ)償作用的濾波器稱(chēng)為均衡器。均衡器從調(diào)整參數(shù)至形成收斂，整個(gè)過(guò)程是均衡器算法、結(jié)構(gòu)和通信變化率的函數(shù)。均衡技術(shù)可以分為兩大類(lèi):線(xiàn)性和非線(xiàn)性均衡。判決器決定了接收數(shù)字信號(hào)比特的值并應(yīng)用門(mén)限電平來(lái)決定d(r)的值。如果d(r)沒(méi)用在反饋路徑中調(diào)整均衡器，均衡器就是線(xiàn)性的。另一方面，如果d(r)反饋回來(lái)調(diào)整均衡器，則為非線(xiàn)性均衡。
[0003]所謂數(shù)字均衡器，即數(shù)字濾波器，是指輸入、輸出均為數(shù)字信號(hào)，通過(guò)一定的預(yù)算關(guān)系改變輸入信號(hào)所含的頻率成分相對(duì)比例或?yàn)V除某些頻率成分的器件。因此，數(shù)字濾波器的概念與模擬濾波器相同，只是信號(hào)形式和實(shí)現(xiàn)濾波方法不同。當(dāng)用硬件實(shí)現(xiàn)一個(gè)數(shù)字濾波器時(shí)，所需要的元件是延時(shí)器、乘法器和加法器，當(dāng)用軟件實(shí)現(xiàn)一個(gè)數(shù)字濾波器是，它即是一段線(xiàn)性卷積程序。而模擬濾波器只能用硬件實(shí)現(xiàn)，其元件是R，L，C及運(yùn)算放大器或開(kāi)關(guān)電容。數(shù)字濾波器的可靠性和靈活性是模擬濾波器所不能比擬的。而且模擬濾波器受環(huán)境因素影響較大，品質(zhì)因素Q(與帶寬有關(guān))固定，要達(dá)到高精度的要求，就要增加成本。而數(shù)字濾波器的帶寬可以靈活地改變，無(wú)需對(duì)硬件進(jìn)行修改，且受環(huán)境因素影響較小。
[0004]幅頻均衡是指該系統(tǒng)可以抑制振幅失真，改善幅頻特性，提高信號(hào)還原的保真度。具體結(jié)合本設(shè)計(jì)可以理解為:一個(gè)信號(hào)通過(guò)前置放大，無(wú)源帶阻濾波器濾波，再經(jīng)過(guò)數(shù)字幅頻，改善幅頻特性，減少信號(hào)失真，提高保真度，最后再經(jīng)低頻功率放大電路進(jìn)行功率放大。
[0005]數(shù)字幅頻均衡功率放大是指信號(hào)經(jīng)過(guò)數(shù)字幅頻均衡處理后，以某頻率信號(hào)的輸出信號(hào)電壓幅度為基準(zhǔn)，在某一通頻帶范圍內(nèi)的信號(hào)電壓幅度波動(dòng)，再通過(guò)功率放大器放大。數(shù)字幅頻均衡功率放大器能更好地對(duì)信號(hào)進(jìn)行處理，信號(hào)保真度高，功率轉(zhuǎn)換效率高，使產(chǎn)品具有更好的技術(shù)含量，提高產(chǎn)品的競(jìng)爭(zhēng)力度。
[0006]在近代電信設(shè)備和各類(lèi)控制系統(tǒng)中，幅頻均衡器應(yīng)用極為廣泛，如語(yǔ)音處理、圖像處理、通信、電視、雷達(dá)、聲納、生物醫(yī)學(xué)信號(hào)處理、音樂(lè)等。除了以上領(lǐng)域，該技術(shù)在軍事上被大量應(yīng)用于導(dǎo)航、制導(dǎo)、電子對(duì)抗、戰(zhàn)場(chǎng)偵察;在電力系統(tǒng)中被應(yīng)用于能源分布規(guī)劃和自動(dòng)檢測(cè);在環(huán)境保護(hù)中被應(yīng)用于對(duì)空氣污染和噪聲干擾的自動(dòng)監(jiān)測(cè)，在經(jīng)濟(jì)領(lǐng)域中被應(yīng)用于股票市場(chǎng)預(yù)測(cè)和經(jīng)濟(jì)效益分析，等等。
[0007]目前對(duì)于幅頻均衡功率放大器的設(shè)計(jì)，難點(diǎn)主要有兩個(gè)，即幅頻均衡結(jié)果仍然不夠平坦，同時(shí)，功率放大器的效率不夠高。采用何種方案以及方案的優(yōu)劣直接決定了能夠達(dá)到指標(biāo)的高低和實(shí)現(xiàn)起來(lái)的難易程度?！緦?shí)用新型內(nèi)容】
[0008]本實(shí)用新型針對(duì)現(xiàn)有技術(shù)的難點(diǎn)，提供一種數(shù)字幅頻均衡功率放大器。
[0009]本實(shí)用新型的技術(shù)方案是:一種數(shù)字幅頻均衡功率放大器，包括信道模擬電路，AD采樣電路、FPGA處理器、DA轉(zhuǎn)換電路、D類(lèi)功率放大器，所述的信道模擬電路模擬實(shí)際信道產(chǎn)生的幅度波動(dòng)，其輸出與AD采樣電路相連，AD采樣電路與FPGA控制器相連，F(xiàn)PGA控制器與DA轉(zhuǎn)換電路相連，DA轉(zhuǎn)換電路與D類(lèi)功率放大器相連。
[0010]進(jìn)一步的，所述的信道模擬電路包括前級(jí)放大電路、帶阻網(wǎng)絡(luò)電路組成，前級(jí)放大電路與帶阻網(wǎng)絡(luò)電路串聯(lián)連接。
[0011]進(jìn)一步的，包括鍵盤(pán)和液晶顯示器;所述的鍵盤(pán)和液晶顯示器分別與FPGA控制器連接。
[0012]進(jìn)一步的，所述的AD采樣電路采用TI高性能AD轉(zhuǎn)換器ADS8361，實(shí)現(xiàn)高精度采樣；所述的AD轉(zhuǎn)換器ADS8361采用CHBl通道輸入，其他通道接地，所有數(shù)據(jù)均通過(guò)總線(xiàn)接到控制器，基準(zhǔn)引腳REFIN和REFOUT均采用第^^一電容Cl I和第十二電容Cl 2進(jìn)行濾波。
[0013]進(jìn)一步的，所述的FPGA處理器采用altera公司的cyclone4系列的EP4CE40F23I7芯片。
[0014]進(jìn)一步的，所述的DA轉(zhuǎn)換電路包括DA轉(zhuǎn)換器、基準(zhǔn)電壓產(chǎn)生電路;所述的DA轉(zhuǎn)換器采用TI的高性能DA轉(zhuǎn)換器DAC8552，所述的DA轉(zhuǎn)換器DAC8552的REF輸出信號(hào)通過(guò)電阻R21和第十三電容C13和第十四C14進(jìn)行濾波之后，進(jìn)入DAC8552的基準(zhǔn)輸入端VREF，DA轉(zhuǎn)換器的數(shù)據(jù)由FPGA以SPI協(xié)議寫(xiě)入;所述的基準(zhǔn)電壓產(chǎn)生電路包括基準(zhǔn)芯片，所述的基準(zhǔn)芯片采用TI高精度基準(zhǔn)產(chǎn)生芯片REF5030。
[0015]進(jìn)一步的，所述的D類(lèi)功率放大器包括依次連接的三角波發(fā)生器、比較器、MOS管驅(qū)動(dòng)電路、MOS管功率輸出電路、無(wú)源低通濾波器;所述的比較器采用TLV3501比較器，MOS管驅(qū)動(dòng)電路采用TPS28225實(shí)現(xiàn)，MOS管功率輸出電路采用CSD19506實(shí)現(xiàn)，無(wú)源低通濾波器采用無(wú)源LC濾波器實(shí)現(xiàn)。
[0016]進(jìn)一步的，所述的前級(jí)放大電路包括第一運(yùn)算放大器、第二運(yùn)算放大器、第一電阻Rl至第四電阻R4;第一運(yùn)算放大器通過(guò)第二電阻R2和第三電阻R3實(shí)現(xiàn)20倍放大;所述的第三電阻R3作為反饋電阻，接在第一運(yùn)算放大器的6腳和2腳之間，第二電阻R2接在第一運(yùn)算放大器2腳和地之間，第一運(yùn)算放大器的7腳和4腳分別接電源正負(fù)電壓，1、5、8腳懸空，輸入端3腳接輸入信號(hào);所述的第二運(yùn)算放大器通過(guò)第一電阻Rl和第四R4實(shí)現(xiàn)電壓的20倍放大，所述的第四電阻R4作為反饋電阻，接在第二運(yùn)算放大器的6腳和2腳之間，第一電阻Rl接在第二運(yùn)算放大器2腳和地之間，第二運(yùn)算放大器的7腳和4腳分別接電源正負(fù)電壓，1、5、8腳懸空，輸入端3腳與第一運(yùn)算放大器的輸出端6腳相連、并從第二運(yùn)算放大器的6腳輸出信號(hào);所述的第一運(yùn)算放大器和第二運(yùn)算放大器的信號(hào)都從同相端輸入并且第一運(yùn)算放大器的輸出和第二運(yùn)算放大器的輸入相連。
[0017]進(jìn)一步的，所述的帶阻網(wǎng)絡(luò)電路包括恒流源、第十一電阻Rll，第十二電阻R12，第十三電阻R13，第十四電阻R14，第十五電阻R15，第一電感LI，第二電感L2，第三電感L3，第一電容Cl，第二電容C2，第三電容C3;
[0018]所述的帶阻網(wǎng)絡(luò)電路由第十一電阻Rll，第十二電阻R12，第十三電阻R13，第十四電阻R14，第一電感LI，第二電感L2，第三電感L3，第一電容Cl，第二電容C2，第三電容C3之間的串并聯(lián)構(gòu)成;所述的第一電感LI，第十一電阻Rll，第一電容Cl并聯(lián)，且一端接第十四電阻R14，另一端接第十二電阻R12;所述的第二電感L2，第十二電阻R12，第二電容C2并聯(lián)，且一端接第i^一電阻RlI，另一端接第十五電阻R15;所述的第三電感L3，第三電容C3，第十三電阻R13串聯(lián)，且一端接在第十一電阻Rll和第十二電阻R12之間，另一端接地；
[0019]所述的恒流源與第十四電阻R14串聯(lián)，一端接第十一電阻Rll，另一端接地，二者兩端電壓Vl構(gòu)成帶阻網(wǎng)絡(luò)的輸入端電壓;第十五電阻R15—端接第十二電阻R12，另一端接地，兩端電壓V2構(gòu)成帶阻網(wǎng)絡(luò)的輸出端電壓。
[0020]所述的FPGA處理器包括FIR濾波器，將輸入的信號(hào)進(jìn)行幅頻均衡。
[0021]本實(shí)用新型相對(duì)于現(xiàn)有技術(shù)，通過(guò)數(shù)字均衡的方法，使均衡后的信號(hào)輸出紋波更小，同時(shí)功率放大器的效率更高，實(shí)用性更強(qiáng)。
【附圖說(shuō)明】

[0022]圖1為本實(shí)用新型實(shí)施例中的系統(tǒng)總體實(shí)現(xiàn)框圖；
[0023]圖2為本實(shí)用新型實(shí)施例中的前級(jí)放大電路示意圖；
[0024]圖3為本實(shí)用新型實(shí)施例中的帶阻網(wǎng)絡(luò)電路圖；
[0025]圖4為本實(shí)用新型實(shí)施例中的AD采樣電路與轉(zhuǎn)換電路圖；
[0026]圖5為本實(shí)用新型實(shí)施例中的D類(lèi)功率放大器原理方框圖；
[0027]圖6為本實(shí)用新型實(shí)施例中的D類(lèi)功率放大器各部分輸出波形圖；
[0028]圖7為本實(shí)用新型實(shí)施例中的TLV3501比較器原理圖；
[0029]圖8為本實(shí)用新型實(shí)施例中采用的TPS28225的MOSFET管驅(qū)動(dòng)電路圖；
[0030]圖9為本實(shí)用新型實(shí)施例中的D類(lèi)功率放大器中的無(wú)源低通濾波器的電路圖。
【具體實(shí)施方式】
[0031]本實(shí)用新型除了能穩(wěn)定放大信號(hào)，系統(tǒng)輸出帶內(nèi)平坦度高，同時(shí)信號(hào)保真度高，功率轉(zhuǎn)換效率高。以下結(jié)合附圖和實(shí)施例詳細(xì)說(shuō)明本實(shí)用新型的技術(shù)方案。
[0032]如圖1所示，本實(shí)用新型所采用的技術(shù)方案是:一種數(shù)字幅頻均衡功率放大器，包括信道模擬電路，AD采樣電路、FPGA處理器、DA轉(zhuǎn)換電路、D類(lèi)功率放大器，所述的信道模擬電路模擬實(shí)際信道產(chǎn)生的幅度波動(dòng)，其輸出與AD采樣電路相連，AD采樣電路與FPGA控制器相連，F(xiàn)PGA控制器與DA轉(zhuǎn)換電路相連，DA轉(zhuǎn)換電路與D類(lèi)功率放大器相連。本實(shí)用新型包括鍵盤(pán)和液晶顯示器；所述的鍵盤(pán)和液晶顯示器分別與FPGA控制器連接。
[0033]所述的信道模擬電路包括前級(jí)放大電路、帶阻網(wǎng)絡(luò)電路組成，前級(jí)放大電路與帶阻網(wǎng)絡(luò)串聯(lián)連接。
[0034]如圖2所示，為了實(shí)現(xiàn)對(duì)小信號(hào)的幅度均衡，系統(tǒng)的信道模擬電路采用了TI高精度運(yùn)算放大器0PA228實(shí)現(xiàn)了 400倍電壓放大。所述的前級(jí)放大電路包括第一運(yùn)算放大器、第二運(yùn)算放大器、第一電阻Rl至第四電阻R4;第一運(yùn)算放大器通過(guò)第二電阻R2和第三電阻R3實(shí)現(xiàn)20倍放大;所述的第三電阻R3作為反饋電阻，接在第一運(yùn)算放大器的6腳和2腳之間，第二電阻R2接在第一運(yùn)算放大器2腳和地之間，第一運(yùn)算放大器的7腳和4腳分別接電源正負(fù)電壓，1、5、8腳懸空，輸入端3腳接輸入信號(hào);所述的第二運(yùn)算放大器通過(guò)第一電阻Rl和第四R4實(shí)現(xiàn)電壓的20倍放大，所述的第四電阻R4作為反饋電阻，接在第二運(yùn)算放大器的6腳和2腳之間，第一電阻Rl接在第二運(yùn)算放大器2腳和地之間，第二運(yùn)算放大器的7腳和4腳分別接電源正負(fù)電壓，1、5、8腳懸空，輸入端3腳與第一運(yùn)算放大器的輸出端6腳相連、并從第二運(yùn)算放大器的6腳輸出信號(hào);所述的第一運(yùn)算放大器和第二運(yùn)算放大器的信號(hào)都從同相端輸入并且第一運(yùn)算放大器的輸出和第二運(yùn)算放大器的輸入相連。
[0035]如圖3所示，帶阻網(wǎng)絡(luò)電路是實(shí)現(xiàn)信道模擬的主要電路，通過(guò)帶阻網(wǎng)絡(luò)的帶阻特性，模擬實(shí)際信道對(duì)信號(hào)的衰減。其中，電感采用色環(huán)電感，電容采用鋁電解電容，電阻采用碳膜貼片電阻。同時(shí)，輸入輸出均接一個(gè)600歐姆電阻，保證網(wǎng)絡(luò)的輸入輸出阻抗恒定為600歐姆。
[0036]所述的帶阻網(wǎng)絡(luò)電路包括恒流源、第十一電阻Rll，第十二電阻R12，第十三電阻R13，第十四電阻R14，第十五電阻R15，第一電感LI，第二電感L2，第三電感L3，第一電容Cl，第二電容C2，第三電容C3;
[0037]所述的帶阻網(wǎng)絡(luò)由第十一電阻Rll，第十二電阻R12，第十三電阻R13，第十四電阻R14，第一電感LI，第二電感L2，第三電感L3，第一電容Cl，第二電容C2，第三電容C3之間的串并聯(lián)構(gòu)成;所述的第一電感LI，第十一電阻Rll，第一電容Cl并聯(lián)，且一端接第十四電阻R14，另一端接第十二電阻R12;所述的第二電感L2，第十二電阻R12，第二電容C2并聯(lián)，且一端接第i^一電阻R11，另一端接第十五電阻R15;所述的第三電感L3，第三電容C3，第十三電阻R13串聯(lián)，且一端接在第十一電阻Rll和第十二電阻R12之間，另一端接地；
[0038]所述的恒流源與第十四電阻R14串聯(lián)，一端接第十一電阻Rll，另一端接地，二者兩端電壓Vl構(gòu)成帶阻網(wǎng)絡(luò)的輸入端電壓;第十五電阻R15—端接第十二電阻R12，另一端接地，兩端電壓V2構(gòu)成帶阻網(wǎng)絡(luò)的輸出端電壓。
[0039]如圖4所示，所述的AD采樣電路采用TI高性能AD轉(zhuǎn)換器ADS8361，實(shí)現(xiàn)高精度采樣；所述的AD轉(zhuǎn)換器ADS8361采用CHBl通道輸入，其他通道接地，所有數(shù)據(jù)均通過(guò)總線(xiàn)接到控制器，基準(zhǔn)引腳REFIN和REFOUT均采用第^^一電容Cl I和第十二電容Cl 2進(jìn)行濾波。
[0040]所述的DA轉(zhuǎn)換電路包括DA轉(zhuǎn)換器、基準(zhǔn)電壓產(chǎn)生電路;所述的DA轉(zhuǎn)換器采用TI的高性能DA轉(zhuǎn)換器DAC8552，所述的DA轉(zhuǎn)換器DAC8552的REF輸出信號(hào)通過(guò)第二 ^^一電阻R21和第十三電容C13和第十四C14進(jìn)行濾波之后，進(jìn)入DAC8552的基準(zhǔn)輸入端VREF，DA轉(zhuǎn)換器的數(shù)據(jù)由FPGA以SPI協(xié)議寫(xiě)入;所述的基準(zhǔn)電壓產(chǎn)生電路包括基準(zhǔn)芯片，所述的基準(zhǔn)芯片采用TI高精度基準(zhǔn)產(chǎn)生芯片REF5030。
[0041]D類(lèi)功率放大器是放大元件處于開(kāi)關(guān)工作狀態(tài)的一種放大模式。無(wú)信號(hào)輸入時(shí)放大器處于截止?fàn)顟B(tài)，不耗電。工作時(shí)，靠輸入信號(hào)讓晶體管進(jìn)入飽和狀態(tài)，晶體管相當(dāng)于一個(gè)接通的開(kāi)關(guān)，把電源與負(fù)載直接接通。理想晶體管因?yàn)闆](méi)有飽和壓降而不耗電，實(shí)際上晶體管總會(huì)有很小的飽和壓降而消耗部分電能。這種耗電只與管子的特性有關(guān)，而與信號(hào)輸出的大小無(wú)關(guān)，所以特別有利于大功率的場(chǎng)合。本發(fā)明中設(shè)計(jì)的D類(lèi)功率放大器原理如圖5所示，采用三角波發(fā)生器生產(chǎn)三角波VI，三角波Vl和輸入信號(hào)Vi通過(guò)比較器進(jìn)行SPffM調(diào)制，調(diào)制信號(hào)V2通過(guò)MOS管驅(qū)動(dòng)電路之后，驅(qū)動(dòng)MOS管功率輸出電路進(jìn)行功率輸出得到V3，最后通過(guò)無(wú)源低通濾波器濾除載波，獲得功率放大后的信號(hào)V0。各部分輸出波形如圖6所示，其中，Vi是信號(hào)的輸入波形，Vl是產(chǎn)生的三角波波形，V2是比較器SPmi調(diào)制之后的波形，V3是通過(guò)MOS管驅(qū)動(dòng)電路和MOS管功率輸出電路之后的波形，Vo是通過(guò)無(wú)源低通濾波電路濾波之后的波形。橫坐標(biāo)均為時(shí)間，縱坐標(biāo)分別為Vi，Vl，V2，V3，VO的電壓值。
[0042]如圖7所示，SP麗調(diào)制采用比較器實(shí)現(xiàn)，比較器則采用TI高速比較器TLV3501，延時(shí)時(shí)間4.5ns，軌到軌輸出。電路如圖7，三角波和正弦波分別接比較器的同相輸入端和反向輸入端，比較器的供電采用0.1uF和2.2uF的電容去耦。具體連接方式為:TLV3501的I腳接正弦波Vin，3腳接三角波Vref，4腳與2腳相連并接地，6腳接電源Vs，5腳輸出信號(hào)Vout，第二 ^^一電容C21和第二十二電容C22均一端接地，另一端接電源Vs。
[0043]MOS管驅(qū)動(dòng)電路采用TPS28225。該芯片是一款高頻，有4A吸入電流的MOSFET驅(qū)動(dòng)器，死區(qū)時(shí)間僅為15ns，柵極驅(qū)動(dòng)電壓范圍4.5V-8V。因?yàn)門(mén)PS28225內(nèi)置死區(qū)時(shí)間調(diào)節(jié)的電路，能將一個(gè)輸入信號(hào)分成兩路邏輯相反的柵極驅(qū)動(dòng)輸出，同時(shí)驅(qū)動(dòng)兩個(gè)N溝道的MOSFET管。所以這樣就可以將TLV3501比較輸出的SPffM波直接輸入TPS28225而不用進(jìn)行外置的死區(qū)時(shí)間調(diào)節(jié)，大大減少了電路的復(fù)雜程度。半橋的驅(qū)動(dòng)輸出如圖8，該項(xiàng)為現(xiàn)有技術(shù)。
[0044]D類(lèi)功率放大器的常用濾波形式如圖9 AC構(gòu)成巴特沃斯濾波器，其中第十一電感Lll和第^^一電感L12 = 33yH，第三十三電容C33 = 0.47yF，截止頻率在28kHz。兩個(gè)小電容第Si電容C31 =第三十二電容C32 = 0.1yF，這是為了濾除高頻噪聲而采用的。此項(xiàng)為現(xiàn)有技術(shù)。
[0045]系統(tǒng)的工作過(guò)程如下:首先，信號(hào)經(jīng)過(guò)信道模擬電路進(jìn)行信號(hào)放大與帶阻濾波，輸出信號(hào)通過(guò)FPGA處理器控制AD采樣電路進(jìn)行AD采樣，把模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)。信號(hào)進(jìn)入FPGA處理器之后，通過(guò)FPGA處理器內(nèi)部生產(chǎn)的FIR濾波器，將輸入的信號(hào)進(jìn)行幅頻均衡，保證信號(hào)在一定的通頻帶內(nèi)紋波足夠小。經(jīng)過(guò)均衡之后的信號(hào)通過(guò)DA轉(zhuǎn)換電路，把信號(hào)還原為模擬信號(hào)。模擬信號(hào)通過(guò)D類(lèi)功率放大器，把信號(hào)進(jìn)行功率放大，最終驅(qū)動(dòng)負(fù)載。
[0046]通過(guò)實(shí)際測(cè)試發(fā)現(xiàn)，系統(tǒng)的模擬信道部分，在700Hz附近帶阻網(wǎng)絡(luò)衰減達(dá)到最大，約為-15dB。通過(guò)幅頻均衡之后，信號(hào)的帶內(nèi)紋波優(yōu)于0.5dB，輸出不失真功率可以高于20W，效率優(yōu)于現(xiàn)有技術(shù)90 %。
[0047]本文中所描述的具體實(shí)施例僅僅是對(duì)本實(shí)用新型精神作舉例說(shuō)明。本實(shí)用新型所屬技術(shù)領(lǐng)域的技術(shù)人員可以對(duì)所描述的具體實(shí)施例做各種各樣的修改或補(bǔ)充或采用類(lèi)似的方式替代，但并不會(huì)偏離本實(shí)用新型的精神或者超越所附權(quán)利要求書(shū)所定義的范圍。
【主權(quán)項(xiàng)】
1.一種數(shù)字幅頻均衡功率放大器，其特征在于:包括信道模擬電路，AD采樣電路、FPGA處理器、DA轉(zhuǎn)換電路、D類(lèi)功率放大器，所述的信道模擬電路模擬實(shí)際信道產(chǎn)生的幅度波動(dòng)，其輸出與AD采樣電路相連，AD采樣電路與FPGA控制器相連，F(xiàn)PGA控制器與DA轉(zhuǎn)換電路相連，DA轉(zhuǎn)換電路與D類(lèi)功率放大器相連。2.根據(jù)權(quán)利要求1所述的數(shù)字幅頻均衡功率放大器，其特征在于:所述的信道模擬電路包括前級(jí)放大電路、帶阻網(wǎng)絡(luò)電路組成，前級(jí)放大電路與帶阻網(wǎng)絡(luò)電路串聯(lián)連接。3.根據(jù)權(quán)利要求1所述的數(shù)字幅頻均衡功率放大器，其特征在于:包括鍵盤(pán)和液晶顯示器;所述的鍵盤(pán)和液晶顯示器分別與FPGA控制器連接。4.根據(jù)權(quán)利要求1所述的數(shù)字幅頻均衡功率放大器，其特征在于:所述的AD采樣電路采用TI高性能AD轉(zhuǎn)換器ADS8361，實(shí)現(xiàn)高精度采樣;所述的AD轉(zhuǎn)換器ADS8361采用CHBl通道輸入，其他通道接地，所有數(shù)據(jù)均通過(guò)總線(xiàn)接到控制器，基準(zhǔn)引腳REFIN和REFOUT均采用第十一電容Cll和第十二電容C12進(jìn)行濾波。5.根據(jù)權(quán)利要求1所述的數(shù)字幅頻均衡功率放大器，其特征在于:所述的FPGA處理器采用altera公司的cyclone4系列的EP4CE40F23I7芯片。6.根據(jù)權(quán)利要求1所述的數(shù)字幅頻均衡功率放大器，其特征在于:所述的DA轉(zhuǎn)換電路包括DA轉(zhuǎn)換器、基準(zhǔn)電壓產(chǎn)生電路;所述的DA轉(zhuǎn)換器采用TI的高性能DA轉(zhuǎn)換器DAC8552，所述的DA轉(zhuǎn)換器DAC8552的REF輸出信號(hào)通過(guò)電阻R21和第十三電容C13和第十四C14進(jìn)行濾波之后，進(jìn)入DAC8552的基準(zhǔn)輸入端VREF，DA轉(zhuǎn)換器的數(shù)據(jù)由FPGA以SPI協(xié)議寫(xiě)入;所述的基準(zhǔn)電壓產(chǎn)生電路包括基準(zhǔn)芯片，所述的基準(zhǔn)芯片采用TI高精度基準(zhǔn)產(chǎn)生芯片REF5030。7.根據(jù)權(quán)利要求1所述的數(shù)字幅頻均衡功率放大器，其特征在于:所述的D類(lèi)功率放大器包括依次連接的三角波發(fā)生器、比較器、MOS管驅(qū)動(dòng)電路、MOS管功率輸出電路、無(wú)源低通濾波器;所述的比較器采用TLV3501比較器，MOS管驅(qū)動(dòng)電路采用TPS28225實(shí)現(xiàn)，MOS管功率輸出電路采用CSD19506實(shí)現(xiàn)，無(wú)源低通濾波器采用無(wú)源LC濾波器實(shí)現(xiàn)。8.根據(jù)權(quán)利要求2所述的數(shù)字幅頻均衡功率放大器，其特征在于:所述的前級(jí)放大電路包括第一運(yùn)算放大器、第二運(yùn)算放大器、第一電阻Rl至第四電阻R4;第一運(yùn)算放大器通過(guò)第二電阻R2和第三電阻R3實(shí)現(xiàn)20倍放大;所述的第三電阻R3作為反饋電阻，接在第一運(yùn)算放大器的6腳和2腳之間，第二電阻R2接在第一運(yùn)算放大器2腳和地之間，第一運(yùn)算放大器的7腳和4腳分別接電源正負(fù)電壓，1、5、8腳懸空，輸入端3腳接輸入信號(hào);所述的第二運(yùn)算放大器通過(guò)第一電阻Rl和第四R4實(shí)現(xiàn)電壓的20倍放大，所述的第四電阻R4作為反饋電阻，接在第二運(yùn)算放大器的6腳和2腳之間，第一電阻Rl接在第二運(yùn)算放大器2腳和地之間，第二運(yùn)算放大器的7腳和4腳分別接電源正負(fù)電壓，1、5、8腳懸空，輸入端3腳與第一運(yùn)算放大器的輸出端6腳相連、并從第二運(yùn)算放大器的6腳輸出信號(hào);所述的第一運(yùn)算放大器和第二運(yùn)算放大器的信號(hào)都從同相端輸入并且第一運(yùn)算放大器的輸出和第二運(yùn)算放大器的輸入相連。9.根據(jù)權(quán)利要求2所述的數(shù)字幅頻均衡功率放大器，其特征在于:所述的帶阻網(wǎng)絡(luò)電路包括恒流源、第十一電阻Rll，第十二電阻R12，第十三電阻R13，第十四電阻R14，第十五電阻R15，第一電感LI，第二電感L2，第三電感L3，第一電容Cl，第二電容C2，第三電容C3; 所述的帶阻網(wǎng)絡(luò)電路由第十一電阻Rll，第十二電阻R12，第十三電阻R13，第十四電阻R14，第一電感LI，第二電感L2，第三電感L3，第一電容Cl，第二電容C2，第三電容C3之間的串并聯(lián)構(gòu)成;所述的第一電感LI，第十一電阻Rll，第一電容Cl并聯(lián)，且一端接第十四電阻R14，另一端接第十二電阻R12;所述的第二電感L2，第十二電阻R12，第二電容C2并聯(lián)，且一端接第i^一電阻R11，另一端接第十五電阻R15;所述的第三電感L3，第三電容C3，第十三電阻R13串聯(lián)，且一端接在第十一電阻Rll和第十二電阻R12之間，另一端接地； 所述的恒流源與第十四電阻R14串聯(lián)，一端接第十一電阻R11，另一端接地，二者兩端電壓Vl構(gòu)成帶阻網(wǎng)絡(luò)的輸入端電壓;第十五電阻R15—端接第十二電阻R12，另一端接地，兩端電壓V2構(gòu)成帶阻網(wǎng)絡(luò)的輸出端電壓。10.根據(jù)權(quán)利要求1所述的數(shù)字幅頻均衡功率放大器，其特征在于:所述的FPGA處理器包括FIR濾波器，將輸入的信號(hào)進(jìn)行幅頻均衡。
【文檔編號(hào)】H03F3/217GK205725668SQ201620283372
【公開(kāi)日】2016年11月23日
【申請(qǐng)日】2016年4月7日
【發(fā)明人】盧瑤, 劉凱媚, 王昕月
【申請(qǐng)人】武漢大學(xué)