專利名稱：具有可變輸出頻率的pll電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有可變輸出頻率的鎖相環(huán)(PLL)電路，具體地說(shuō)，涉及這種PLL電路的改進(jìn)，使具有可以調(diào)節(jié)的輸出頻率。


圖1表示普通的PLL電路，它包括VCO41、以數(shù)目N分頻VCO41之輸出信號(hào)從而輸出N-分頻信號(hào)的N-分頻器47、基準(zhǔn)頻率振蕩器46、以數(shù)目R分頻所述基準(zhǔn)頻率從而輸出R-分頻信號(hào)的R-分頻器45、用于儲(chǔ)存數(shù)目N的寄存器48、用于儲(chǔ)存數(shù)目R的寄存器49、用于比較N-分頻信號(hào)相位和R-分頻信號(hào)相位的相位比較器44、用于接收相位比較器44之比較結(jié)果的電荷泵43，以及環(huán)路濾波器(低通濾波器)42，用于使電荷泵43輸出中的低頻成分通過(guò)，以產(chǎn)生對(duì)VCO41的控制電壓。因此，在所述PLL電路中形成一個(gè)負(fù)反饋環(huán)路。
來(lái)自環(huán)路濾波器42的控制信號(hào)實(shí)際上是N-分頻器47輸出相位與R-分頻器45輸出相位之間差值的積分信號(hào)。在比如移動(dòng)電話中的調(diào)制或解調(diào)過(guò)程中，VCO41的輸出頻率被用作本機(jī)振蕩頻率信號(hào)。
用于對(duì)來(lái)自N-分頻器47中的VCO41的輸出分頻的數(shù)目N被儲(chǔ)存在寄存器48中，所述寄存器48從安置在PLL電路外面的CPU接收所述數(shù)目N。
通常將溫度補(bǔ)償晶體振蕩器(TCXO)用作所述的基準(zhǔn)頻率振蕩器46。用于對(duì)R-分頻器45中的基準(zhǔn)頻率分頻的數(shù)目R被儲(chǔ)存在寄存器49中，所述寄存器49從外部CPU接收所述數(shù)目N。在選通信號(hào)的定時(shí)時(shí)刻，將數(shù)目N和R送至PLL電路。
PLL電路的負(fù)反饋環(huán)路使它的輸出振蕩頻率鎖定在一個(gè)由基準(zhǔn)頻率與數(shù)目N和R所定義的特定頻率下。具體地說(shuō)，VCO41的輸出振蕩頻率fVCO由基準(zhǔn)頻率ftCXO與數(shù)目N和R的函數(shù)表示如下fVCO＝N×ftCXO/R (1)一般地說(shuō)，有如上述者，除了VCO41和基準(zhǔn)頻率振蕩器46之外，可將所述PLL電路的各電子組件集成在一個(gè)單個(gè)的LSI或者LSI的“船”中?；鶞?zhǔn)頻率振蕩器46不以LSI的形式被集成的原因在于，不能將晶體振蕩器設(shè)置于LSI中，而且沒(méi)有晶體振蕩器就不能制造出具有溫度補(bǔ)償輸出頻率的精確頻率振蕩器。
現(xiàn)有技術(shù)中不以LSI形式集成VCO41的原因是，VCO的輸出頻率會(huì)因周圍溫度的波動(dòng)及其各個(gè)元件特性的變化和消減，以及為補(bǔ)償所述溫度特性而調(diào)節(jié)LSI中的輸出頻率等而明顯地波動(dòng)，因而難于實(shí)現(xiàn)精確的振蕩頻率。因此，通常將VCO41安置在專用的插件中，在安裝之前調(diào)節(jié)它，以產(chǎn)生一個(gè)精確的頻率范圍，并且具有適宜的溫度特性，然后再將它作為被置于LSI外部的專用元件被安裝在PLL電路中。
當(dāng)前，有一些以LSI形式安裝VCO的建議。比如，IEEE RadioFrequency Integrated Circuits Symposium文集第65-68頁(yè)的J.M.Mourant，J.Imboronen和Teksbury的題為“A Low Phase Noise Monolithic VCO inSiGe BiCMOS”論文敘述了圖2所示的VCO。圖3示出圖2VCO的簡(jiǎn)化等效電路圖。應(yīng)予說(shuō)明的是，圖3只示出圖2等效電路的一端，具有LSI中一般所用的典型差分振蕩器的結(jié)構(gòu)。
圖2所示的差分振蕩器包括多對(duì)pMOS晶體管M00和M10，M01和M11，M02和M12以及M03和M13，其中每對(duì)pMOS晶體管的源極和漏極連在一起，形成串聯(lián)的MOS電容器對(duì)。將控制電壓CONT0、CONT1、CONT2或CONT3加到每一對(duì)晶體管的公共源極和漏極上，以改變每個(gè)MOS電容器的電容值，從而形成可變電容器。圖3中由參考符號(hào)C0、C1、C2和C3表示這些可變電容器。
一對(duì)二極管D04和D14的陰極與各個(gè)pMOS晶體管的柵極相連，陽(yáng)極連在一起。將電位比VCC低的調(diào)諧電壓信號(hào)TUNE加給二極管D04和D14的陽(yáng)極，使二極管D04和D14反向偏置，從而形成另一對(duì)具有可變電容的電容器，由圖3中的參考符號(hào)C4表示。
設(shè)置一對(duì)雙極型晶體管Q01和Q11，每一的基極被加給一個(gè)電壓，各是由電容器C05或C15和電抗線圈L12或L02對(duì)另一個(gè)雙極型晶體管的集電極電壓的分壓。因而，每一個(gè)雙極型晶體管Q01和Q11具有由圖3中的符號(hào)Q1表示的負(fù)電阻-R。一對(duì)線圈L01和L11接在電源線VCC與每個(gè)pMOS晶體管的柵極之間，對(duì)應(yīng)于圖3中的電感L1。
圖3中的電感L1和可變電容器CO到C4構(gòu)成并聯(lián)諧振電路。
通過(guò)在各雙極型晶體管中實(shí)現(xiàn)負(fù)電阻-R，抵消了圖3中可變電容器CO至C4以及電感L1的電阻分量的總電阻，使所述并聯(lián)諧振電路按諧振頻率fOSC振蕩fOSC＝1/{2π(L1×(C0+C1+C2+C3+C4))1/2} (2)雖然由設(shè)在LSI中的線圈實(shí)現(xiàn)電感L1，并且不能控制它的值，但可以通過(guò)控制加給可變電容器C0至C3的控制電壓CONT0、CONT1、CONT2和CONT3，以及加給可變電容器C4的調(diào)諧電壓TUNE，可以改變諧振頻率fOSC。
參照?qǐng)D4，在其它可變電容器中間，隨著所述反向偏壓的增大，由于P-N結(jié)附近阻擋層的減少，可變電容器C4單調(diào)地減小。具體地說(shuō)，可變電容器C4以反向偏壓的平方根成反比地減小。所述反向偏壓產(chǎn)生于VCC電壓與加給圖2中二極管D04和D14的陽(yáng)極的調(diào)諧電壓TUNE之間。于是隨著調(diào)諧電壓TUNE的減小，諧振頻率減小，并隨調(diào)諧電壓的增加而增大。
圖4所示的每一個(gè)可變電容器C0至C3在處于偏壓V1與V0之間的閾值電壓下在低電容值Clow與高電容值Chigh之間突然地變化。對(duì)于每一個(gè)可變電容器C0至C3而言，這些電容值Clow與Chigh是固定的。因此，通過(guò)給各MOS電容器加以柵壓V0或V1，可以控制每個(gè)可變電容器具有二進(jìn)制的值。
四對(duì)MOS電容器的晶體管尺寸與其它對(duì)的晶體管尺寸不同，其中所述具有特定次序的MOS電容器，如M01或M11的晶體管尺寸是具有相鄰次序MOS電容器，即M00或M10的晶體管尺寸的兩倍。
圖5表示通過(guò)控制加給各可變電容器C0至C3的4位控制信號(hào)以及控制調(diào)諧電壓所達(dá)到的可變頻率范圍。四個(gè)控制信號(hào)CONT0至CONT3一個(gè)四位碼的每一位或者結(jié)合的控制信號(hào)對(duì)應(yīng)，其中對(duì)于可變電容器C0的CONT0對(duì)應(yīng)于最小有效位控制信號(hào)，而對(duì)于可變電容器C3的CONT3對(duì)應(yīng)于最大有效位控制信號(hào)。對(duì)于每個(gè)碼來(lái)說(shuō)，由雙箭號(hào)線表示的可變頻率范圍對(duì)應(yīng)于可變電容器C4的可變范圍。如圖5所示，通過(guò)改變從“0000”到“1111”所選擇的碼，可以分16步由受到控制的調(diào)諧電壓逐步改變振蕩頻率fOSC，以便在所述16步的每一步連續(xù)地改變所述振蕩頻率。
上述論文敘述了實(shí)現(xiàn)VCO以LSI方式安置并具有可變振蕩頻率。在所述的VCO中，可以通過(guò)調(diào)節(jié)加給可變電容器C4的電壓及加給可變電容器C0至C3的控制電壓，控制輸出的振蕩頻率。然而，該論文并未記載檢測(cè)因溫度的波動(dòng)或VCO各電子元件特性的改變或消弱，而致VCO的輸出振蕩頻率偏離特定頻率，以及將所述振蕩頻率控制在所述特定頻率的方法。
本發(fā)明提供一種鎖相環(huán)(PLL)電路，包括基準(zhǔn)頻率發(fā)生器，用于產(chǎn)生具有基準(zhǔn)頻率的基準(zhǔn)頻率信號(hào)；壓控振蕩器(VCO)，它包含第一和第二可變電容器，所述VCO按取決于第一和第二可變電容的振蕩頻率振蕩；第一分頻器，以第一數(shù)目對(duì)所述振蕩頻率分頻，輸出第一頻率信號(hào)；相位比較器，用于使第一頻率信號(hào)的相位與基準(zhǔn)頻率信號(hào)的相位比較，輸出一個(gè)比較結(jié)果信號(hào)；調(diào)諧信號(hào)發(fā)生部分，用以接收所述比較結(jié)果信號(hào)，輸出一個(gè)調(diào)諧信號(hào)，該調(diào)諧信號(hào)控制所述第一可變電容器；頻率控制單元，用以產(chǎn)生控制第二可變電容器的控制信號(hào)；以及鎖定檢測(cè)部分，用以檢測(cè)所述振蕩頻率關(guān)于基準(zhǔn)頻率的鎖定，依據(jù)鎖定檢測(cè)部分的鎖定檢測(cè)，頻率控制單元根據(jù)所述調(diào)諧信號(hào)、第一數(shù)目及基準(zhǔn)頻率檢測(cè)振蕩頻率對(duì)標(biāo)準(zhǔn)振蕩頻率的偏差，根據(jù)測(cè)得的偏差，頻率控制單元修正所述控制信號(hào)。
按照本發(fā)明的PLL電路，依據(jù)PLL電路相對(duì)于基準(zhǔn)頻率的鎖定，可以根據(jù)所述頻率控制單元測(cè)得的調(diào)諧信號(hào)，通過(guò)對(duì)第二可變電容器調(diào)節(jié)控制信號(hào)，修正輸出振蕩頻率的偏差。另外，可將VCO集成在LSI中，同時(shí)能夠補(bǔ)償因溫度波動(dòng)或LSI各元件特性的變化或消弱所引起的輸出振蕩頻率的偏差。
從以下參照附圖的描述，將使本發(fā)明的上述以及其它目的、特點(diǎn)和優(yōu)點(diǎn)愈為清晰。
來(lái)自低通濾波器12的調(diào)諧信號(hào)實(shí)際上是N-分頻器17輸出的相位與R-分頻器15輸出的相位之間的差的積分信號(hào)。VCO11的輸出頻率在比如移動(dòng)電話中的調(diào)制或解調(diào)過(guò)程中被用為本機(jī)振蕩信號(hào)。
N-分頻器17中用于對(duì)VCO11的輸出頻率分頻的數(shù)目N被儲(chǔ)存在寄存器18內(nèi)，該寄存器從被置于PLL電路10外面的CPU接收數(shù)目N。用于對(duì)基準(zhǔn)頻率分頻的數(shù)目R被儲(chǔ)存在寄存器19內(nèi)，該寄存器從所述CPU接收數(shù)目R。在選通信號(hào)的定時(shí)時(shí)刻，將數(shù)目N和R送給PLL電路10。
除以下所述之外，本實(shí)施例的PLL電路10與圖1的PLL電路相似PLL電路10包括圖2所示的VCO11；PLL電路10包括頻率控制單元20，分別接收來(lái)自所述環(huán)路濾波器12的電壓信號(hào)和調(diào)諧信號(hào)、來(lái)自寄存器18和19的數(shù)目N和R，將4位控制信號(hào)CONT0至CONT3輸出給VCO11，用以控制VCO11的輸出振蕩頻率。
頻率控制單元20監(jiān)視調(diào)諧電壓TUNE，以控制振蕩頻率。圖7表示調(diào)諧電壓TUNE與振蕩頻率之間的關(guān)系，其中的#3曲線說(shuō)明關(guān)于基準(zhǔn)頻率和數(shù)目N及R為最適宜之頻率的情況，#1曲線說(shuō)明最高振蕩頻率的情況，#2曲線說(shuō)明最低振蕩頻率的情況。這些曲線中，振蕩頻率隨調(diào)諧電壓的增大而單調(diào)地降低，即如前面所說(shuō)的那樣。
如圖7所示，在#3曲線所示的最適宜振蕩頻率的情況下，通過(guò)使調(diào)諧電壓等于Vc而得到標(biāo)準(zhǔn)的振蕩頻率或中心頻率fc。如果知道了來(lái)自基準(zhǔn)頻率振蕩器16的基準(zhǔn)頻率，則可根據(jù)公式(1)從說(shuō)明N和R計(jì)算頻率fc。因此，可預(yù)先計(jì)算與中心頻率fc對(duì)應(yīng)的調(diào)諧電壓Vc。
設(shè)定在振蕩頻率鎖定為fc時(shí)，VCO11的振蕩頻率從#3曲線偏離至#1曲線，則調(diào)諧電壓TUNE設(shè)定為比Vc高的Vc1。另一方面，如果在振蕩頻率鎖定為fc時(shí)，VCO11的振蕩頻率從#3曲線偏離至#2曲線，則調(diào)諧電壓TUNE設(shè)定為比Vc低的Vc2。
換句話說(shuō)，如果調(diào)諧電壓TUNE高于Vc，則認(rèn)為振蕩頻率比所述最適宜的情況高，相反，如果調(diào)諧電壓TUNE低于Vc，則認(rèn)為振蕩頻率比所述最適宜的情況低。本實(shí)施例即采用這一原則。
參照?qǐng)D8，頻率控制單元20包括頻率計(jì)算部分21，用以接收數(shù)目N和R的數(shù)據(jù)，以依據(jù)基準(zhǔn)頻率及公式(1)從它們計(jì)算標(biāo)準(zhǔn)(中心)振蕩頻率；設(shè)定單元計(jì)算部分22，用于根據(jù)比如圖7所示的#3曲線，從算得的標(biāo)準(zhǔn)振蕩頻率fc計(jì)算設(shè)定單元Vc；比較器23，用于將環(huán)路濾波器12的調(diào)諧電壓TUNE與所述設(shè)定電壓Vc比較；以及處理部分24，用于根據(jù)比較的結(jié)果調(diào)節(jié)4位控制信號(hào)CONT0-CONT3，將所調(diào)節(jié)的控制信號(hào)送至VCO11。
在CPU中實(shí)現(xiàn)所述頻率計(jì)算部分21。在CPU中實(shí)現(xiàn)，或者可以由ROM或D/A變換器實(shí)現(xiàn)所述設(shè)定電壓計(jì)算部分22。比較器23使環(huán)路濾波器12的調(diào)諧電壓TUNE與所述設(shè)定電壓Vc比較，以判斷調(diào)諧電壓TUNE究竟是比設(shè)定電壓Vc高還是低，從而所述處理部分24判斷應(yīng)該減小還是應(yīng)該提高振蕩頻率，下面將予詳述。
參照?qǐng)D9，處理部分24等待選通信號(hào)的發(fā)生，并在步驟S100響應(yīng)選通信號(hào)，同時(shí)將控制信號(hào)設(shè)定在“1000”或810，并對(duì)控制信號(hào)設(shè)定初始增量“D”為410(步驟S110)。所選擇的控制信號(hào)“1000”是“1111”與“0000”之間的中值，反之，所選擇的增量410對(duì)應(yīng)于所述4位控制信號(hào)所實(shí)現(xiàn)的16步的1/4。
緊接著，處理部分24等待PLL電路的鎖定，并在步驟S120響應(yīng)鎖定，同時(shí)在步驟S130判斷環(huán)路濾波器12的調(diào)諧電壓TUNE究竟是比設(shè)定電壓Vc高還是低。如果調(diào)諧電壓TUNE高于設(shè)定電壓Vc，意味著當(dāng)前的VCO11振蕩頻率偏向高頻，則處理部分24使控制信號(hào)從當(dāng)前值，或者說(shuō)從“1000”減小規(guī)定的增量“D”，從而在步驟S140降低VCO11的振蕩頻率。
另一方面，如果在步驟S130，環(huán)路濾波器12的調(diào)諧電壓TUNE低于設(shè)定電壓Vc，意味著當(dāng)前的振蕩頻率偏向低頻，則處理部分24使控制信號(hào)從當(dāng)前值，或者說(shuō)從“1000”增大規(guī)定的增量“D”，從而在步驟S150提高VCO的振蕩頻率。
接下去，處理部分24在步驟S160判斷所述增量“D”是否等于I10。如果所述增量“D”是I10，則處理部分24結(jié)束處理。如果所述增量“D”大于I10，則處理部分24在步驟S180使所述增量“D”減小一半，并返回步驟S120，從而重復(fù)步驟S120至S160，直至判定所述增量“D”被設(shè)為I10。
只要PLL被供電就重復(fù)上述處理，使控制信號(hào)被設(shè)定為適宜的值，以將環(huán)路濾波器12的調(diào)諧電壓TUNE控制在設(shè)定接近電壓Vc的范圍內(nèi)，從而使VCO的振蕩頻率被控制在適宜的范圍內(nèi)。
在上述實(shí)施例的改型中，在PLL被供電之后，對(duì)單獨(dú)一個(gè)環(huán)實(shí)行圖9所示的工作過(guò)程，并將獲得最適宜頻率的控制信號(hào)儲(chǔ)存在存儲(chǔ)器內(nèi)。這之后，只要PLL被供電，就利用所存儲(chǔ)的控制信號(hào)，得到輸出振蕩頻率。
參照?qǐng)D10，本發(fā)明第二實(shí)施例PLL電路中的頻率控制單元20A包括信號(hào)處理器34和模數(shù)(A/D)轉(zhuǎn)換器35。將圖6中環(huán)路濾波器12的調(diào)諧電壓送給A/D轉(zhuǎn)換器35，以便作為數(shù)字信號(hào)被送至信號(hào)處理器34。
直接將寄存器18和19中所存的數(shù)目N和R數(shù)據(jù)送給信號(hào)處理器34。信號(hào)處理器34對(duì)圖3的頻率控制單元類似地進(jìn)行譬如圖9所示的處理。
上述各實(shí)施例的PLL電路補(bǔ)償因溫度波動(dòng)及所述PLL電路各電子元件的變化或消弱所引起的振蕩頻率的偏差。因而，可將本發(fā)明的PLL電路集成為L(zhǎng)SI形式。而不會(huì)喪失輸出振蕩頻率的精度。
由于上述各實(shí)施例只是作為舉例而描述的，所以本發(fā)明并不限于上述實(shí)施例，對(duì)于熟悉本領(lǐng)域的人了說(shuō)，很容易做出各種改型或變化，而不致脫離本發(fā)明的范圍。
權(quán)利要求
1.一種鎖相環(huán)(PLL)電路，包括基準(zhǔn)頻率發(fā)生器，用于產(chǎn)生具有基準(zhǔn)頻率的基準(zhǔn)頻率信號(hào)；壓控振蕩器(VCO)，它包含第一和第二可變電容器，所述VCO以基于所述第一和第二可變電容器的振蕩頻率振蕩；第一分頻器，以第一數(shù)目對(duì)所述振蕩頻率分頻，輸出第一頻率信號(hào)；相位比較器，用于使第一頻率信號(hào)的相位與基準(zhǔn)頻率信號(hào)的相位比較，輸出一個(gè)比較結(jié)果信號(hào)；調(diào)諧信號(hào)發(fā)生部分，用以接收所述比較結(jié)果信號(hào)，輸出一個(gè)調(diào)諧信號(hào)，該調(diào)諧信號(hào)控制所述第一可變電容器；頻率控制單元，用以產(chǎn)生控制第二可變電容器的控制信號(hào)；所述頻率控制單元根據(jù)所述調(diào)諧信號(hào)、所述第一數(shù)目和所述基準(zhǔn)頻率檢測(cè)所述振蕩頻率對(duì)標(biāo)準(zhǔn)振蕩頻率的偏差，所述頻率控制單元根據(jù)所述測(cè)得的偏差修正所述控制信號(hào)。
2.按照權(quán)利要求1所述的PLL電路，其特征在于，所述頻率控制單元包括標(biāo)準(zhǔn)頻率計(jì)算部分，用于根據(jù)所述第一數(shù)目及所述基準(zhǔn)頻率計(jì)算所述標(biāo)準(zhǔn)振蕩頻率；設(shè)定電壓計(jì)算部分，用于根據(jù)所述標(biāo)準(zhǔn)振蕩頻率計(jì)算設(shè)定電壓；電壓比較器，用于使所述調(diào)諧信號(hào)與所述設(shè)定電壓比較；以及信號(hào)處理部分，用于根據(jù)所述比較器的比較結(jié)果修正所述控制信號(hào)。
3.按照權(quán)利要求2所述的PLL電路，其特征在于，將所述設(shè)定電壓和所述調(diào)諧信號(hào)作為數(shù)字信號(hào)輸入給所述比較器。
4.按照權(quán)利要求1所述的PLL電路，其特征在于，所述基準(zhǔn)頻率發(fā)生器包括用于產(chǎn)生初始頻率的基準(zhǔn)頻率振蕩器，以及第二分頻器，用于以第二數(shù)目對(duì)所述初始頻率分頻，以輸出所述基準(zhǔn)頻率信號(hào)。
5.按照權(quán)利要求4所述的PLL電路，其特征在于，在選通信號(hào)的定時(shí)時(shí)刻，從外部CPU提供所述第一和第二數(shù)目。
6.按照權(quán)利要求1所述的PLL電路，其特征在于，所述調(diào)諧信號(hào)發(fā)生部分包括一個(gè)電荷泵，用于響應(yīng)所述比較結(jié)果信號(hào)，將電荷儲(chǔ)存在它的輸出線上/從它的輸出線送出電荷，和一個(gè)低通濾波器，用于通過(guò)所述輸出線上傳送的信號(hào)的低頻成分。
7.按照權(quán)利要求1所述的PLL電路，其特征在于，所述第二可變電容器包括具有不同電容值的多個(gè)可變電容組件。
8.按照權(quán)利要求1所述的PLL電路，其特征在于，還包括鎖定檢測(cè)部分，用于檢測(cè)所述振蕩頻率關(guān)于所述基準(zhǔn)頻率的鎖定，其中基于所述鎖定檢測(cè)部分的鎖定檢測(cè)，所述頻率控制單元檢測(cè)所述振蕩頻率的偏差。
9.一種控制鎖相環(huán)(PLL)電路的方法，所述PLL電路包括壓控振蕩器(VCO)，所述VCO以基于第一和第二可變電容器的振蕩頻率振蕩，所述方法包括如下步驟根據(jù)控制所述第一可變電容器的調(diào)諧電壓判斷所述振蕩頻率是否高于標(biāo)準(zhǔn)振蕩頻率；根據(jù)所述判斷對(duì)所述第二可變電容器修正控制電壓。
10.按照權(quán)利要求9所述的方法，其特征在于，所述判斷步驟包括以下各步根據(jù)所述基準(zhǔn)頻率計(jì)算標(biāo)準(zhǔn)振蕩頻率；根據(jù)所述基準(zhǔn)頻率計(jì)算設(shè)定電壓；使所述調(diào)諧電壓與所述設(shè)定電壓比較。
11.按照權(quán)利要求10所述的方法，其特征在于，所述標(biāo)準(zhǔn)振蕩頻率計(jì)算步驟使用根據(jù)所述基準(zhǔn)頻率和所述第一可變電容器的特性繪制的標(biāo)準(zhǔn)振蕩頻率與調(diào)諧電壓的關(guān)系曲線。
12.按照權(quán)利要求9所述的方法，其特征在于，重復(fù)所述步驟，直至由所述VCO得出所述標(biāo)準(zhǔn)振蕩頻率。
13.按照權(quán)利要求12所述的方法，其特征在于，只要所述PLL電路被供電，在得到所述標(biāo)準(zhǔn)振蕩頻率之后，就重復(fù)所述步驟。
14.按照權(quán)利要求12所述的方法，其特征在于，在得到所述標(biāo)準(zhǔn)振蕩頻率之后，將所述標(biāo)準(zhǔn)振蕩頻率儲(chǔ)存在存儲(chǔ)器中。
15.按照權(quán)利要求9所述的方法，其特征在于，在檢測(cè)關(guān)于基準(zhǔn)頻率鎖定所述振蕩頻率的時(shí)刻進(jìn)行所述判斷步驟。
全文摘要
一種鎖相環(huán)(PLL)電路,包括:壓控振蕩器(VCO),它具有包含由反偏置二極管組成之第一電容器和由多個(gè)MOS電容器組成之第二電容器的并聯(lián)諧振電路。在振蕩頻率關(guān)于基準(zhǔn)頻率鎖定時(shí),根據(jù)控制第一可變電容器的調(diào)諧電壓檢測(cè)所述振蕩頻率是否有偏差。通過(guò)因溫度波動(dòng)等而觀察到偏差,則控制第二可變電容器的電壓,以補(bǔ)償所述偏差。
文檔編號(hào)H03L7/08GK1365190SQ0210156
公開日2002年8月21日 申請(qǐng)日期2002年1月9日 優(yōu)先權(quán)日2001年1月9日
發(fā)明者市原正貴 申請(qǐng)人:日本電氣株式會(huì)社