專利名稱:包括允許低擊穿電壓的電平移位電路的簡單升壓裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種升壓裝置或DC-DC轉(zhuǎn)換器。
背景技術(shù)：
通常，升壓設(shè)備由充電激勵電路構(gòu)成。另一方面，在液晶顯示(LCD)設(shè)備中，需要正電壓和負(fù)電壓以維持液晶的質(zhì)量。
用于生成正電壓和負(fù)電壓的第一種現(xiàn)有技術(shù)的升壓裝置由以下電路構(gòu)成第一電平移位電路，用于接收第一時鐘信號，以生成兩個相位相反的第二時鐘信號；K(K＝2，3，…)倍充電激勵電路，用于使用第二時鐘信號生成K·VDD的正電壓，其中VDD是電源電壓；第二電平移位電路，用于接收第一時鐘信號，以生成兩個相位相反的第三時鐘信號；以及(-K)(K＝2，3，…)倍充電激勵電路，用于使用第三時鐘信號生成-K·VDD的負(fù)電壓。后面將對此詳細(xì)解釋。
然而，在上述第一種現(xiàn)有技術(shù)的升壓裝置中，由于(-K)倍充電激勵電路復(fù)雜，所以升壓裝置成本高。
用于生成正電壓和負(fù)電壓的第二種現(xiàn)有技術(shù)的升壓裝置由以下電路構(gòu)成電平移位電路，用于接收時鐘信號，以生成兩個相位相反的時鐘信號；K(K＝2，3，…)倍充電電路，用于使用兩個相位相反的時鐘信號生成K·VDD的正電壓；以及(-1)倍充電激勵電路，用于使用正電壓和兩個相位相反的時鐘信號生成-K·VDD的負(fù)電壓。后面將對此詳細(xì)解釋。
在上述第二種現(xiàn)有技術(shù)的升壓裝置中，減少了電路元件數(shù)目以簡化裝置。然而，由于電平移位電路內(nèi)部的晶體管需要具有的擊穿電壓遠(yuǎn)高于上述第一種現(xiàn)有技術(shù)的升壓裝置的擊穿電壓，所以晶體管的柵絕緣層的厚度、晶體管的柵極長度和/或柵極寬度需要較大，這將降低集成度。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種包括允許低擊穿電壓的電平移位電路的升壓裝置。
根據(jù)本發(fā)明，在升壓裝置中，第一電平移位電路接收第一時鐘信號，以生成兩個相位相反的第二時鐘信號，第二電平移位電路接收第一時鐘信號，以生成兩個相位相反的第三時鐘信號。充電激勵電路使用第二時鐘信號對電源電壓端處的電源電壓進(jìn)行升壓，以生成正電壓，并且極性翻轉(zhuǎn)電路使用第三時鐘信號翻轉(zhuǎn)正電壓，以生成絕對值與正電壓相同的負(fù)電壓。第二時鐘信號的高電平不高于該正電壓，并且第二時鐘信號的低電平不低于接地端處的電壓。第三時鐘信號的高電平不高于電源電壓，并且第三時鐘信號的低電平不低于該負(fù)電壓。
而且，在升壓裝置中，第一電平移位電路接收第一時鐘信號，以生成兩個相位相反的第二時鐘信號，并且第二電平移位電路接收第一時鐘信號，以生成第三時鐘信號。充電激勵電路使用第二時鐘信號對電源電壓端處的電源電壓進(jìn)行升壓，以生成正電壓。極性翻轉(zhuǎn)電路使用第三時鐘信號翻轉(zhuǎn)該正電壓，以生成絕對值與該正電壓相同的負(fù)電壓。第二時鐘信號的高電平不高于該正電壓，并且第二時鐘信號的低電平不低于接地端處的電壓。第三時鐘信號的高電平不高于地電壓處的電壓，并且第三時鐘信號的低電平不低于該負(fù)電壓。
進(jìn)一步，在升壓裝置中，電平移位電路接收第一時鐘信號，以生成具有一定電壓擺動的第二時鐘信號、第三時鐘信號、……、第K時鐘信號(K＝2，3，…)。充電激勵電路使用所述第一、第二、……、第K時鐘信號對電源電壓端處的電源電壓進(jìn)行升壓，以生成正電壓。
根據(jù)本發(fā)明的一個方面，提供了一種升壓裝置，包含第一電平移位電路1，用于接收第一時鐘信號φ0，以生成具有相反相位的兩個第二時鐘信號φ1，
φ1；第二電平移位電路2，用于接收所述第一時鐘信號，以生成具有相反相位的兩個第三時鐘信號φ2，
φ2；充電激勵電路3，連接至所述第一電平移位電路1，用于使用所述第二時鐘信號φ1，
φ1對電源電壓端處的電源電壓VDD進(jìn)行升壓，以生成正電壓K·VDD，其是電源電壓的K倍，其中K是大于2的整數(shù)；和極性翻轉(zhuǎn)電路7A，連接至所述充電激勵電路3和所述第二電平移位電路2，用于使用所述第三時鐘信號φ2，
φ2翻轉(zhuǎn)所述正電壓，以生成絕對值與所述正電壓相同的負(fù)電壓-K·VDD，所述第二時鐘信號φ1，
φ1的高電平不高于所述正電壓K·VDD，所述第二時鐘信號φ1，
φ1的低電平不低于接地端處的電壓，所述第三時鐘信號φ2，
φ2的高電平不高于所述電源電壓VDD，所述第三時鐘信號φ2，
φ2的低電平不低于所述負(fù)電壓-K·VDD。
根據(jù)本發(fā)明的第二個方面，提供了一種升壓裝置，包含第一電平移位電路1，用于接收第一時鐘信號φ0，以生成具有相反相位的兩個第二時鐘信號φ1，
φ1；第二電平移位電路2B，用于接收所述第一時鐘信號，以生成一第三時鐘信號φ4；充電激勵電路3，連接至所述第一電平移位電路1，用于使用所述第二時鐘信號φ1，φ1對電源電壓端處的電源電壓VDD進(jìn)行升壓，以生成正電壓K·VDD，其中K是大于2的整數(shù)；和極性翻轉(zhuǎn)電路7B，連接至所述充電激勵電路3和所述第二電平移位電路(2B)，用于使用所述第三時鐘信號φ4翻轉(zhuǎn)所述正電壓，以生成絕對值與所述正電壓相同的負(fù)電壓-K·VDD，所述第二時鐘信號φ1，
φ1的高電平不高于所述正電壓K·VDD，所述第二時鐘信號φ1，
φ1的低電平不低于接地端處的電壓，所述第三時鐘信號φ4的高電平不高于所述地電壓處的所述電壓，所述第三時鐘信號φ4的低電平不低于所述負(fù)電壓-K·VDD。
根據(jù)本發(fā)明的第三個方面，提供了一種升壓裝置，包含第一電平移位電路1，用于接收第一時鐘信號φ0，以生成具有相反相位的兩個第二時鐘信號φ1，
φ1；第二電平移位電路2，用于接收所述第一時鐘信號，以生成具有相反相位的兩個第三時鐘信號φ2，
φ2；充電激勵電路3B，連接至所述第一電平移位電路1，用于使用所述第二時鐘信號φ1，
φ1對電源電壓端處的電源電壓VDD進(jìn)行升壓，以生成第一和第二正電壓L·VDD，K·VDD，它們分別是電源電壓的L倍和K倍，其中K和L是大于2的整數(shù)且L小于K，所述第一正電壓小于所述第二正電壓；和極性翻轉(zhuǎn)電路7A，連接至所述充電激勵電路3B和所述第二電平移位電路2，用于使用所述第三時鐘信號φ2，
φ2翻轉(zhuǎn)所述第二正電壓，以生成絕對值與所述第二正電壓相同的負(fù)電壓-K·VDD，所述第二時鐘信號φ1，
φ1 的高電平不高于所述第二正電壓K·VDD，所述第二時鐘信號φ1，
φ1的低電平不低于接地端處的電壓，所述第三時鐘信號φ2，
φ2的高電平不高于所述電源電壓VDD，所述第三時鐘信號φ2，
φ2的低電平不低于所述負(fù)電壓-K·VDD。
根據(jù)本發(fā)明的第四個方面，提供了一種升壓裝置，包含第一電平移位電路1，用于接收第一時鐘信號φ0，以生成具有相反相位的兩個第二時鐘信號φ1，
φ1；第二電平移位電路2B，用于接收所述第一時鐘信號，以生成一第三時鐘信號φ4；充電激勵電路3B，連接至所述第一電平移位電路1，用于使用所述第二時鐘信號φ1，φ1對電源電壓端處的電源電壓VDD進(jìn)行升壓，以生成第一和第二正電壓L·VDD，K·VDD，它們分別是電源電壓的L倍和K倍，其中K和L是大于2的整數(shù)并且L小于K，所述第一正電壓小于所述第二正電壓；和極性翻轉(zhuǎn)電路7B，連接至所述充電激勵電路3B和所述第二電平移位電路2B，用于使用所述第三時鐘信號φ4翻轉(zhuǎn)所述第二正電壓，以生成絕對值與所述第二正電壓相同的負(fù)電壓-K·VDD，所述第二時鐘信號φ1，
φ1的高電平不高于所述第二正電壓K·VDD，所述第二時鐘信號φ1，
φ1的低電平不低于接地端處的電壓，所述第三時鐘信號φ4的高電平不高于所述地電壓處的所述電壓，所述第三時鐘信號φ4的低電平不低于所述負(fù)電壓-K·VDD。
根據(jù)本發(fā)明的第五個方面，提供了一種升壓裝置，包含第一電平移位電路1，用于接收第一時鐘信號φ0，以生成具有相反相位的兩個第二時鐘信號φ1，
φ1；第二電平移位電路2，用于接收所述第一時鐘信號，以生成具有相反相位的兩個第三時鐘信號φ2，
φ2；充電激勵電路3A，連接至所述第一電平移位電路1，用于使用所述第二時鐘信號φ1，
φ1對電源電壓端處的電源電壓VDD進(jìn)行升壓，以生成第一和第二正電壓K·VDD，L·VDD，它們分別是電源電壓的K倍和L倍，其中K和L是大于2的整數(shù)且K小于L，所述第一正電壓小于所述第二正電壓；和極性翻轉(zhuǎn)電路7A，連接至所述充電激勵電路3A和所述第二電平移位電路2，用于使用所述第三時鐘信號φ2，
φ2翻轉(zhuǎn)所述第一正電壓，以生成絕對值與所述第一正電壓相同的負(fù)電壓-K·VDD，所述第二時鐘信號φ1，
φ1的高電平不高于所述第二正電壓L·VDD，所述第二時鐘信號φ1，
φ1的低電平不低于接地端處的電壓，所述第三時鐘信號φ2，
φ2的高電平不高于所述電源電壓VDD，所述第三時鐘信號φ2，
φ2的低電平不低于所述負(fù)電壓-K·VDD。
根據(jù)本發(fā)明的第六個方面，提供了一種升壓裝置，包含第一電平移位電路1，用于接收第一時鐘信號φ0，以生成具有相反相位的兩個第二時鐘信號φ1，
φ1；第二電平移位電路2B，用于接收所述第一時鐘信號，以生成一第三時鐘信號φ4；充電激勵電路3A，連接至所述第一電平移位電路1，用于使用所述第二時鐘信號φ1，φ1對電源電壓端處的電源電壓VDD進(jìn)行升壓，以生成第一和第二正電壓K·VDD，L·VDD，它們分別是電源電壓的K倍和L倍，其中K和L是大于2的整數(shù)且K小于L，所述第一正電壓小于所述第二正電壓；和極性翻轉(zhuǎn)電路7B，連接至所述充電激勵電路3A和所述第二電平移位電路2B，用于使用所述第三時鐘信號φ2，
φ2翻轉(zhuǎn)所述第一正電壓，以生成絕對值與所述第一正電壓相同的負(fù)電壓-K·VDD，所述第二時鐘信號φ1，
φ1的高電平不高于所述第二正電壓L·VDD，所述第二時鐘信號φ1，
φ1的低電平不低于接地端處的電壓，所述第三時鐘信號φ4的高電平不高于所述地電壓處的所述電壓，所述第三時鐘信號φ4的低電平不低于所述負(fù)電壓-K·VDD。
根據(jù)本發(fā)明的第七個方面，提供了一種升壓裝置，包含第一電平移位電路(1)，用于接收第一時鐘信號φ(1)，以生成具有一定電壓擺動2·VDD的第二時鐘信號φ(2)，φ(3)，……，φ(K)，其中K是大于2的整數(shù)；第二電平移位電路2，用于接收所述第一時鐘信號，以生成具有相反相位的兩個第三時鐘信號φ2，
φ2；充電激勵電路3，連接至所述第一電平移位電路1，用于使用具有一定電壓擺動2·VDD的所述第二時鐘信號對電源電壓端處的電源電壓VDD進(jìn)行升壓，以生成正電壓K·VDD，其是電源電壓的K倍；和極性翻轉(zhuǎn)電路7A ，連接至所述充電激勵電路3和所述第二電平移位電路2，用于使用所述第三時鐘信號φ2，
φ2翻轉(zhuǎn)所述正電壓，以生成絕對值與所述正電壓相同的負(fù)電壓-K·VDD，所述第三時鐘信號φ2，
φ2的高電平不高于所述電源電壓VDD，所述第三時鐘信號φ2，
φ2的低電平不低于所述負(fù)電壓-K·VDD。
根據(jù)本發(fā)明的第八個方面，提供了一種升壓裝置，包含電平移位電路1，用于接收第一時鐘信號；φ(1)，以生成具有一定電壓擺動2·VDD的第二時鐘信號φ(2)，φ(3)，……，φ(K)，其中K是大于2的整數(shù)；和充電激勵電路3，連接至所述第一電平移位電路1，用于使用具有一定電壓擺動2·VDD的所述第二時鐘信號對電源電壓端處的電源電壓VDD進(jìn)行升壓，以生成正電壓K·VDD，其是電源電壓的K倍。



參考附圖，與現(xiàn)有技術(shù)相比較并結(jié)合下面的說明，將更清楚地理解本發(fā)明。
圖1是說明第一種現(xiàn)有技術(shù)的升壓裝置的電路框圖；圖2A、2B、2C、2D和2E是顯示圖1的升壓裝置的時鐘信號的時序圖；圖3是圖1的電平移位電路的具體電路圖；圖4是圖1的電平移位電路的具體電路圖；圖5是圖1的K倍充電激勵電路的具體電路圖；圖6是圖1的(-K)倍充電激勵電路的具體電路圖；圖7是說明第二種現(xiàn)有技術(shù)的升壓裝置的電路框圖；圖8A、8B和8C是顯示圖7的升壓裝置的時鐘信號的時序圖；圖9是圖7的電平移位電路的具體電路圖；圖10是圖7的(-1)倍充電激勵電路的具體電路圖；圖11是說明根據(jù)本發(fā)明的升壓裝置的第一實施例的電路框圖；圖12A和12B是圖11的(-1)倍充電激勵電路的具體電路圖；圖13是用于解釋圖12A和12B的晶體管的柵極開電壓和柵極關(guān)電壓的表格；圖14是說明根據(jù)本發(fā)明的升壓裝置的第二實施例的電路框圖；圖15A、15B、15C和15D是顯示圖14的升壓裝置的時鐘信號的時序圖；圖16是圖14的電平移位電路的具體電路圖；圖17是圖14的(-1)倍充電激勵電路的具體電路圖；圖18是用于解釋圖17的晶體管的柵極開電壓和柵極關(guān)電壓的表格；圖19是說明圖10的升壓裝置的第一改型的電路圖；圖20是圖19的L倍充電激勵電路的電路圖；
圖21是說明圖10的升壓裝置的第二改型的電路圖；圖22是圖21的K倍充電激勵電路的電路圖；圖23是說明圖14的升壓裝置的第一改型的電路圖；圖24是說明圖14的升壓裝置的第二改型的電路圖；圖25是說明圖11和14的電平移位電路和K倍充電激勵電路的改型的電路圖；圖26A、26B、26C、26D和26E是顯示圖25的的時鐘信號的時序圖；圖27是圖25的電平移位電路的具體電路圖；圖28是說明根據(jù)本發(fā)明的升壓裝置的第三實施例的電路框圖；圖29是圖28的K倍充電激勵電路的具體電路圖；圖30是用于解釋圖29的晶體管的柵極開電壓和柵極關(guān)電壓的表格；以及圖31是應(yīng)用于LCD設(shè)備的圖28的升壓裝置的電路圖。
具體實施方式
在說明優(yōu)選實施例之前，參考圖1、2A、2B、2C、2D、2E、3、4、5、6、7、8A、8B、8C、9和10解釋現(xiàn)有技術(shù)的升壓裝置。
圖1說明了用于生成正電壓K·VDD(K＝2，3，…)以及負(fù)電壓-K·VDD的第一種現(xiàn)有技術(shù)的升壓裝置，在圖1中，電平移位電路1由地電壓GND以及正電壓K·VDD供電，以對具有圖2A所示的電壓擺動VDD的時鐘信號φ0進(jìn)行電平移位，從而生成具有圖2B和2C所示的電壓擺動K·VDD的時鐘信號φ1和
φ1。另一方面，電平移位電路2由負(fù)電壓-K·VDD以及正電壓VDD供電，以對具有圖2A所示的電壓擺動VDD的時鐘信號φ0進(jìn)行電平移位，從而生成具有圖2D和2E所示的電壓擺動(K+1)·VDD的時鐘信號φ2和
φ2。
K倍充電激勵電路3使用時鐘信號φ1和
φ1對正電壓VDD進(jìn)行升壓，以生成正電壓K·VDD。另一方面，(-K)倍充電激勵電路4使用時鐘信號φ2和
φ2對正電壓VDD進(jìn)行升壓，以生成負(fù)電壓-K·VDD。
電壓K·VDD和-K·VDD分別保持在電容5和6中。
圖3是圖1的電平移位電路1的具體電路圖，在圖3中，由交叉耦合的負(fù)載P溝道MOS晶體管101和102與驅(qū)動N溝道MOS晶體管103和104形成的CMOS電平移位器由地電壓GND和正電壓K·VDD供電。晶體管103的柵極接收時鐘信號φ0，而晶體管104的柵極通過CMOS倒相器105接收時鐘信號φ0的翻轉(zhuǎn)信號。結(jié)果，CMOS電平移位器通過CMOS倒相器106和107生成具有電壓擺動K·VDD的時鐘信號φ1和
φ1。在這種情況下，CMOS倒相器105、106和107由地電壓GND和正電壓K·VDD供電。于是，電平移位電路1內(nèi)的晶體管必須具有高于K·VDD的擊穿電壓。
圖4是圖1的電平移位電路2的具體電路圖，在圖4中，由交叉耦合的負(fù)載N溝道MOS晶體管201和202與驅(qū)動P溝道MOS晶體管203和204形成的CMOS電平移位器由負(fù)電壓-K·VDD和正電壓VDD供電。晶體管203的柵極通過CMOS倒相器205接收時鐘信號φ0的翻轉(zhuǎn)信號，而晶體管204的柵極接收翻轉(zhuǎn)的信號
φ0。結(jié)果，CMOS電平移位器通過CMOS倒相器206和207生成具有電壓擺動(K+1)·VDD的時鐘信號φ2和
φ2。在這種情況中，倒相器205、206和207由負(fù)電壓-K·VDD和正電壓VDD供電。于是，電平移位電路2內(nèi)的晶體管必須具有高于(K+1)·VDD的擊穿電壓。
圖5是圖1的K倍充電激勵電路3的具體電路圖，在圖5中，K倍充電激勵電路3由電路31、32、33、…、3K構(gòu)成。電路31由升壓P溝道MOS晶體管311形成。另一方面，電路32、33、…、3K具有相同的結(jié)構(gòu)。即，電路3i(i＝2，3，…，K)由充電電容3i1、充電N溝道MOS晶體管3i2、充電P溝道MOS晶體管3i3和升壓P溝道晶體管3i4形成。
下面解釋K倍充電激勵電路3的操作。
首先，當(dāng)令時鐘信號φ1為高(＝K·VDD)并且時鐘信號
φ1為低(＝0V)時，充電晶體管322、323、332、333、…、3K2和3K3打開，使得電路32、33、3K的節(jié)點N2、N3、…、和Nk處的電壓為VDD。于是，電容321、331、…、3K1由VDD正向充電。注意，電路31的節(jié)點N1處的電壓總為VDD。
接下來，當(dāng)時鐘信號φ1為低(＝0V)并且時鐘信號
φ1為高(＝K·VDD)時，關(guān)閉充電晶體管322、323、332、333、…、3K2和3K3，同時打開升壓晶體管311、324、334、…、和3K4。結(jié)果，電路31生成正電壓VDD。在電路32中，VDD在節(jié)點N2處疊加至電壓VDD，使得節(jié)點N2處的電壓變?yōu)?·VDD(＝VDD+VDD)。于是，電路32生成電壓2·VDD。在電路33中，2·VDD在節(jié)點N3處疊加至電壓VDD，使得節(jié)點N3處的電壓變?yōu)?·VDD(＝VDD+2·VDD)。于是，在電路33生成電壓3·VDD。在電路3K中，(K-1)·VDD在節(jié)點NK處疊加至電壓VDD，使得節(jié)點NK處的電壓變?yōu)镵·VDD(＝VDD+(K-1)·VDD)。于是，電路3K生成電壓K·VDD。
圖6是圖1的(-K)倍充電激勵電路4的具體電路圖(參見JP-A-6-165482的圖10，其中公開了(-2)倍充電激勵電路)，在圖6中，(-K)倍充電激勵電路4由電路40、41、42、……、4K構(gòu)成。電路40由升壓N溝道MOS晶體管401形成。另一方面，電路41、42、……、4K具有相同的結(jié)構(gòu)。即，電路4i(i＝1，2，……，K)由充電電容4i1、充電P溝道MOS晶體管4i2、充電N溝道MOS晶體管4i3和升壓N溝道晶體管4i4形成。
接下來解釋(-K)倍充電激勵電路4的操作。
首先，當(dāng)時鐘信號φ2為低(＝-K·VDD)并且時鐘信號
φ2為高(＝VDD)時，充電晶體管412、413、422、423、…、4K2和4K3打開，使得電路41、42、……、4K的節(jié)點N1、N2、…、和Nk處的電壓為VDD。于是，電容411、421、…、4K1由VDD反向充電。
接下來，當(dāng)時鐘信號φ2為低(＝-K·VDD)并且時鐘信號
φ2為高(＝VDD)時，充電晶體管412、413、422、423、…、4K2和4K3關(guān)閉，同時升壓晶體管401、414、424、…、和3K4打開。結(jié)果，電路40生成地電壓0V。在電路41中，-VDD在節(jié)點N1處疊加至電壓0V，使得節(jié)點N1處的電壓變?yōu)?VDD(＝0-VDD)。于是，電路41生成電壓-VDD。在電路42中，(-VDD-VDD)在節(jié)點N2處疊加至電壓0V，使得節(jié)點N2處的電壓變?yōu)?2·VDD(＝0-VDD-VDD)。于是，電路42生成電壓-2·VDD。在電路4K中，-(K-1)·VDD-VDD在節(jié)點NK處疊加至電壓0V，使得節(jié)點NK處的電壓變?yōu)?K·VDD(＝0V-(K-1)·VDD-VDD)。于是，電路4K生成電壓-K·VDD。
然而，在圖1的升壓裝置中，由于(-K)倍充電激勵電路4復(fù)雜，所以圖1的升壓裝置成本高。
圖7說明了第二種現(xiàn)有技術(shù)的升壓裝置，在圖7中，刪除了圖1的電平移位電路1，并且將圖1的電平移位電路2修改為電平移位電路2A。而且，提供了(-1)倍充電激勵電路(或極性翻轉(zhuǎn)電路)7，代替圖1的(-K)倍充電激勵電路4(見JP-A-6-165482的圖13，其中K＝2)。
電平移位電路2A由負(fù)電壓-K·VDD和正電壓K·VDD供電，以對具有如圖8A所示的電壓擺動VDD的時鐘信號φ0進(jìn)行電平移位，以生成具有如圖8B和8C所示的電壓擺動2K·VDD的時鐘信號φ3和
φ3。
圖9是圖7的電平移位電路2A的具體電路圖，在圖9中，由交叉耦合的負(fù)載P溝道MOS晶體管201a和202a與N溝道驅(qū)動MOS晶體管203a和204a形成的第一CMOS電平移位器由負(fù)電壓-K·VDD和正電壓K·VDD供電，由交叉耦合的負(fù)載N溝道MOS晶體管205a和206a與驅(qū)動P溝道驅(qū)動MOS晶體管207a和208a形成的第二CMOS電平移位器由負(fù)電壓-K·VDD和正電壓K·VDD供電。晶體管203a的柵極接收時鐘信號φ0，而晶體管204a的柵極通過CMOS倒相器209a接收時鐘信號φ0的翻轉(zhuǎn)信號。而且，晶體管207a的柵極接收晶體管201a的漏極處的電壓，而晶體管208a的柵極接收晶體管202a的漏極處的電壓。結(jié)果，第二CMOS電平移位器通過CMOS倒相器210a和211a生成具有電壓擺動2K·VDD的時鐘信號φ3和和
φ3。在這種情況中，倒相器209a、210a和211a由負(fù)電壓-K·VDD和正電壓K·VDD供電。于是，在電平移位電路2A內(nèi)的晶體管必須具有高于2K·VDD的擊穿電壓。
圖10是圖7的(-1)倍充電激勵電路7的具體電路圖，在圖10中，(-1)倍充電激勵電路7由充電電路701、充電P溝道MOS晶體管702、充電N溝道MOS晶體管703、升壓N溝道MOS晶體管704和升壓N溝道MOS晶體管705構(gòu)成。
下面解釋圖10的(-1)倍充電激勵電路7的操作。
首先，當(dāng)時鐘信號φ3為低(＝-K·VDD)并且時鐘信號
φ3為高(＝K·VDD)時，晶體管702和703打開，使得電容701由2·VDD充電。
接下來，當(dāng)時鐘信號φ3為高(＝K·VDD)并且時鐘信號
φ3為低(＝-K·VDD)時，充電晶體管702和703關(guān)閉，同時升壓晶體管704和705打開。結(jié)果，(-1)倍充電激勵電路7生成電壓-K·VDD，該電壓保存在圖7的電容6中。
在圖7的升壓裝置中，盡管減少了電路元件的數(shù)目，以簡化裝置，但電平移位電路2A內(nèi)的晶體管必須具有高于2K·VDD的擊穿電壓，這增加了晶體管的柵絕緣層厚度、柵極的長度和/寬度，從而降低了裝置的集成性。
圖11說明了根據(jù)本發(fā)明的升壓裝置的第一實施例，在圖11中，圖1的(-K)倍充電激勵電路4被(-1)倍充電激勵電路(或極性翻轉(zhuǎn)電路)7A代替，該電路7A接收來自K倍充電激勵電路3的正電壓K·VDD，以使用時鐘信號φ1、φ2和
φ2生成負(fù)電壓-K·VDD。
在對應(yīng)于圖10的圖12A和12B中詳細(xì)說明了(-1)倍充電激勵電路7A。
在圖12A中，晶體管702和704的柵極接收時鐘信號φ1。另一方面，晶體管705的柵極接收時鐘信號φ2，而晶體管703的柵極接收時鐘信號
φ2。即，如圖13所示，晶體管702可以在K·VDD-|Vtp|的柵極電壓和K·VDD的柵極電壓之間切換，并且晶體管704可以在0V的柵極電壓和Vtn的柵極電壓之間切換。注意，Vtp代表P溝道MOS晶體管的閾值電壓，Vtn代表N溝道MOS晶體管的閾值電壓。于是，晶體管702和704可以在0V的柵極電壓和K·VDD的柵極電壓之間切換，從而晶體管702和704可以由時鐘信號φ1切換。而且，如圖13所示，晶體管705可以在-K·VDD的柵極電壓和Vtn-K·VDD的柵極電壓之間切換。于是晶體管705可以在-K·VDD的柵極電壓和VDD的柵極電壓之間切換，從而晶體管705可以由時鐘信號φ2切換。進(jìn)一步，如圖13所示，晶體管703可以在-K·VDD的柵極電壓和Vtn的柵極電壓之間切換。于是，晶體管703可以在-K·VDD的柵極電壓和VDD的柵極電壓之間切換，從而晶體管703可以由時鐘信號
φ2切換。
在圖12B中，晶體管702的柵極接收時鐘信號φ1。另一方面，晶體管704和705的柵極接收時鐘信號φ2，而晶體管703的柵極接收時鐘信號
φ2。即，如圖13所示，晶體管702可以在K·VDD-|Vtp|的柵極電壓和K·VDD的柵極電壓之間切換。于是，晶體管702可以在0V的柵極電壓和K·VDD的柵極電壓之間切換，從而晶體管702可以由時鐘信號φ1切換。而且，如圖13所示，晶體管705可以在-K·VDD的柵極電壓和Vtn-K·VDD的柵極電壓之間切換，并且晶體管704可以在0V的柵極電壓和Vtn的柵極電壓之間切換。于是晶體管704和705可以在-K·VDD的柵極電壓和VDD的柵極電壓之間切換，從而晶體管704和705可以由時鐘信號φ2切換。進(jìn)一步，如圖13所示，晶體管703可以在-K·VDD的柵極電壓和Vtn的柵極電壓之間切換。于是，晶體管703可以在-K·VDD的柵極電壓和VDD的柵極電壓之間切換，從而晶體管703可以由時鐘信號
φ2切換。
在圖13中，注意到由于Vtp為負(fù)，所以由P溝道MOS晶體管的柵極源極間電壓定義P溝道MOS晶體管的柵極開電壓等于|Vtp|，并且P溝道MOS晶體管的柵極源極間電壓定義柵極關(guān)電壓等于0V。類似的，由于Vtn為正，所以由N溝道MOS晶體管的柵極源極間電壓定義N溝道MOS晶體管的柵極開電壓等于Vtn，并且N溝道MOS晶體管的柵極源極間電壓定義柵極關(guān)電壓等于0V。
于是，在圖11的升壓裝置中，盡管需要有兩個電平移位電路1和2，但是電平移位電路內(nèi)的晶體管無需具有很高的擊穿電壓，并且(-1)倍充電激勵電路5A簡單，這將減少裝置的成本。
圖14說明了根據(jù)本發(fā)明的升壓裝置的第二實施例，在圖14中，圖11的電平移位電路2被電平移位電路2B替代，并且圖11的(-1)倍充電激勵電路7A被(-1)倍充電激勵電路7B替代。
電平移位電路2B由負(fù)電壓-K·VDD和地電壓GND供電，以對圖15A所示的時鐘信號φ1進(jìn)行電平移位，并且從而生成如圖15D所示的時鐘信號φ4。
(-1)倍充電電路7B使用如圖15B和15D所示的時鐘信號φ1和φ4對正電壓K·VDD進(jìn)行升壓，從而生成負(fù)電壓-K·VDD。
圖16是圖14的電平移位電路2B的具體電路圖，在圖16中，電容208和二極管209也形成了(-1)倍充電激勵電路或極性翻轉(zhuǎn)電路，它們被增加到圖4的電平移位電路2的元件中，并且刪除了圖4的CMOS倒相器207。即，由電容208和二極管209形成的極性翻轉(zhuǎn)電路在-VDD和0V之間生成具有電壓擺動VDD的時鐘信號φ0’。結(jié)果，由晶體管203和204形成的CMOS電平移位器通過CMOS倒相器206生成時鐘信號φ4。在這種情況中，晶體管203和204以及CMOS倒相器205和206由負(fù)電壓-K·VDD和地電壓GND供電。于是，電平移位電路2B內(nèi)的晶體管需要具有高于K·VDD的擊穿電壓。換言之，電平移位電路2B內(nèi)的晶體管的擊穿電壓無需高于圖1的電平移位電路2中的擊穿電壓，這將提高裝置的集成性。
圖17是圖14的(-1)倍充電激勵電路7B的具體電路圖，在圖17中，圖10的充電N溝道MOS晶體管703被替代為充電P溝道MOS晶體管703’。
在圖17中，晶體管702和704的柵極接收時鐘信號φ1。另一方面，晶體管703’和725的柵極接收時鐘信號φ4。即，如圖18所示，晶體管702可以在K·VDD-|Vtp|的柵極電壓和K·VDD的柵極電壓之間切換，并且晶體管704可以在0V的柵極電壓和Vtn的柵極電壓之間切換。于是，晶體管702和704可以在0V的柵極電壓和K·VDD的柵極電壓之間切換，從而晶體管702和704可以由時鐘信號φ1切換。而且，如圖18所示，晶體管705可以在-K·VDD的柵極電壓和Vtn-K·VDD的柵極電壓之間切換，并且晶體管703’可以在-|Vtp|的柵極電壓和0V的柵極電壓之間切換。于是晶體管703’和705可以在-K·VDD的柵極電壓和0V的柵極電壓之間切換，從而晶體管703’和705可以由時鐘信號φ4切換。
圖19說明了圖11的升壓裝置的第一改型，在圖19中，該升壓裝置生成正電壓L·VDD(L＝3，4，……)和負(fù)電壓-K·VDD(K＝2，3，……)，其中L＞K。在這種情況中，圖11的K倍充電激勵電路3由如圖20所示的L倍充電激勵電路3A替代。即，圖20的電路3K生成正電壓K·VDD，并將其傳送至(-1)倍充電激勵電路7A。另一方面，圖20的電路3L生成正電壓L·VDD，并將其傳送至電平移位電路1和電容5。
圖21說明了圖11的升壓裝置的第二改型，在圖19中，該升壓裝置生成正電壓L·VDD(L＝2，3，……)和負(fù)電壓-K·VDD(K＝3，4，……)，其中L＜K。在這種情況中，圖11的K倍充電激勵電路3由如圖22所示的K倍充電激勵電路3B替代。即，圖22的電路3L生成正電壓L·VDD，并將其傳送至電容5。另一方面，圖22的電路3K生成正電壓K·VDD，并將其傳送至電平移位電路1和(-1)倍充電激勵電路7A。
于是，根據(jù)圖19和21所示的第一實施例的改型，正電壓和負(fù)電壓的絕對值可以互不相同。
圖23說明了圖14的升壓裝置的第一改型，在圖23中，該升壓裝置生成正電壓L·VDD(L＝3，4，……)和負(fù)電壓-K·VDD(K＝2，3，……)，其中L＞K。在這種情況中，圖14的K倍充電激勵電路3由如圖20所示的L倍充電激勵電路3A替代。即，圖20的電路3K生成正電壓K·VDD，并將其傳送至(-1)倍充電激勵電路7B。另一方面，圖20的電路3L生成正電壓L·VDD，并將其傳送至電平移位電路1和電容5。
圖24說明了圖14的升壓裝置的第二改型，在圖24中，該升壓裝置生成正電壓L·VDD(L＝2，3，……)和負(fù)電壓-K·VDD(K＝3，4，……)，其中L＜K。在這種情況中，圖14的K倍充電激勵電路3由如圖22所示的K倍充電激勵電路3B替代。即，圖22的電路3L生成正電壓L·VDD，并將其傳送至電容5。另一方面，圖22的電路3K生成正電壓K·VDD，并將其傳送至電平移位電路1和(-1)倍充電激勵電路7B。
于是，根據(jù)圖23和24所示的第二實施例的改型，正電壓和負(fù)電壓的絕對值可以互不相同。
圖25說明了圖11和14的電平移位電路1和K倍充電激勵電路3的改型，圖11和14的電平移位電路1由與K倍充電電路3的電路32，33，……，3K對應(yīng)的電平移位電路12，13，……，1K代替。電平移位電路12接收具有如圖26A所示的電壓擺動VDD的時鐘信號φ(1)(＝φ0)，以生成具有如圖26B所示的電壓擺動2·VDD的時鐘信號φ(2)。電平移位電路13接收時鐘信號φ(2)，以生成具有如圖26C所示的電壓擺動2·VDD的時鐘信號φ(3)。通常，電平移位電路li(i＝4，5，……，K)接收如圖26D所示的在(i-3)·VDD和(i-1)·VDD之間具有電壓擺動2·VDD的時鐘信號φ(i-1)，以生成如圖26E所示的在(i-2)·VDD和i·VDD之間具有電壓擺動2·VDD的時鐘信號(i)。
而且，在圖25中，圖5的P溝道晶體管323，333，……，3K3分別由N溝道MOS晶體管323’，333’，……，3K3’替代。升壓晶體管322，332，……，3K2的柵極由圖26A所示的時鐘信號φ(1)(＝φ0)所控制。充電晶體管323’，333’，……，3K3’由圖26B所示的時鐘信號φ(2)所控制。升壓晶體管324，334，……，3K4分別由時鐘信號φ(2)，φ(3)，……，φ(K)所控制。
下面解釋圖25的K倍充電激勵電路3的操作。
首先，當(dāng)時鐘信號φ(1)為高(＝VDD)并且時鐘信號φ(2)為高(＝2·VDD)時，充電晶體管322，323’，332，333’，3K2和2K3’打開，使得電路32，33，……，3K的節(jié)點N2，N3，……，和Nk處的電壓為VDD。于是，電容321，331，……，3K1由VDD正向充電。注意，電路31的節(jié)點N1處的電壓總是VDD。
在這種情況中，由于時鐘信號φ(2)，φ(3)，……，φ(K)為2·VDD，3·VDD，……，K·VDD，所以晶體管324，334，……，3K4必然被關(guān)閉。
接下來，當(dāng)時鐘信號φ(1)為低(＝0V)并且時鐘信號φ(2)為低(＝0V)時，充電晶體管322，323’，332，333’，……，3K2和3K3’關(guān)閉。另一方面，當(dāng)時鐘信號φ(2)，φ(3)，……，φ(K)為0V，VDD，……，(K-2)·VDD時，升壓晶體管324，324，……，3K4打開，同時升壓晶體管311打開。結(jié)果，電路31生成正電壓VDD。在電路32中，VDD在節(jié)點N2處疊加至電壓VDD，使得節(jié)點N2處的電壓變?yōu)?·VDD(＝VDD+VDD)。于是，電路32生成電壓2·VDD。在電路32中，2·VDD在節(jié)點N2處疊加至電壓VDD，使得節(jié)點N2處的電壓變?yōu)?·VDD(＝VDD+2·VDD)。于是，電路32生成電壓3·VDD。在電路3K中，(K-1)·VDD在節(jié)點N2處疊加至電壓VDD，使得節(jié)點N2處的電壓變?yōu)镵·VDD(＝VDD+(K-1)·VDD)。于是，電路3K生成電壓K·VDD。
于是，在圖25中，充電晶體管322，323’，332，333’，……，3K2和3K3’由時鐘信號φ(1)和φ(2)控制，而與它們的升壓電壓2·VDD，3·VDD，……，K·VDD無關(guān)。另一方面，升壓晶體管311，324，334，……，3K4由時鐘信號φ(1)，φ(2)，……，φ(K)控制，各自依賴于它們的升壓電壓VDD，2·VDD，3·VDD，……，K·VDD。
圖27是圖25的電平移位電路1i(i＝2，3，……，K)的具體電路圖，在圖27中，由交叉耦合的負(fù)載N溝道MOS晶體管271和272與P溝道驅(qū)動MOS晶體管273和274形成的第一CMOS電平移位器由電壓(i-2)·VDD和(i-1)·VDD供電，而且，由交叉耦合的負(fù)載P溝道MOS晶體管275和276與驅(qū)動N溝道驅(qū)動MOS晶體管277和278形成的第二CMOS電平移位器由電壓(i-2)·VDD和i·VDD供電。晶體管273的柵極通過CMOS倒相器279接收時鐘信號φ(i-1)的翻轉(zhuǎn)信號，而晶體管274的柵極接收時鐘信號φ(i-1)。而且，晶體管277的柵極接收晶體管273的漏極處的電壓，而晶體管278的柵極接收晶體管274的漏極處的電壓。結(jié)果，第二CMOS電平移位器通過CMOS倒相器280生成具有電壓擺動2K·VDD的時鐘信號φ(i)。在這種情況中，CMOS倒相器279由電壓(i-2)·VDD和電壓(i-1)·VDD供電，而CMOS倒相器280由電壓(i-2)·VDD和電壓i·VDD供電。于是，在電平移位電路2A內(nèi)的晶體管需要具有高于2·VDD的擊穿電壓。
于是，在圖25中，盡管增加了電平移位電路的數(shù)目，但是其中的晶體管無需具有高擊穿電壓，從而提高了集成性。另外，在圖3或4所示的電平移位電路中，能耗與(K·VDD)2(＝K2·VDD2)成比例。另一方面，在圖25所示的電平移位電路中，能耗與(K-1)·(2·VDD)2(＝4(K-1)·VDD2)成比例。于是，如果K＞3，則可以減少能耗。
圖28說明了根據(jù)本發(fā)明的升壓裝置的第三實施例，在圖28中，從圖11的電平移位電路2生成的時鐘信號φ2和
φ2也被提供給K倍充電激勵電路3。更具體的，如圖29所示，圖29是圖28的K倍充電電路3的具體電路圖，時鐘信號φ2被提供給P溝道MOS晶體管311的柵極，并且時鐘信號
φ2被提供給P溝道MOS晶體管323。
如圖30所示，所有晶體管311，322，323和324可以在0V的柵極電壓和K·VDD的柵極電壓之間切換。另外，晶體管311和323可以在-K·VDD的柵極電壓和VDD的柵極電壓之間切換。在圖28中正是基于該事實而使用的，從而可以增加?xùn)艠O源極間電壓，以減少打開晶體管311和323時的開電阻。
圖31說明了圖28的上拉裝置應(yīng)用于LCD裝置的升壓電路的一個例子。
在圖31中，電壓2·VDD從電路32中生成并保存在電容5’中。電壓2·VDD被提供至LCD裝置的數(shù)據(jù)線驅(qū)動電路。另一方面，電壓3·VDD從電路33中生成并保存在電容5中。電壓3·VDD被提供至LCD裝置的門線驅(qū)動電路。而且，電壓2·VDD，而非3·VDD，被提供至(-1)倍充電激勵電路(極性翻轉(zhuǎn)電路)7A，以生成電壓-2·VDD。電壓-2·VDD被提供至LCD裝置的門線驅(qū)動電路。
如上所述，根據(jù)本發(fā)明，由于能夠降低電平移位電路內(nèi)的晶體管的擊穿電壓，所以可以提高集成性。
權(quán)利要求
1.一種升壓裝置，包含第一電平移位電路(1)，用于接收第一時鐘信號(φ0)，以生成具有相反相位的兩個第二時鐘信號(φ1，
φ1)；第二電平移位電路(2)，用于接收所述第一時鐘信號，以生成具有相反相位的兩個第三時鐘信號(φ2，
φ2)；充電激勵電路(3)，連接至所述第一電平移位電路(1)，用于使用所述第二時鐘信號(φ1，
φ1)對電源電壓端處的電源電壓(VDD)進(jìn)行升壓，以生成正電壓(K·VDD)，其是電源電壓的K倍，其中K是大于2的整數(shù)；和極性翻轉(zhuǎn)電路(7A)，連接至所述充電激勵電路(3)和所述第二電平移位電路(2)，用于使用所述第三時鐘信號(φ2，
φ2)翻轉(zhuǎn)所述正電壓，以生成絕對值與所述正電壓相同的負(fù)電壓(-K·VDD)，所述第二時鐘信號(φ1，
φ1)的高電平不高于所述正電壓(K·VDD)，所述第二時鐘信號(φ1，
φ1)的低電平不低于接地端處的電壓，所述第三時鐘信號(φ2，
φ1)的高電平不高于所述電源電壓(VDD)，所述第三時鐘信號(φ2，
φ2)的低電平不低于所述負(fù)電壓(-K·VDD)。
2.如權(quán)利要求
1的升壓裝置，其中所述第一電平移位電路(1)包含第一和第二交叉耦合的負(fù)載P溝道MOS晶體管(101，102)，其源極接收所述正電壓(K·VDD)；和第一和第二N溝道驅(qū)動MOS晶體管(103，104)，其漏極分別連接至所述第一和第二交叉耦合的負(fù)載P溝道MOS晶體管的漏極，所述第一和第二N溝道驅(qū)動MOS晶體管的柵極分別接收所述第一時鐘信號(φ0)及其翻轉(zhuǎn)信號，所述第一和第二N溝道驅(qū)動MOS晶體管的漏極生成所述第二時鐘信號(φ1，
φ1)。
3.如權(quán)利要求
1的升壓裝置，其中所述第二電平移位電路(2)包含第一和第二交叉耦合的負(fù)載N溝道MOS晶體管(201，202)，其源極接收所述接地端；和第一和第二P溝道驅(qū)動MOS晶體管(203，204)，其源極接收所述電源電壓，并且其漏極分別連接至所述第一和第二交叉耦合的負(fù)載N溝道MOS晶體管的漏極，所述第一和第二P溝道驅(qū)動MOS晶體管的柵極分別接收所述第一時鐘信號(φ0)及其翻轉(zhuǎn)信號，所述第一和第二P溝道驅(qū)動MOS晶體管的漏極生成所述第三時鐘信號(φ2，φ2)。
4.如權(quán)利要求
1的升壓裝置，其中所述充電激勵電路(3)包含第一電路(31)，其包括第一升壓切換元件(311)，連接至所述電源電壓端，用于生成所述電源電壓；和第i電路(3i)，其包括充電電容(3i1)，連接在所述接地端和所述充電電容之間的第一充電切換元件(3i2)，連接在所述充電電容和所述電源電壓端之間的第二充電切換元件(3i3)，和連接至所述充電電容和所述第二充電切換元件(3i3)的用于生成所述電源電壓的“i”倍的第二升壓切換元件(3i4)，其中i是范圍從2到K的整數(shù)。
5.如權(quán)利要求
4的升壓裝置，其中每一所述第一和第二升壓切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的P溝道MOS晶體管，所述第一充電切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的N溝道MOS晶體管，所述第二充電切換元件包含由另一所述第二時鐘信號(φ1，
φ1)控制的P溝道MOS晶體管。
6.如權(quán)利要求
1的升壓裝置，其中所述充電激勵電路(3)進(jìn)一步使用所述第三時鐘信號(φ2，
φ2)對所述電源電壓進(jìn)行升壓，所述激勵電路包含第一電路(31)，其包括第一升壓切換元件(311)，連接至所述電源電壓端，用于生成所述電源電壓；和第i電路(3i)，其包括充電電容(3i1)，連接在所述接地端和所述充電電容之間的第一充電切換元件(3i2)，連接在所述充電電容和所述電源電壓端之間的第二充電切換元件(3i3)，和連接至所述充電電容和所述第二充電切換元件(3i3)的用于生成所述電源電壓的“i”倍的第二升壓切換元件(3i4)，其中i是范圍從2到K的整數(shù)，所述第一升壓切換元件包含由所述第三時鐘信號(φ2，
φ2)之一控制的P溝道MOS晶體管，所述第二電路(32)的所述第二充電切換元件包含由另一所述第三時鐘信號(φ2，
φ2)控制的P溝道MOS晶體管，所述第i電路(3i)的所述第一充電切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的N溝道MOS晶體管，所述第j電路(3j)的所述第二充電切換元件包含由另一所述第二時鐘信號(φ1，
φ1)控制的P溝道MOS晶體管，其中j是范圍從3到K的整數(shù)，所述第二升壓切換元件包含由另一所述第二時鐘信號(φ1，
φ1)控制的P溝道MOS晶體管。
7.一種升壓裝置，包含第一電平移位電路(1)，用于接收第一時鐘信號(φ0)，以生成具有相反相位的兩個第二時鐘信號(φ1，
φ1)；第二電平移位電路(2B)，用于接收所述第一時鐘信號，以生成一第三時鐘信號(φ4)；充電激勵電路(3)，連接至所述第一電平移位電路(1)，用于使用所述第二時鐘信號(φ1，
φ1)對電源電壓端處的電源電壓(VDD)進(jìn)行升壓，以生成正電壓(K·VDD)，其中K是大于2的整數(shù)；和極性翻轉(zhuǎn)電路(7B)，連接至所述充電激勵電路(3)和所述第二電平移位電路(2B)，用于使用所述第三時鐘信號(φ4)翻轉(zhuǎn)所述正電壓，以生成絕對值與所述正電壓相同的負(fù)電壓(-K·VDD)，所述第二時鐘信號(φ1，
φ1)的高電平不高于所述正電壓(K·VDD)，所述第二時鐘信號(φ1，
φ1)的低電平不低于接地端處的電壓，所述第三時鐘信號(φ4)的高電平不高于所述地電壓處的所述電壓，所述第三時鐘信號(φ4)的低電平不低于所述負(fù)電壓(-K·VDD)。
8.如權(quán)利要求
7的升壓裝置，其中所述第一電平移位電路(1)包含第一和第二交叉耦合的負(fù)載P溝道MOS晶體管(101，102)，其源極接收所述正電壓(K·VDD)；和第一和第二N溝道驅(qū)動MOS晶體管(103，104)，其漏極分別連接至所述第一和第二交叉耦合的負(fù)載P溝道MOS晶體管的漏極，所述第一和第二N溝道驅(qū)動MOS晶體管的柵極分別接收所述第一時鐘信號(φ0)及其翻轉(zhuǎn)信號，所述第一和第二N溝道驅(qū)動MOS晶體管的漏極生成所述第二時鐘信號(φ1，
φ1)。
9.如權(quán)利要求
7的升壓裝置，其中所述第二電平移位電路(2B)包含極性翻轉(zhuǎn)電路(208，209)，用于翻轉(zhuǎn)所述第一時鐘信號(φ0)；第一和第二交叉耦合的負(fù)載N溝道MOS晶體管(201，202)，其源極接收所述負(fù)電壓(-K·VDD)；和第一和第二P溝道驅(qū)動MOS晶體管(203，204)，其源極接收所述接地端處的所述電壓，并且其漏極分別連接至所述第一和第二交叉耦合的負(fù)載N溝道MOS晶體管的漏極，所述第一和第二P溝道驅(qū)動MOS晶體管的柵極分別接收所述極性翻轉(zhuǎn)電路(208，209)的輸出信號及其翻轉(zhuǎn)信號，所述第一和第二P溝道驅(qū)動MOS晶體管之一的漏極生成所述第三時鐘信號(φ4)。
10.如權(quán)利要求
9的升壓裝置，其中所述極性翻轉(zhuǎn)電路(208，209)包含用于接收所述第一時鐘信號的電容(208)和在所述電容(208)和所述接地端之間的二極管(209)。
11.如權(quán)利要求
7的升壓裝置，其中所述充電激勵電路(3)包含第一電路(31)，其包括第一升壓切換元件(311)，連接至所述電源電壓端，用于生成所述電源電壓；和第i電路(3i)，其包括充電電容(3i1)，連接在所述接地端和所述充電電容之間的第一充電切換元件(3i2)，連接在所述充電電容和所述電源電壓端之間的第二充電切換元件(3i3)，和連接至所述充電電容和所述第二充電切換元件(3i3)的用于生成所述電源電壓的“i”倍的第二升壓切換元件(3i4)，其中i是范圍從2到K的整數(shù)。
12.如權(quán)利要求
11的升壓裝置，其中每一所述第一和第二升壓切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的P溝道MOS晶體管，所述第一充電切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的N溝道MOS晶體管，所述第二充電切換元件包含由另一所述第二時鐘信號(φ1，
φ1)控制的P溝道MOS晶體管。
13.一種升壓裝置，包含第一電平移位電路(1)，用于接收第一時鐘信號(φ0)，以生成具有相反相位的兩個第二時鐘信號(φ1，
φ1)；第二電平移位電路(2)，用于接收所述第一時鐘信號，以生成具有相反相位的兩個第三時鐘信號(φ2，
φ2)；充電激勵電路(3B)，連接至所述第一電平移位電路(1)，用于使用所述第二時鐘信號(φ1，
φ1)對電源電壓端處的電源電壓(VDD)進(jìn)行升壓，以生成第一和第二正電壓(L·VDD，K·VDD)，它們分別是電源電壓的L倍和K倍，其中K和L是大于2的整數(shù)且L小于K，所述第一正電壓小于所述第二正電壓；和極性翻轉(zhuǎn)電路(7A)，連接至所述充電激勵電路(3B)和所述第二電平移位電路(2)，用于使用所述第三時鐘信號(φ2，
φ2)翻轉(zhuǎn)所述第二正電壓，以生成絕對值與所述第二正電壓相同的負(fù)電壓(-K·VDD)，所述第二時鐘信號(φ1，
φ1)的高電平不高于所述第二正電壓(K·VDD)，所述第二時鐘信號(φ1，
φ1)的低電平不低于接地端處的電壓，所述第三時鐘信號(φ2，
φ2)的高電平不高于所述電源電壓(VDD)，所述第三時鐘信號(φ2，
φ2)的低電平不低于所述負(fù)電壓(-K·VDD)。
14.如權(quán)利要求
13的升壓裝置，其中所述第一電平移位電路(1)包含第一和第二交叉耦合的負(fù)載P溝道MOS晶體管(101，102)，其源極接收所述第二正電壓(K·VDD)；和第一和第二N溝道驅(qū)動MOS晶體管(103，104)，其漏極分別連接至所述第一和第二交叉耦合的負(fù)載P溝道MOS晶體管的漏極，所述第一和第二N溝道驅(qū)動MOS晶體管的柵極分別接收所述第一時鐘信號(φ0)及其翻轉(zhuǎn)信號，所述第一和第二N溝道驅(qū)動MOS晶體管的漏極生成所述第二時鐘信號(φ1，
φ1)。
15.如權(quán)利要求
13的升壓裝置，其中所述第二電平移位電路(2)包含第一和第二交叉耦合的負(fù)載N溝道MOS晶體管(201，202)，其源極接收所述接地端的所述電壓；和第一和第二P溝道驅(qū)動MOS晶體管(203，204)，其源極接收所述電源電壓，并且其漏極分別連接至所述第一和第二交叉耦合的負(fù)載N溝道MOS晶體管的漏極，所述第一和第二P溝道驅(qū)動MOS晶體管的柵極分別接收所述第一時鐘信號及其翻轉(zhuǎn)信號，所述第一和第二P溝道驅(qū)動MOS晶體管的漏極生成所述第三時鐘信號(φ2，
φ2)。
16.如權(quán)利要求
13的升壓裝置，其中所述充電激勵電路(3B)包含第一電路(31)，其包括第一升壓切換元件(311)，連接至所述電源電壓端，用于生成所述電源電壓；和第i電路(3i)，其包括充電電容(3i1)，連接在所述接地端和所述充電電容之間的第一充電切換元件(3i2)，連接在所述充電電容和所述電源電壓端之間的第二充電切換元件(3i3)，和連接至所述充電電容和所述第二充電切換元件(3i3)的用于生成所述電源電壓的“i”倍的第二升壓切換元件(3i4)，其中i是范圍從2到K的整數(shù)，所述第L電路生成所述第一正電壓(L·VDD)，所述第K電路生成所述第二正電壓(K·VDD)。
17.如權(quán)利要求
16的升壓裝置，其中每一所述第一和第二升壓切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的P溝道MOS晶體管，所述第一充電切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的N溝道MOS晶體管，所述第二充電切換元件包含由另一所述第二時鐘信號(φ1，
φ1)控制的P溝道MOS晶體管。
18.如權(quán)利要求
13的升壓裝置，其中所述充電激勵電路(3B)進(jìn)一步使用所述第三時鐘信號(φ2，
φ2)對所述電源電壓進(jìn)行升壓，所述激勵電路包含第一電路(31)，其包括第一升壓切換元件(311)，連接至所述電源電壓端，用于生成所述電源電壓；和第i電路(3i)，其包括充電電容(3i1)，連接在所述接地端和所述充電電容之間的第一充電切換元件(3i2)，連接在所述充電電容和所述電源電壓端之間的第二充電切換元件(3i3)，和連接至所述充電電容和所述第二充電切換元件(3i3)的用于生成所述電源電壓的“i”倍的第二升壓切換元件(3i4)，其中i是范圍從2到K的整數(shù)，所述第一升壓切換元件包含由所述第三時鐘信號(φ2，
φ2)之一控制的P溝道MOS晶體管，所述第二電路(32)的所述第二充電切換元件包含由另一所述第三時鐘信號(φ2，
φ2)控制的P溝道MOS晶體管，所述第i電路(3i)的所述第一充電切換元件包含由所述第二時鐘信號之一(φ1，
φ1)控制的N溝道MOS晶體管，所述第j電路(3j)的所述第二充電切換元件包含由另一所述第二時鐘信號(φ1，
φ1)控制的P溝道MOS晶體管，其中j是范圍從3到K的整數(shù)，所述第二升壓切換元件包含由另一所述第二時鐘信號(φ1，
φ1)控制的P溝道MOS晶體管，所述第L電路生成所述第一正電壓(L·VDD)，所述第K電路生成所述第二正電壓(K·VDD)。
19.一種升壓裝置，包含第一電平移位電路(1)，用于接收第一時鐘信號(φ0)，以生成具有相反相位的兩個第二時鐘信號(φ1，
φ1)；第二電平移位電路(2B)，用于接收所述第一時鐘信號，以生成一第三時鐘信號(φ4)；充電激勵電路(3B)，連接至所述第一電平移位電路(1)，用于使用所述第二時鐘信號(φ1，
φ1)對電源電壓端處的電源電壓(VDD)進(jìn)行升壓，以生成第一和第二正電壓(L·VDD，K·VDD)，它們分別是電源電壓的L倍和K倍，其中K和L是大于2的整數(shù)并且L小于K，所述第一正電壓小于所述第二正電壓；和極性翻轉(zhuǎn)電路(7B)，連接至所述充電激勵電路(3B)和所述第二電平移位電路(2B)，用于使用所述第三時鐘信號(φ4)翻轉(zhuǎn)所述第二正電壓，以生成絕對值與所述第二正電壓相同的負(fù)電壓(-K·VDD)，所述第二時鐘信號(φ1，
φ1)的高電平不高于所述第二正電壓(K·VDD)，所述第二時鐘信號(φ1，
φ1)的低電平不低于接地端處的電壓，所述第三時鐘信號(φ4)的高電平不高于所述地電壓處的所述電壓，所述第三時鐘信號(φ4)的低電平不低于所述負(fù)電壓(-K·VDD)。
20.如權(quán)利要求
19的升壓裝置，其中所述第一電平移位電路(1)包含第一和第二交叉耦合的負(fù)載P溝道MOS晶體管(101，102)，其源極接收所述第二正電壓(K·VDD)；和第一和第二N溝道驅(qū)動MOS晶體管(103，104)，其漏極分別連接至所述第一和第二交叉耦合的負(fù)載P溝道MOS晶體管的漏極，所述第一和第二N溝道驅(qū)動MOS晶體管的柵極分別接收所述第一時鐘信號(φ0)及其翻轉(zhuǎn)信號，所述第一和第二N溝道驅(qū)動MOS晶體管的漏極生成所述第二時鐘信號(φ1，
φ1)。
21.如權(quán)利要求
19的升壓裝置，其中所述第二電平移位電路(2B)包含極性翻轉(zhuǎn)電路(208，209)，用于翻轉(zhuǎn)所述第一時鐘信號；第一和第二交叉耦合的負(fù)載N溝道MOS晶體管(201，202)，其源極接收所述負(fù)電壓(-K·VDD)；和第一和第二P溝道驅(qū)動MOS晶體管(203，204)，其源極接收所述接地端處的所述電壓，并且其漏極分別連接至所述第一和第二交叉耦合的負(fù)載N溝道MOS晶體管的漏極，所述第一和第二P溝道驅(qū)動MOS晶體管的柵極分別接收所述極性翻轉(zhuǎn)電路(208，209)的輸出信號及其翻轉(zhuǎn)信號，所述第一和第二P溝道驅(qū)動MOS晶體管之一的漏極生成所述第三時鐘信號(φ4)。
22.如權(quán)利要求
21的升壓裝置，其中所述極性翻轉(zhuǎn)電路包含用于接收所述第一時鐘信號的電容(208)和在所述電容(208)和所述接地端之間的二極管(209)。
23.如權(quán)利要求
19的升壓裝置，其中所述充電激勵電路(3B)包含第一電路(31)，其包括第一升壓切換元件(311)，連接至所述電源電壓端，用于生成所述電源電壓；和第i電路(3i)，其包括充電電容(3i1)，連接在所述接地端和所述充電電容之間的第一充電切換元件(3i2)，連接在所述充電電容和所述電源電壓端之間的第二充電切換元件(3i3)，和連接至所述充電電容和所述第二充電切換元件(3i3)的用于生成所述電源電壓的“i”倍的第二升壓切換元件(3i4)，其中i是范圍從2到K的整數(shù)，所述第L電路生成所述第一正電壓(L·VDD)，所述第K電路生成所述第二正電壓(K·VDD)。
24.如權(quán)利要求
23的升壓裝置，其中每一所述第一和第二升壓切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的P溝道MOS晶體管，所述第一充電切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的N溝道MOS晶體管，所述第二充電切換元件包含由另一所述第二時鐘信號(φ1，
φ1)控制的P溝道MOS晶體管。
25.一種升壓裝置，包含第一電平移位電路(1)，用于接收第一時鐘信號(φ0)，以生成具有相反相位的兩個第二時鐘信號(φ1，
φ1)；第二電平移位電路(2)，用于接收所述第一時鐘信號，以生成具有相反相位的兩個第三時鐘信號(φ2，
φ2)；充電激勵電路(3A)，連接至所述第一電平移位電路(1)，用于使用所述第二時鐘信號(φ1，
φ1)對電源電壓端處的電源電壓(VDD)進(jìn)行升壓，以生成第一和第二正電壓(K·VDD，L·VDD)，它們分別是電源電壓的K倍和L倍，其中K和L是大于2的整數(shù)且K小于L，所述第一正電壓小于所述第二正電壓；和極性翻轉(zhuǎn)電路(7A)，連接至所述充電激勵電路(3A)和所述第二電平移位電路(2)，用于使用所述第三時鐘信號(φ2，
φ2)翻轉(zhuǎn)所述第一正電壓，以生成絕對值與所述第一正電壓相同的負(fù)電壓(-K·VDD)，所述第二時鐘信號(φ1，
φ1)的高電平不高于所述第二正電壓(L·VDD)，所述第二時鐘信號(φ1，
φ1)的低電平不低于接地端處的電壓，所述第三時鐘信號(φ2，
φ2)的高電平不高于所述電源電壓(VDD)，所述第三時鐘信號(φ2，
φ2)的低電平不低于所述負(fù)電壓(-K·VDD)。
26.如權(quán)利要求
25的升壓裝置，其中所述第一電平移位電路(1)包含第一和第二交叉耦合的負(fù)載P溝道MOS晶體管(101，102)，其源極接收所述第二正電壓(L·VDD)；和第一和第二N溝道驅(qū)動MOS晶體管(103，104)，其漏極分別連接至所述第一和第二交叉耦合的負(fù)載P溝道MOS晶體管的漏極，所述第一和第二N溝道驅(qū)動MOS晶體管的柵極分別接收所述第一時鐘信號(φ0)及其翻轉(zhuǎn)信號，所述第一和第二N溝道驅(qū)動MOS晶體管的漏極生成所述第二時鐘信號(φ1，
φ1)。
27.如權(quán)利要求
25的升壓裝置，其中所述第二電平移位電路(2)包含第一和第二交叉耦合的負(fù)載N溝道MOS晶體管(201，202)，其源極接收所述接地端的所述電壓；和第一和第二P溝道驅(qū)動MOS晶體管(203，204)，其源極接收所述電源電壓，并且其漏極分別連接至所述第一和第二交叉耦合的負(fù)載N溝道MOS晶體管的漏極，所述第一和第二P溝道驅(qū)動MOS晶體管的柵極分別接收所述第一時鐘信號(φ0)及其翻轉(zhuǎn)信號，所述第一和第二P溝道驅(qū)動MOS晶體管的漏極生成所述第三時鐘信號(φ2，
φ2)。
28.如權(quán)利要求
25的升壓裝置，其中所述充電激勵電路(3A)包含第一電路(31)，其包括第一升壓切換元件(311)，連接至所述電源電壓端，用于生成所述電源電壓；和第i電路(3i)，其包括充電電容(3i1)，連接在所述接地端和所述充電電容之間的第一充電切換元件(3i2)，連接在所述充電電容和所述電源電壓端之間的第二充電切換元件(3i3)，和連接至所述充電電容和所述第二充電切換元件(3i3)的用于生成所述電源電壓的“i”倍的第二升壓切換元件(3i4)，其中i是范圍從2到L的整數(shù)，所述第K電路生成所述第一正電壓(K·VDD)，所述第L電路生成所述第二正電壓(L·VDD)。
29.如權(quán)利要求
28的升壓裝置，其中每一所述第一和第二升壓切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的P溝道MOS晶體管，所述第一充電切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的N溝道MOS晶體管，所述第二充電切換元件包含由另一所述第二時鐘信號(φ1，
φ1)控制的P溝道MOS晶體管。
30.如權(quán)利要求
25的升壓裝置，其中所述充電激勵電路(3A)進(jìn)一步使用所述第三時鐘信號(φ2，
φ2)對所述電源電壓進(jìn)行升壓，所述激勵電路包含第一電路(31)，其包括第一升壓切換元件(311)，連接至所述電源電壓端，用于生成所述電源電壓；和第i電路(3i)，其包括充電電容(3i1)，連接在所述接地端和所述充電電容之間的第一充電切換元件(3i2)，連接在所述充電電容和所述電源電壓端之間的第二充電切換元件(3i3)，和連接至所述充電電容和所述第二充電切換元件(3i3)的用于生成所述電源電壓的“i”倍的第二升壓切換元件(3i4)，其中i是范圍從2到L的整數(shù)，所述第一升壓切換元件包含由所述第三時鐘信號(φ2，
φ2)之一控制的P溝道MOS晶體管，所述第二電路(32)的所述第二充電切換元件包含由另一所述第三時鐘信號(φ2，
φ2)控制的P溝道MOS晶體管，所述第i電路(3i)的所述第一充電切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的N溝道MOS晶體管，所述第j電路(3j)的所述第二充電切換元件包含由另一所述第二時鐘信號(φ1，
φ1)控制的P溝道MOS晶體管，其中j是范圍從3到L的整數(shù)，所述第二升壓切換元件包含由另一所述第二時鐘信號(φ1，
φ1)控制的P溝道MOS晶體管，所述第K電路生成所述第一正電壓(K·VDD)，所述第L電路生成所述第二正電壓(L·VDD)。
31.一種升壓裝置，包含第一電平移位電路(1)，用于接收第一時鐘信號(φ0)，以生成具有相反相位的兩個第二時鐘信號(φ1，
φ1)；第二電平移位電路(2B)，用于接收所述第一時鐘信號，以生成一第三時鐘信號(φ4)；充電激勵電路(3A)，連接至所述第一電平移位電路(1)，用于使用所述第二時鐘信號(φ1，
φ1)對電源電壓端處的電源電壓(VDD)進(jìn)行升壓，以生成第一和第二正電壓(K·VDD，L·VDD)，它們分別是電源電壓的K倍和L倍，其中K和L是大于2的整數(shù)且K小于L，所述第一正電壓小于所述第二正電壓；和極性翻轉(zhuǎn)電路(7B)，連接至所述充電激勵電路(3A)和所述第二電平移位電路(2B)，用于使用所述第三時鐘信號(φ2，
φ2)翻轉(zhuǎn)所述第一正電壓，以生成絕對值與所述第一正電壓相同的負(fù)電壓(-K·VDD)，所述第二時鐘信號(φ1，
φ1)的高電平不高于所述第二正電壓(L·VDD)，所述第二時鐘信號(φ1，
φ1)的低電平不低于接地端處的電壓，所述第三時鐘信號(φ4)的高電平不高于所述地電壓處的所述電壓，所述第三時鐘信號(φ4)的低電平不低于所述負(fù)電壓(-K·VDD)。
32.如權(quán)利要求
31的升壓裝置，其中所述第一電平移位電路(1)包含第一和第二交叉耦合的負(fù)載P溝道MOS晶體管(101，102)，其源極接收所述第二正電壓(L·VDD)；和第一和第二N溝道驅(qū)動MOS晶體管(103，104)，其漏極分別連接至所述第一和第二交叉耦合的負(fù)載P溝道MOS晶體管的漏極，所述第一和第二N溝道驅(qū)動MOS晶體管的柵極分別接收所述第一時鐘信號(φ0)及其翻轉(zhuǎn)信號，所述第一和第二N溝道驅(qū)動MOS晶體管的漏極生成所述第二時鐘信號(φ1，
φ1)。
33.如權(quán)利要求
31的升壓裝置，其中所述第二電平移位電路(2B)包含極性翻轉(zhuǎn)電路(208，209)，用于翻轉(zhuǎn)所述第一時鐘信號；第一和第二交叉耦合的負(fù)載N溝道MOS晶體管(201，202)，其源極接收所述負(fù)電壓(-K·VDD)；和第一和第二P溝道驅(qū)動MOS晶體管(203，204)，其源極接收所述接地端處的所述電壓，并且其漏極分別連接至所述第一和第二交叉耦合的負(fù)載N溝道MOS晶體管的漏極，所述第一和第二P溝道驅(qū)動MOS晶體管的柵極分別接收所述極性翻轉(zhuǎn)電路(208，209)的輸出信號及其翻轉(zhuǎn)信號，所述第一和第二P溝道驅(qū)動MOS晶體管之一的漏極生成所述第三時鐘信號(φ4)。
34.如權(quán)利要求
33的升壓裝置，其中所述極性翻轉(zhuǎn)電路包含用于接收所述第一時鐘信號的電容(208)和在所述電容(208)和所述接地端之間的二極管(209)。
35.如權(quán)利要求
31的升壓裝置，其中所述充電激勵電路(3A)包含第一電路(31)，其包括第一升壓切換元件(311)，連接至所述電源電壓端，用于生成所述電源電壓；和第i電路(3i)，其包括充電電容(3i1)，連接在所述接地端和所述充電電容之間的第一充電切換元件(3i2)，連接在所述充電電容和所述電源電壓端之間的第二充電切換元件(3i3)，和連接至所述充電電容和所述第二充電切換元件(3i3)的用于生成所述電源電壓的“i”倍的第二升壓切換元件(3i4)，其中i是范圍從2到L的整數(shù)，所述第K電路生成所述第一正電壓(K·VDD)，所述第L電路生成所述第二正電壓(L·VDD)。
36.如權(quán)利要求
35的升壓裝置，其中每一所述第一和第二升壓切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的P溝道MOS晶體管，所述第一充電切換元件包含由所述第二時鐘信號(φ1，
φ1)之一控制的N溝道MOS晶體管，所述第二充電切換元件包含由另一所述第二時鐘信號(φ1，
φ1)控制的P溝道MOS晶體管。
37.一種升壓裝置，包含第一電平移位電路(1)，用于接收第一時鐘信號(φ(1))，以生成具有一定電壓擺動(2·VDD)的第二時鐘信號(φ(2)，φ(3)，……，φ(K))，其中K是大于2的整數(shù)；第二電平移位電路(2)，用于接收所述第一時鐘信號，以生成具有相反相位的兩個第三時鐘信號(φ2，
φ2)；充電激勵電路(3)，連接至所述第一電平移位電路(1)，用于使用具有一定電壓擺動(2·VDD)的所述第二時鐘信號對電源電壓端處的電源電壓(VDD)進(jìn)行升壓，以生成正電壓(K·VDD)，其是電源電壓的K倍；和極性翻轉(zhuǎn)電路(7A)，連接至所述充電激勵電路(3)和所述第二電平移位電路(2)，用于使用所述第三時鐘信號(φ2，
φ2)翻轉(zhuǎn)所述正電壓，以生成絕對值與所述正電壓相同的負(fù)電壓(-K·VDD)，所述第三時鐘信號(φ2，
φ2)的高電平不高于所述電源電壓(VDD)，所述第三時鐘信號(φ2，
φ2)的低電平不低于所述負(fù)電壓(-K·VDD)。
38.如權(quán)利要求
37的升壓裝置，其中所述充電激勵電路(3)包含第一電路(31)，其包括第一升壓切換元件(311)，根據(jù)所述第一時鐘信號(φ1)連接至所述電源電壓端；第i電路(3i)，其包括充電電容(3i1)，連接在所述接地端和所述充電電容之間的第一充電切換元件(3i2)，連接在所述充電電容和所述電源電壓端之間的第二充電切換元件(3i3)，和連接至所述充電電容和所述第二充電切換元件(3i3)的用于生成所述電源電壓的“i”倍的第二升壓切換元件(3i4)，其中i是范圍從2到K的整數(shù)。
39.如權(quán)利要求
38的升壓裝置，其中所述第一升壓切換元件(311)包含由所述第一時鐘信號(φ1)控制的P溝道MOS晶體管，第i電路中的所述第一充電切換元件(3i2)包含由所述第一時鐘信號(φ1)控制的N溝道MOS晶體管，第i電路中的所述第二充電切換元件(3i3)包含由所述信號(φ2)控制的N溝道MOS晶體管，第i電路中的所述第二升壓切換元件(3i4)包含由所述信號(φ(i))控制的P溝道MOS晶體管。
40.如權(quán)利要求
38的升壓裝置，其中所述第一電平移位電路(1)包含由(i-2)·VDD、(i-1)·VDD和i·VDD供電的第i電平移位單元(1i)，其中i的范圍從2到K，VDD是電源電壓。
41.如權(quán)利要求
40的升壓裝置，其中所述第i電平移位單元(1i)包含第一和第二交叉耦合的負(fù)載N溝道MOS晶體管(271，272)，其源極接收所述(i-2)·VDD；第一和第二P溝道驅(qū)動MOS晶體管(273，274)，其源極接收所述(i-1)·VDD并且其漏極分別連接至所述第一和第二交叉耦合的負(fù)載N溝道MOS晶體管的漏極；第三和第四交叉耦合的負(fù)載P溝道MOS晶體管(275，276)，其源極接收所述i·VDD；和第三和第四N溝道驅(qū)動MOS晶體管(277，278)，其源極接收所述(i-2)·VDD并且其漏極分別連接至所述第三和第四交叉耦合的負(fù)載P溝道MOS晶體管的漏極，所述第一和第二P溝道驅(qū)動MOS晶體管(273，274)的柵極分別接收所述第(i-1)時鐘信號(φ(i-1))及其翻轉(zhuǎn)信號，所述第三和第四N溝道驅(qū)動MOS晶體管(277，278)的柵極分別連接至所述第一和第二交叉耦合的負(fù)載N溝道MOS晶體管的柵極，所述第四N溝道驅(qū)動MOS晶體管(278)的漏極通過倒相器(280)生成所述第i時鐘信號(φ(i))。
42.一種升壓裝置，包含電平移位電路(1)，用于接收第一時鐘信號(φ(1))，以生成具有一定電壓擺動(2·VDD)的第二時鐘信號(φ(2)，φ(3)，……，φ(K))，其中K是大于2的整數(shù)；和充電激勵電路(3)，連接至所述第一電平移位電路(1)，用于使用具有一定電壓擺動(2·VDD)的所述第二時鐘信號對電源電壓端處的電源電壓(VDD)進(jìn)行升壓，以生成正電壓(K·VDD)，其是電源電壓的K倍。
43.如權(quán)利要求
42的升壓裝置，其中所述充電激勵電路(3)包含第一電路(31)，其包括第一升壓切換元件(311)，連接至所述電源電壓端，用于根據(jù)所述第一時鐘信號生成所述電源電壓；和第i電路(3i)，其包括充電電容(3i1)，連接在所述接地端和所述充電電容之間的第一充電切換元件(3i2)，連接在所述充電電容和所述電源電壓端之間的第二充電切換元件(3i3)，和連接至所述充電電容和所述第二充電切換元件(3i3)的用于生成所述電源電壓的“i”倍的第二升壓切換元件(3i4)，其中i是范圍從2到K的整數(shù)。
44.如權(quán)利要求
43的升壓裝置，其中所述第一升壓切換元件(311)包含由所述第一時鐘信號(φ(1))控制的P溝道MOS晶體管，第i電路中的所述第一充電切換元件(3i2)包含由所述第一時鐘信號(φ(1))控制的N溝道MOS晶體管，第i電路中的所述第二充電切換元件(3i3)包含由所述第二時鐘信號(φ(2))控制的N溝道MOS晶體管，第i電路中的所述第二升壓切換元件(3i4)包含由所述第i時鐘信號(φ(i))控制的P溝道MOS晶體管。
45.如權(quán)利要求
43的升壓裝置，其中所述電平移位電路(1)包含由(i-2)·VDD、(i-1)·VDD和i·VDD供電的第i電平移位單元(1i)，其中i的范圍從2到K，VDD是電源電壓。
46.如權(quán)利要求
45的升壓裝置，其中所述第i電平移位單元(1i)包含第一和第二交叉耦合的負(fù)載N溝道MOS晶體管(271，272)，其源極接收所述(i-2)·VDD；第一和第二P溝道驅(qū)動MOS晶體管(273，274)，其源極接收所述(i-1)·VDD并且其漏極分別連接至所述第一和第二交叉耦合的負(fù)載N溝道MOS晶體管的漏極；第三和第四交叉耦合的負(fù)載P溝道MOS晶體管(275，276)，其源極接收所述i·VDD；和第三和第四N溝道驅(qū)動MOS晶體管(277，278)，其源極接收所述(i-2)·VDD并且其漏極分別連接至所述第三和第四交叉耦合的負(fù)載P溝道MOS晶體管的漏極，所述第一和第二P溝道驅(qū)動MOS晶體管(273，274)的柵極分別接收所述第(i-1)時鐘信號(φ(i-1))及其翻轉(zhuǎn)信號，所述第三和第四N溝道驅(qū)動MOS晶體管(277，278)的柵極分別連接到所述第一和第二交叉耦合的負(fù)載N溝道MOS晶體管的柵極，所述第四N溝道驅(qū)動MOS晶體管(278)的漏極通過倒相器(280)生成所述第i時鐘信號(φ(i))。
專利摘要
在一種升壓裝置中，第一電平移位電路(1)接收第一時鐘信號(φ0)，以生成兩個相位相反的第二時鐘信號(φ1，)；第二電平移位電路(2)接收第一時鐘信號，以生成兩個相位相反的第三時鐘信號(φ2，)。充電激勵電路(3)使用第二時鐘信號對電源電壓端處的電源電壓(V
文檔編號H01L27/04GKCN1280974SQ200310101255
公開日2006年10月18日 申請日期2003年10月16日
發(fā)明者野中義弘 申請人:日本電氣株式會社導(dǎo)出引文BiBTeX, EndNote, RefMan