本發(fā)明涉及半導(dǎo)體芯片，特別涉及一種具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊。

背景技術(shù)：

1、半導(dǎo)體芯片是在半導(dǎo)體片材上進行浸蝕，布線，制成的能實現(xiàn)某種功能的半導(dǎo)體器件，不只是硅芯片，常見的還包括砷化鎵，砷化鎵有毒，所以一些劣質(zhì)電路板不要好奇分解它，鍺等半導(dǎo)體材料，半導(dǎo)體也像汽車有潮流，二十世紀(jì)70年代，英特爾等美國企業(yè)在動態(tài)隨機存取內(nèi)存市場占上風(fēng)，為了滿足量產(chǎn)上的需求，半導(dǎo)體的電性必須是可預(yù)測并且穩(wěn)定的，因此包括摻雜物的純度以及半導(dǎo)體晶格結(jié)構(gòu)的品質(zhì)都必須嚴(yán)格要求。常見的品質(zhì)問題包括晶格的位錯、孿晶面或是堆垛層錯都會影響半導(dǎo)體材料的特性，對于一個半導(dǎo)體器件而言，材料晶格的缺陷通常是影響元件性能的主因。

2、專利號cn202010268574.2公開了集成疊層母排的雙面水冷sic半橋模塊封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)包括主體結(jié)構(gòu)、外部連接結(jié)構(gòu)以及散熱裝置，外部連接結(jié)構(gòu)和散熱裝置均與主體結(jié)構(gòu)相連。所述主體結(jié)構(gòu)包括上dbc、下dbc、sic半導(dǎo)體芯片、墊片。所述外部連接結(jié)構(gòu)包括疊層母排和交流母排，疊層母排又包括正極母排和負(fù)極母排。所述散熱器包括兩個水冷散熱器，分別與上dbc、下dbc相連。本封裝結(jié)構(gòu)的優(yōu)點是寄生電感的值低，均流效果好，散熱系數(shù)高以及散熱均衡，實現(xiàn)了裝置的小型化、模塊化、標(biāo)準(zhǔn)化設(shè)計，并且可以充分發(fā)揮sic器件的高速、高溫特性。

3、經(jīng)過檢索上述專利，發(fā)現(xiàn)半導(dǎo)體芯片存在以下不足：1、雜散電感是電路中不可避免的一種電磁干擾，當(dāng)電流在電路中通過時，會產(chǎn)生磁場，而當(dāng)磁場發(fā)生變化時則會產(chǎn)生電動勢，從而導(dǎo)致電磁波的輻射，這種高雜散電感會導(dǎo)致電壓尖峰和電流振蕩，這會降低系統(tǒng)的穩(wěn)定性和可靠性；2、高雜散電感導(dǎo)致的電流不均勻分布可能引起局部熱點，影響系統(tǒng)的熱管理。

4、故此，現(xiàn)提出一種新型的具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的在于提供一種具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊，以解決上述背景技術(shù)中提出的問題：

2、為了實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

3、一種具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊，包括底板，所述底板的上部設(shè)置有陶瓷覆銅板，所述陶瓷覆銅板的上部設(shè)置有芯片本體，所述芯片本體的上部可拆卸連接有一號母排，所述一號母排的上端可拆卸連接有二號母排，所述芯片本體和一號母排之間設(shè)置有驅(qū)動板，所述驅(qū)動板位于一號母排和二號母排的下方，且驅(qū)動板用于控制芯片本體，所述二號母排的上方設(shè)置有電感組件，所述電感組件的上方可拆卸連接有蓋板，所述一號母排的兩端和二號母排的兩端共同固定連接有兩組連接板，兩組所述連接板的上端中部均開有上下穿通的連接孔。

4、優(yōu)選的，所述一號母排和二號母排之間為疊層連接，且一號母排和二號母排的長度不同，

5、通過采用上述技術(shù)方案，疊層母排的結(jié)構(gòu)設(shè)計有利于降低回路中的雜散電感，進而有效減少電壓尖峰。

6、優(yōu)選的，所述芯片本體位于驅(qū)動板的下方，且芯片本體位于底板內(nèi)，

7、通過采用上述技術(shù)方案，半導(dǎo)體芯片在使用時，降低雜散電感，還能提高芯片的穩(wěn)定性和可靠性。

8、優(yōu)選的，所述一號母排和二號母排的上表面均設(shè)置有環(huán)氧粉末涂層母線，將環(huán)氧粉末涂層母線與納米銀離子結(jié)合，且一號母排和二號母排之間設(shè)置有絕緣層，

9、通過采用上述技術(shù)方案，半導(dǎo)體芯片在使用時，降低雜散電感，還能提高芯片的穩(wěn)定性和可靠性。

10、優(yōu)選的，所述環(huán)氧粉末涂層母線的摻雜離子為納米銀離子、硼離子或鋁離子，

11、通過采用上述技術(shù)方案，半導(dǎo)體芯片在使用時，降低雜散電感，還能提高芯片的穩(wěn)定性和可靠性。

12、優(yōu)選的，所述芯片本體的摻雜離子為氮離子、碳離子或磷離子，

13、通過采用上述技術(shù)方案，采用的環(huán)氧粉末涂層與納米銀離子結(jié)合，使得半導(dǎo)體芯片可以顯著提升其機械性能和耐腐蝕性。

14、優(yōu)選的，所述連接板與芯片本體的一側(cè)在金屬學(xué)上相連通，

15、通過采用上述技術(shù)方案，有助于減緩或分散高壓尖峰，進一步保護半導(dǎo)體芯片免受高電壓沖擊。

16、優(yōu)選的，所述電感組件設(shè)置有若干個電感板，若干個所述電感板均與芯片本體的一側(cè)在金屬學(xué)上相連通，

17、通過采用上述技術(shù)方案，進一步保護半導(dǎo)體芯片免受高電壓沖擊，提高芯片的穩(wěn)定性和可靠性。

18、與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：

19、1、在本發(fā)明中，通過在芯片本體上設(shè)置一號母排和二號母排，一號母排和二號母排之間疊層連接，且一號母排和二號母排上均設(shè)置有環(huán)氧粉末涂層母線，疊層母排的結(jié)構(gòu)設(shè)計有利于降低回路中的雜散電感，進而有效減少電壓尖峰，使得半導(dǎo)體芯片在使用時，降低雜散電感，還能提高芯片的穩(wěn)定性和可靠性；

20、2、在本發(fā)明中，通過疊層母排結(jié)構(gòu)，能夠?qū)Π雽?dǎo)體芯片實現(xiàn)均流改善，還有助于減少因電流不均而導(dǎo)致的局部熱聚集，進一步保護半導(dǎo)體芯片免受過熱損害，且采用的環(huán)氧粉末涂層與納米銀離子結(jié)合，使得半導(dǎo)體芯片可以顯著提升其機械性能和耐腐蝕性，有助于減緩或分散高壓尖峰，進一步保護半導(dǎo)體芯片免受高電壓沖擊。

技術(shù)特征：

1.一種具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊，包括底板(1)，其特征在于：所述底板(1)的上部設(shè)置有陶瓷覆銅板(9)，所述陶瓷覆銅板(9)的上部設(shè)置有芯片本體(2)，所述芯片本體(2)的上部可拆卸連接有一號母排(3)，所述一號母排(3)的上端可拆卸連接有二號母排(4)，所述芯片本體(2)和一號母排(3)之間設(shè)置有驅(qū)動板(10)，所述驅(qū)動板(10)位于一號母排(3)和二號母排(4)的下方，且驅(qū)動板(10)用于控制芯片本體(2)，所述二號母排(4)的上方設(shè)置有電感組件(5)，所述電感組件(5)的上方可拆卸連接有蓋板(6)，所述一號母排(3)的兩端和二號母排(4)的兩端共同固定連接有兩組連接板(7)，兩組所述連接板(7)的上端中部均開有上下穿通的連接孔(8)。

2.根據(jù)權(quán)利要求1所述的一種具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊，其特征在于：所述一號母排(3)和二號母排(4)之間為疊層連接，且一號母排(3)和二號母排(4)的長度不同。

3.根據(jù)權(quán)利要求1所述的一種具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊，其特征在于：所述芯片本體(2)位于驅(qū)動板(10)的下方，且芯片本體(2)位于底板(1)內(nèi)。

4.根據(jù)權(quán)利要求1所述的一種具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊，其特征在于：所述一號母排(3)和二號母排(4)的上表面均設(shè)置有環(huán)氧粉末涂層母線，將環(huán)氧粉末涂層母線與納米銀離子結(jié)合，且一號母排(3)和二號母排(4)之間設(shè)置有絕緣層。

5.根據(jù)權(quán)利要求4所述的一種具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊，其特征在于：所述環(huán)氧粉末涂層母線的摻雜離子為納米銀離子、硼離子或鋁離子。

6.根據(jù)權(quán)利要求1所述的一種具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊，其特征在于：所述芯片本體(2)的摻雜離子為氮離子、碳離子或磷離子。

7.根據(jù)權(quán)利要求1所述的一種具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊，其特征在于：所述連接板(7)與芯片本體(2)的一側(cè)在金屬學(xué)上相連通。

8.根據(jù)權(quán)利要求1所述的一種具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊，其特征在于：所述電感組件(5)設(shè)置有若干個電感板，若干個所述電感板均與芯片本體(2)的一側(cè)在金屬學(xué)上相連通。

技術(shù)總結(jié)
本發(fā)明公開了一種具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊，本發(fā)明涉及半導(dǎo)體芯片技術(shù)領(lǐng)域，包括底板，底板的上部設(shè)置有陶瓷覆銅板，陶瓷覆銅板的上部設(shè)置有芯片本體，芯片本體的上部可拆卸連接有一號母排，一號母排的上端可拆卸連接有二號母排，所述芯片本體和一號母排的之間設(shè)置有驅(qū)動板，驅(qū)動板位于一號母排和二號母排的下方，且驅(qū)動板用于控制芯片本體，二號母排的上方設(shè)置有電感組件，電感組件的上方可拆卸連接有蓋板。該具有疊層母排結(jié)構(gòu)的半導(dǎo)體模塊，疊層母排的結(jié)構(gòu)設(shè)計有利于降低回路中的雜散電感，進而有效減少電壓尖峰，有助于減緩或分散高壓尖峰，進一步保護半導(dǎo)體芯片免受高電壓沖擊，提高芯片的穩(wěn)定性和可靠性。

技術(shù)研發(fā)人員：袁磊,唐清潔,王凱鋒
受保護的技術(shù)使用者：合肥中恒微半導(dǎo)體有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/30