1.用于無刷直流電機(jī)驅(qū)動(dòng)芯片輸出管的過流保護(hù)電路，其特征在于：包括芯片輸出晶體管(M0)、傳輸晶體管(M2)和控制晶體管(M3)，傳輸晶體管(M2)用于將芯片輸出晶體管(M0)的飽和壓降(V0)作為采樣電壓傳輸至一比較器(U0)處，比較器(U0)用于將飽和壓降(V0)與一偏置電壓(Vref)進(jìn)行比較后對(duì)控制晶體管(M3)的柵極電壓進(jìn)行控制，控制晶體管(M3)用于對(duì)芯片輸出晶體管(M0)的柵極電壓進(jìn)行控制。
2.根據(jù)權(quán)利要求1所述的用于無刷直流電機(jī)驅(qū)動(dòng)芯片輸出管的過流保護(hù)電路，其特征在于：芯片輸出晶體管(M0)和傳輸晶體管(M2)的柵極均用于接入控制信號(hào)(clt)，芯片輸出晶體管(M0)的柵極還通過控制晶體管(M3)接入接地端(GND)。
3.根據(jù)權(quán)利要求2所述的用于無刷直流電機(jī)驅(qū)動(dòng)芯片輸出管的過流保護(hù)電路，其特征在于：芯片輸出晶體管(M0)和傳輸晶體管(M2)的柵極均通過不同的反相器接入控制信號(hào)(clt)。
4.根據(jù)權(quán)利要求2所述的用于無刷直流電機(jī)驅(qū)動(dòng)芯片輸出管的過流保護(hù)電路，其特征在于：芯片輸出晶體管(M0)、傳輸晶體管(M2)和控制晶體管(M3)均采用NMOS管，傳輸晶體管(M2)的漏極與芯片輸出晶體管(M0)的漏極連接，傳輸晶體管(M2)的源極與比較器(U0)的正相端連接，比較器(U0)的反相端接入偏置電壓(Vref)，比較器(U0)的輸出端接入控制晶體管(M3)的柵極，控制晶體管(M3)的漏極與芯片輸出晶體管(M0)的柵極連接，控制晶體管(M3)和芯片輸出晶體管(M0)的源極均接入接地端(GND)，控制信號(hào)(clt)同時(shí)接入芯片輸出晶體管(M0)和傳輸晶體管(M2)的柵極。