本實(shí)用新型涉及無刷直流電機(jī)驅(qū)動芯片過流保護(hù)電路技術(shù)領(lǐng)域，具體地說，涉及一種用于無刷直流電機(jī)驅(qū)動芯片輸出管的過流保護(hù)電路。

背景技術(shù)：

無刷直流電機(jī)是在有刷直流電機(jī)的基礎(chǔ)上發(fā)展起來的，由于其具有響應(yīng)速度快、調(diào)節(jié)精度高、易于維護(hù)等優(yōu)點(diǎn)，因而被廣泛應(yīng)用于多個技術(shù)領(lǐng)域。隨著技術(shù)的不斷發(fā)展，無刷直流電機(jī)驅(qū)動芯片的電流越來越大，為了保護(hù)驅(qū)動芯片，現(xiàn)有一般會在驅(qū)動芯片的輸出管加一個過流保護(hù)電路，用以保護(hù)驅(qū)動芯片輸出管不被流過的大電流燒毀。

如圖1所示，為一種用于無刷直流電機(jī)驅(qū)動芯片輸出管的過流保護(hù)電路。結(jié)合圖1，其在芯片輸出管M0的基礎(chǔ)上增設(shè)了一個冗余輸出管M1，控制信號同時輸入給芯片輸出管M0和冗余輸出管M1，并且通過設(shè)計芯片輸出管M0與冗余輸出管M1的大小成一定比例而使得流過冗余輸出管M1與芯片輸出管M0的電流比例成1：N；另外，在冗余輸出管M1的源極設(shè)置一采樣電阻R，從而獲取采樣電壓V1并輸出給一比較器的正相端，該比較器的反相端設(shè)置一偏置電壓Vref，該比較器的輸出端用于控制一控制管M2的導(dǎo)通與否，該控制管M2接于芯片輸出管M0的柵極與接地端之間；通過該種設(shè)計，使得當(dāng)芯片輸出管M0處的電流NI過大時，冗余輸出管M1處電流I也相應(yīng)較大，從而采樣電壓V1也較大，當(dāng)采樣電壓V1大于偏置電壓Vref時，比較器輸出為高并控制控制管M2導(dǎo)通，此時芯片輸出管M0的柵極電壓被拉低，從而通過關(guān)斷芯片輸出管M0處電流而實(shí)現(xiàn)過流保護(hù)功能。

但是上述的一種電路設(shè)計存在以下問題：1、很難調(diào)節(jié)芯片輸出管M0與冗余輸出管M1的尺寸，使流過它們的電流比例是N：1，從而所制作處的器件離散性較大；2、采樣電阻R的離散性也較大。故而該種設(shè)計很難對過流保護(hù)閾值進(jìn)行較精確的設(shè)定。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的內(nèi)容是提供一種用于無刷直流電機(jī)驅(qū)動芯片輸出管的過流保護(hù)電路，其能夠克服現(xiàn)有技術(shù)的某種或某些缺陷。

根據(jù)本實(shí)用新型的用于無刷直流電機(jī)驅(qū)動芯片輸出管的過流保護(hù)電路，其包括芯片輸出晶體管、傳輸晶體管和控制晶體管，傳輸晶體管用于將芯片輸出晶體管的飽和壓降作為采樣電壓傳輸至一比較器處，比較器用于將飽和壓降與一偏置電壓進(jìn)行比較后對控制晶體管的柵極電壓進(jìn)行控制，控制晶體管用于對芯片輸出晶體管的柵極電壓進(jìn)行控制。

本實(shí)用新型中，通過直接采集芯片輸出晶體管的飽和壓降作為采樣電壓，能夠省去采樣電阻和冗余輸出管，從而能夠較佳地控制過流保護(hù)閾值，較佳地避免了因器件離散型對過流保護(hù)閾值的影響。

作為優(yōu)選，芯片輸出晶體管和傳輸晶體管的柵極均用于接入控制信號，芯片輸出晶體管的柵極還通過控制晶體管接入接地端。

作為優(yōu)選，芯片輸出晶體管和傳輸晶體管的柵極均通過不同的反相器接入控制信號。

作為優(yōu)選，芯片輸出晶體管、傳輸晶體管和控制晶體管均采用NMOS管，傳輸晶體管的漏極與芯片輸出晶體管的漏極連接，傳輸晶體管的源極與比較器的正相端連接，比較器的反相端接入偏置電壓，比較器的輸出端接入控制晶體管的柵極，控制晶體管的漏極與芯片輸出晶體管的柵極連接，控制晶體管和芯片輸出晶體管的源極均接入接地端，控制信號同時接入芯片輸出晶體管和傳輸晶體管的柵極。

附圖說明

圖1為采用冗余輸出管的無刷直流電機(jī)驅(qū)動芯片過流保護(hù)電路的示意圖；

圖2為實(shí)施例1中的用于無刷直流電機(jī)驅(qū)動芯片輸出管的過流保護(hù)電路的示意圖。

具體實(shí)施方式

為進(jìn)一步了解本實(shí)用新型的內(nèi)容，結(jié)合附圖和實(shí)施例對本實(shí)用新型作詳細(xì)描述。應(yīng)當(dāng)理解的是，實(shí)施例僅僅是對本實(shí)用新型進(jìn)行解釋而并非限定。

實(shí)施例1

如圖2所示，本實(shí)施例提供了一種用于無刷直流電機(jī)驅(qū)動芯片輸出管的過流保護(hù)電路，其包括芯片輸出晶體管M0、傳輸晶體管M2和控制晶體管M3，傳輸晶體管M2用于將芯片輸出晶體管M0的飽和壓降V0作為采樣電壓傳輸至一比較器U0處，比較器U0用于將飽和壓降V0與一偏置電壓Vref進(jìn)行比較后對控制晶體管M3的柵極電壓進(jìn)行控制，控制晶體管M3用于對芯片輸出晶體管M0的柵極電壓進(jìn)行控制。

本實(shí)施例中，芯片輸出晶體管M0和傳輸晶體管M2的柵極均用于接入控制信號clt，芯片輸出晶體管M0的柵極還通過控制晶體管M3接入接地端GND。芯片輸出晶體管M0和傳輸晶體管M2的柵極均通過不同的反相器I1和I2接入控制信號clt。

本實(shí)施例中，芯片輸出晶體管M0、傳輸晶體管M2和控制晶體管M3均采用NMOS管，傳輸晶體管M2的漏極與芯片輸出晶體管M0的漏極連接，傳輸晶體管M2的源極與比較器U0的正相端連接，比較器U0的反相端接入偏置電壓Vref，比較器U0的輸出端接入控制晶體管M3的柵極，控制晶體管M3的漏極與芯片輸出晶體管M0的柵極連接，控制晶體管M3和芯片輸出晶體管M0的源極均接入接地端GND，控制信號clt同時接入芯片輸出晶體管M0和傳輸晶體管M2的柵極。

本實(shí)施例中的過流保護(hù)電路的工作原理如下：電機(jī)驅(qū)動芯片電流加載于芯片輸出晶體管M0的漏極，傳輸晶體管M2將輸出晶體管M0的飽和壓降V0傳輸至比較器U0的正相端，因比較器U0的反相端處設(shè)有偏置電壓Vref(偏置電壓Vref的大小即為過流保護(hù)閾值大小)，故當(dāng)飽和壓降V0大于偏置電壓Vref時，比較器U0的輸出為正從而使控制晶體管M3導(dǎo)通；此時，輸出晶體管M0的柵極電壓被拉低，從而使得輸出晶體管M0關(guān)斷，從而能夠有效地對輸出晶體管M0進(jìn)行過流保護(hù)。

另外，控制信號clt還能夠同時對輸出晶體管M0和傳輸晶體管M2的通斷進(jìn)行控制。

以上示意性的對本實(shí)用新型及其實(shí)施方式進(jìn)行了描述，該描述沒有限制性，附圖中所示的也只是本實(shí)用新型的實(shí)施方式之一，實(shí)際的結(jié)構(gòu)并不局限于此。所以，如果本領(lǐng)域的普通技術(shù)人員受其啟示，在不脫離本實(shí)用新型創(chuàng)造宗旨的情況下，不經(jīng)創(chuàng)造性的設(shè)計出與該技術(shù)方案相似的結(jié)構(gòu)方式及實(shí)施例，均應(yīng)屬于本實(shí)用新型的保護(hù)范圍。