本發(fā)明涉及逆變器控制系統(tǒng)領(lǐng)域，具體涉及一種基于fpga（fieldprogrammablegatearray，現(xiàn)場(chǎng)可編程門陣列）的參數(shù)化的多相svpwm（spacevectorpulsewidthmodulation，空間向量脈沖寬度調(diào)制）信號(hào)發(fā)生器。

背景技術(shù)：

svpwm技術(shù)在電機(jī)驅(qū)動(dòng)系統(tǒng)中得到了廣泛應(yīng)用，由3相電動(dòng)機(jī)和變頻調(diào)速器組成的系統(tǒng)占據(jù)主導(dǎo)地位，然而在大功率、高可靠性和低直流母線電壓的場(chǎng)合，多相驅(qū)動(dòng)系統(tǒng)比3相驅(qū)動(dòng)系統(tǒng)更有優(yōu)勢(shì)，多相驅(qū)動(dòng)系統(tǒng)是指相數(shù)大于3的驅(qū)動(dòng)系統(tǒng)，多相驅(qū)動(dòng)系統(tǒng)可以實(shí)現(xiàn)低壓大功率驅(qū)動(dòng)，多相驅(qū)動(dòng)系統(tǒng)可以在缺相的情況下運(yùn)行，提高系統(tǒng)的可靠性和安全性，多相驅(qū)動(dòng)系統(tǒng)還可以降低電動(dòng)機(jī)的轉(zhuǎn)矩脈動(dòng)，降低噪聲。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于，提出一種參數(shù)化的多相svpwm信號(hào)發(fā)生器，該多相svpwm信號(hào)發(fā)生器的輸出相數(shù)、節(jié)拍定時(shí)器和死區(qū)定時(shí)器的位數(shù)由參數(shù)決定，經(jīng)計(jì)算機(jī)程序編譯，可以生成指定相數(shù)，指定節(jié)拍定時(shí)器位數(shù)和指定死區(qū)定時(shí)器位數(shù)的svpwm信號(hào)發(fā)生器。

本發(fā)明提出的多相svpwm信號(hào)發(fā)生器，分別與功率驅(qū)動(dòng)電路、微處理器或者數(shù)字信號(hào)處理器電路相連接，該多相svpwm信號(hào)發(fā)生器包括：

接口模塊，微處理器或者數(shù)字信號(hào)處理器電路通過接口模塊向多相svpwm信號(hào)發(fā)生器發(fā)送控制指令和數(shù)據(jù)；

節(jié)拍發(fā)生器模塊，用于產(chǎn)生多相svpwm信號(hào)發(fā)生器工作所需要的節(jié)拍信號(hào)；

波形發(fā)生器模塊，按照用戶程序指定的扇區(qū)號(hào)和節(jié)拍發(fā)生器產(chǎn)生的節(jié)拍信號(hào)，輸出svpwm脈沖波形信號(hào)；

死區(qū)控制模塊，根據(jù)用戶程序輸入的死區(qū)延遲時(shí)間對(duì)輸出脈沖信號(hào)進(jìn)行延遲處理；

波形數(shù)據(jù)修改模塊，多相svpwm信號(hào)發(fā)生器處于停止?fàn)顟B(tài)時(shí)，用戶程序可以通過波形數(shù)據(jù)修改模塊對(duì)波形發(fā)生器模塊中的波形數(shù)據(jù)進(jìn)行修改。

所述接口模塊接收來自微處理器或者數(shù)字信號(hào)處理器的扇區(qū)（相帶）編號(hào)、節(jié)拍定時(shí)值、死區(qū)定時(shí)值等參數(shù)和啟動(dòng)、停止svpwm信號(hào)發(fā)生器、允許死區(qū)、禁止死區(qū)等命令，所述接口模塊將節(jié)拍定時(shí)值送到所述節(jié)拍發(fā)生器模塊，將死區(qū)定時(shí)值送到所述死區(qū)控制模塊，將扇區(qū)（相帶）編號(hào)送到波形發(fā)生器模塊、按照用戶程序的命令啟動(dòng)或者停止svpwm信號(hào)發(fā)生器，允許或者禁止死區(qū)控制模塊的工作。

多相svpwm信號(hào)發(fā)生器處于停止?fàn)顟B(tài)時(shí)，所述接口模塊可以接收用戶程序的命令和數(shù)據(jù)，對(duì)波形發(fā)生器模塊中的波形數(shù)據(jù)進(jìn)行修改。

收到啟動(dòng)命令后，所述節(jié)拍發(fā)生器模塊開始工作，按照節(jié)拍定時(shí)值產(chǎn)生節(jié)拍信號(hào)，并將其送到所述波形發(fā)生器模塊。

所述波形發(fā)生器模塊按照扇區(qū)編號(hào)和節(jié)拍值產(chǎn)生svpwm波形信號(hào)，并將其送到所述死區(qū)控制模塊。

所述死區(qū)控制模塊將波形發(fā)生器模塊輸出的每一相svpwm脈沖信號(hào)波形變成差分輸出信號(hào)，允許插入死區(qū)時(shí)，所述死區(qū)控制模塊在svpwm波形的差分信號(hào)中插入死區(qū)，再輸出到多相svpwm信號(hào)發(fā)生器的輸出引腳，禁止死區(qū)時(shí)，svpwm波形的差分信號(hào)直接輸出到多相svpwm信號(hào)發(fā)生器的輸出引腳。

相數(shù)不同的svpwm信號(hào)發(fā)生器，其電路內(nèi)部具體結(jié)構(gòu)，輸入、輸出引腳數(shù)目、波形數(shù)據(jù)表及其初始化數(shù)據(jù)文件都是不同的，但是其總體電路結(jié)構(gòu)是相似的，對(duì)于相數(shù)不同的svpwm信號(hào)發(fā)生器，可以通過參數(shù)計(jì)算其輸入、輸出引腳數(shù)目，根據(jù)參數(shù)用算法生成svpwm信號(hào)發(fā)生器的波形數(shù)據(jù)表。

本發(fā)明用符合ieee（國(guó)際電工委員會(huì)）1364-2005標(biāo)準(zhǔn)的verilog語言編寫，使用特定數(shù)據(jù)類型來定義多相svpwm信號(hào)發(fā)生器的輸入、輸出引腳和模塊內(nèi)部的連線，代碼經(jīng)計(jì)算機(jī)編譯，可以生成指定相數(shù)，指定節(jié)拍定時(shí)器位數(shù)和指定死區(qū)定時(shí)器位數(shù)的svpwm信號(hào)發(fā)生器。

本發(fā)明總結(jié)了svpwm信號(hào)發(fā)生器的波形數(shù)據(jù)表的生成規(guī)律，確定了3~16相svpwm波形數(shù)據(jù)表的結(jié)構(gòu)，并用算法生成了3~16相svpwm波形數(shù)據(jù)表。

本發(fā)明提出了根據(jù)參數(shù)對(duì)指定相數(shù)的svpwm信號(hào)發(fā)生器的波形數(shù)據(jù)表進(jìn)行初始化的方法。

本發(fā)明提出的多相svpwm信號(hào)發(fā)生器可以通過程序?qū)ζ洳ㄐ螖?shù)據(jù)表中的數(shù)據(jù)進(jìn)行在線修改。

附圖說明

圖1為多相svpwm信號(hào)發(fā)生器的結(jié)構(gòu)示意圖；

圖2為實(shí)施例1所生成的4相svpwm信號(hào)發(fā)生器rtl（registertransitionlevel，寄存器傳輸級(jí)）電路圖；

圖3為實(shí)施例1所生成的9相svpwm信號(hào)發(fā)生器rtl電路圖；

圖4為6相svpwm信號(hào)發(fā)生器允許死區(qū)時(shí)的輸出波形圖；

圖5為實(shí)施例1所生成的4相svpwm信號(hào)發(fā)生器的波形圖；

圖6為實(shí)施例1所生成的9相svpwm信號(hào)發(fā)生器的波形圖。

具體實(shí)施方式

本發(fā)明提出的多相svpwm信號(hào)發(fā)生器用符合ieee（國(guó)際電工委員會(huì)）1364-2005標(biāo)準(zhǔn)的verilog語言編寫。

頂層模塊與各個(gè)功能模塊中均聲明了以下參數(shù)：參數(shù)n，該參數(shù)用于確定多相svpwm信號(hào)發(fā)生器的相數(shù)；參數(shù)l，該參數(shù)用于確定節(jié)拍定時(shí)器的位數(shù)；參數(shù)m，該參數(shù)用于確定死區(qū)定時(shí)器的位數(shù)；按照verilog語言標(biāo)準(zhǔn)，這些參數(shù)能夠從頂層模塊向下層模塊傳遞，即只需要修改頂層模塊中的參數(shù)就可以改變所有模塊中的同一參數(shù)值。

實(shí)施例1：

本發(fā)明提出的多相svpwm信號(hào)發(fā)生器的結(jié)構(gòu)如圖1所示，包括：頂層模塊svpwm_nse、接口模塊bus_nse、節(jié)拍發(fā)生器模塊rg_nse、波形發(fā)生器模塊wg_nse、死區(qū)控制模塊db_nse和波形數(shù)據(jù)修改模塊rw_nse。

本發(fā)明提出的多相svpwm信號(hào)發(fā)生器能夠根據(jù)不同的相數(shù)n，節(jié)拍定時(shí)器位數(shù)l（缺省值16）和死區(qū)定時(shí)器位數(shù)m（缺省值8），經(jīng)計(jì)算機(jī)程序編譯后，生成指定相數(shù)的svpwm信號(hào)發(fā)生器，圖2是n=4時(shí)，編譯生成的4相svpwm信號(hào)發(fā)生器rtl（寄存器傳輸級(jí)）電路圖；圖3是n=9時(shí)，編譯生成的9相svpwm信號(hào)發(fā)生器rtl（寄存器傳輸級(jí)）電路圖。

下面具體介紹各個(gè)模塊的功能：

接口模塊，由節(jié)拍定時(shí)值寄存器、死區(qū)定時(shí)值寄存器、控制寄存器、波形數(shù)據(jù)修改寄存器以及微處理器接口等組成，負(fù)責(zé)接收由微處理器或者數(shù)字信號(hào)處理器發(fā)來的控制命令、定時(shí)參數(shù)、波形數(shù)據(jù)等。

節(jié)拍定時(shí)值寄存器中存放微處理器或者數(shù)字信號(hào)處理器發(fā)來的節(jié)拍定時(shí)值，節(jié)拍定時(shí)值寄存器的輸出連接到節(jié)拍發(fā)生器，節(jié)拍發(fā)生器按照節(jié)拍定時(shí)值產(chǎn)生節(jié)拍信號(hào)。

死區(qū)定時(shí)值寄存器中存放微處理器或者數(shù)字信號(hào)處理器發(fā)來的死區(qū)定時(shí)值，死區(qū)定時(shí)值寄存器的輸出連接到死區(qū)控制模塊，死區(qū)控制模塊按照死區(qū)定時(shí)值在svpwm脈沖信號(hào)中插入死區(qū)。

控制寄存器中存放微處理器或者數(shù)字信號(hào)處理器發(fā)來的控制命令，控制命令包括啟動(dòng)、停止命令，允許、禁止死區(qū)命令，控制命令中還包含svpwm信號(hào)的扇區(qū)（相帶）編號(hào)，扇區(qū)編號(hào)與節(jié)拍發(fā)生器產(chǎn)生的節(jié)拍信號(hào)一同組成二維地址，控制波形發(fā)生器模塊生成svpwm信號(hào)波形。

波形數(shù)據(jù)修改寄存器與波形數(shù)據(jù)修改模塊協(xié)同工作，當(dāng)多相svpwm信號(hào)發(fā)生器處于停止?fàn)顟B(tài)時(shí)，用戶程序可以向波形數(shù)據(jù)修改寄存器寫入新的波形數(shù)據(jù)，以替代波形發(fā)生器模塊中原有的波形數(shù)據(jù)。

接口模塊地址空間的確定，n相svpwm信號(hào)發(fā)生器的輸出信號(hào)每周期的節(jié)拍數(shù)為2n+1，因此節(jié)拍定時(shí)值寄存器和死區(qū)定時(shí)值寄存器的數(shù)目為2n，這些寄存器在基地址上順序排列，地址增量為2（最大節(jié)拍計(jì)數(shù)值為16位，最大死區(qū)計(jì)數(shù)值為8位），因此n相svpwm信號(hào)發(fā)生器所需的地址位數(shù)w=，為上取整函數(shù)。

節(jié)拍發(fā)生器模塊，由計(jì)數(shù)器和比較器單元組成，負(fù)責(zé)生成每周期2n+1個(gè)節(jié)拍信號(hào)。

波形發(fā)生器模塊，波形發(fā)生器模塊是1個(gè)位的同步存儲(chǔ)器，當(dāng)n相svpwm信號(hào)發(fā)生器工作時(shí)，讀出信號(hào)一直有效，寫入信號(hào)一直無效，存儲(chǔ)器處于只讀狀態(tài)，扇區(qū)編碼和節(jié)拍值分別作為存儲(chǔ)器的行、列地址，在系統(tǒng)時(shí)鐘驅(qū)動(dòng)下，輸出svpwm脈沖信號(hào)波形。

同步存儲(chǔ)器尺寸的確定，n相svpwm信號(hào)的扇區(qū)（相帶）數(shù)為2n，每個(gè)n相svpwm信號(hào)周期由2n+1個(gè)節(jié)拍組成，且每個(gè)周期的svpwm信號(hào)波形在時(shí)間軸上前后對(duì)稱，因此波形數(shù)據(jù)表的大小為位。

同步存儲(chǔ)器的初始化，波形發(fā)生器模塊中的verilog語言代碼能夠按照參數(shù)n的數(shù)值（n=3~16），選擇對(duì)應(yīng)的數(shù)據(jù)文件，對(duì)波形數(shù)據(jù)表進(jìn)行初始化。

死區(qū)控制模塊，死區(qū)控制模塊將波形發(fā)生器模塊輸出的每一相svpwm脈沖信號(hào)波形變成差分輸出信號(hào)，并且在允許死區(qū)時(shí)，按照用戶程序輸入的死區(qū)定時(shí)值在每一相差分輸出信號(hào)中插入死區(qū)延遲，如圖4所示。

波形數(shù)據(jù)修改模塊，當(dāng)n相svpwm信號(hào)發(fā)生器停止工作時(shí)，向波形數(shù)據(jù)修改寄存器寫入允許修改數(shù)據(jù)命令，使得讀出信號(hào)一直無效，寫入信號(hào)一直有效，存儲(chǔ)器進(jìn)入只寫狀態(tài)，用戶程序通過波形數(shù)據(jù)修改寄存器連續(xù)寫入波形數(shù)據(jù)后，再向波形數(shù)據(jù)修改寄存器寫入停止修改數(shù)據(jù)命令，關(guān)閉存儲(chǔ)器的寫入信號(hào)，修改數(shù)據(jù)過程完成。

圖5為相數(shù)n=4時(shí)，編譯生成的4相svpwm信號(hào)發(fā)生器在測(cè)試時(shí)產(chǎn)生的輸出波形；圖6為相數(shù)n=9時(shí)，編譯生成的9相svpwm信號(hào)發(fā)生器在測(cè)試時(shí)產(chǎn)生的輸出波形。

本發(fā)明是基于fpga（現(xiàn)場(chǎng)可編程門陣列）技術(shù)實(shí)現(xiàn)的，使得參數(shù)化的多相svpwm信號(hào)發(fā)生器既可以編程在fpga芯片中，與微處理器或者數(shù)字信號(hào)處理器電路共同組成空間向量脈沖寬度調(diào)制器電路；也可以作為參數(shù)化的庫元件與片上微處理器一起集成在fpga芯片中，組成芯片上嵌入式系統(tǒng)。

以上所說明的本發(fā)明實(shí)施方式，并不構(gòu)成對(duì)本發(fā)明保護(hù)范圍的限定，任何在本發(fā)明的精神和原則之內(nèi)所做的修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的權(quán)利要求保護(hù)范圍之內(nèi)。