專利名稱：一種電流采樣電路的制作方法
技術領域：
本實用新型屬于芯片設計技術領域，尤其涉及一種電流采樣電路設計。
背景技術：
開關電源是利用現(xiàn)代電力電子技術，通過控制開關管通斷的時間比率來維持輸出電壓穩(wěn)定的一種電源。如何對開關電源芯片進行簡單、準確、快速地采樣，關系到整個開關電源芯片性能的好壞。目前，開關電源中常用的電流采樣方法有電阻采樣、磁采樣、MOSFET 采樣等。在介紹電流采樣電路在前，先對NMOS管漏極電流進行說明工作在線性區(qū)的NMOS
爐廠/\ 1 2
管漏極電流為/ = ^Cffic I (Vgs-Vth)Vds--Vds2，μ n為電子的遷移率，C。x為單位面積
的柵氧化層電容，W為柵的寬度，L為柵的長度，Ves為柵源兩極之間的電壓，Vth為NMOS 管的閾值電壓，Vds為漏源兩極之間的電壓，如果，工作在深線性區(qū)，其漏極電流表達式為
W /X
I = μβοχ -F1Ji705，電流采樣電路，一般用工作在深線性區(qū)的NMOS管進行電流采樣。現(xiàn)有的開關電源中主要采用如下兩種電流采樣電路第一種電流采樣電路如圖1所示，在此電路中，利用功率管麗1和采樣管麗2構成電流鏡，如果功率管麗1的柵的寬長比為(Wzl)1，采樣管麗2的柵的寬長比為(W/L)2，在理想的情況下，麗1管的源極、柵極、漏極電位分別與麗2的源極、柵極、漏極電位相等，采樣管
的電流和功率管的電流11(1_之比為常數(shù)，一 =，通過調(diào)整功率管MNl和采樣
ι M臓W/L\
管麗2的寬長比，可以獲得所需要的電流采樣比。但是這種電路在實際應用時，麗1管的源極電位和麗2的源極電位并不一定相等，結果造成麗1管和麗2的漏源兩極之間的電壓也不相等，進而使得采樣管的電流和功率管的電流之比并非為常數(shù)，因此采樣精度不高，限制了它的應用。第二種電流采樣電路如圖2所示，運算放大器AO分別在采樣管MN4和功率管麗3 的源極電位進行采樣作比較，將比較結果反饋輸入到NMOS管MN5的柵極，通過改變NMOS管麗5的漏源電阻來改變采樣管MN4的源極電位，將功率管麗3管和采樣管MN4的源極電位鉗位到相等。這樣，功率管MN3管和采樣管MN2管的柵漏源電位均相等，采樣電流精度更高。 但是這種電路結構嚴格要求功率管MN3的漏源兩極之間的電壓Vds3和采樣管MN4漏源兩極之間的電壓Vds4相等，即Vio = Vds4，這樣就造成這種電流采樣電路在具體的電路應用中有一定的局限性。

實用新型內(nèi)容本實用新型的目的是為了解決現(xiàn)有的電流采樣電路存在的問題，提出了一種電流采樣電路。為了實現(xiàn)上述目的，本實用新型的技術方案是一種電流采樣電路，包括第一 NMOS管，第二 NMOS管，第三NMOS管，第一電阻，其特征在于，還包括第一單端輸出運算放大器，第二單端輸出運算放大器，第三單端輸出運算放大器，第一雙端輸出運算放大器，第二雙端輸出運算放大器，第一乘法器，第二乘法器；其中，第一 NMOS管的柵極分別連接到第一單端輸出運算放大器的正輸入端、第二單端輸出運算放大器的正輸入端和第二 NMOS管的柵極，第一 NMOS管的源極分別連接到第一單端輸出運算放大器的負輸入端、第一乘法器的第二輸入端和第一電阻的一端，第一電阻的另一端接地，第一 NMOS管的漏極分別與第二 NMOS管的漏極、第一乘法器的第一輸入端和第二乘法器的第一輸入端相連；第二 NMOS管的源極分別連接第二單端輸出運算放大器負輸入端、第二乘法器的第二輸入端和第三NMOS 管的漏極，第一單端輸出運算放大器的輸出端接第一雙端輸出的運算放大器的正輸入端， 第一雙端輸出的運算放大器的負輸入端接外部的基準電壓源，外部的基準電壓源的大小 *VTH，其中， 是第一單端輸出運算放大器的放大增益，第一雙端輸出的運算放大器的兩個輸出端分別接第一乘法器第三、第四輸入端，第二單端輸出運算放大器的輸出端接第二雙端輸出的運算放大器的正輸入端，第二雙端輸出的運算放大器的負輸入端接外部的基準電壓源，外部的基準電壓源的大小a2*VTH，其中，％是第二單端輸出運算放大器的放大增益， 第二雙端輸出的運算放大器的兩個輸出端分別接第二乘法器第三、第四輸入端，第一乘法器的輸出端接第三單端輸出運算放大器正輸入端，第二乘法器的輸出端接第三單端輸出運算放大器負輸入端，第三單端輸出運算放大器輸出端接第三NMOS管的柵極，第三NMOS管的源極接地。本實用新型的有益效果本實用新型通過采用五個運算放大器和兩個乘法器，并利用第三NMOS管進行負反饋，實現(xiàn)了第一 NMOS管和第二 NMOS管漏源兩極之間的電壓成比例，在有效實現(xiàn)電流采樣的同時，突破了采樣技術中要求功率管和采樣管的三端電位完全一致的局限，相比于傳統(tǒng)的電流采樣結構，該電路結構的靈活性更大，同時提高了采樣電流精度。

圖1為傳統(tǒng)的一種電流采樣電路結構示意圖。圖2為傳統(tǒng)的帶負反饋的電流采樣電路結構示意圖。圖3為本實用新型實施例的電流采樣電路結構示意圖。圖4為本實用新型實施例的乘法器的具體電路結構示意圖。圖5為本實用新型實施例的仿真結果示意圖。
具體實施方式
以下結合附圖和具體的實施例對本實用新型作進一步的闡述。本實用新型實施例的電流采樣電路如圖3所示，包括第一 NMOS管MN6，第二 NMOS 管麗7，第三NMOS管MN8，第一電阻R4，還包括第一單端輸出運算放大器Al，第二單端輸出運算放大器A2，第三單端輸出運算放大器A5，第一雙端輸出運算放大器A3，第二雙端輸出運算放大器A4，第一乘法器Bl，第二乘法器B2，第一 NMOS管MN6的柵極分別連接到第一單
4端輸出運算放大器Al的正輸入端、第二單端輸出運算放大器A2的正輸入端和第二 NMOS管麗7的柵極，第一 NMOS管MN6的源極分別連接到第一單端輸出運算放大器Al的負輸入端、 第一乘法器Bl的第二輸入端和第一電阻R4的一端，第一電阻R4的另一端接地，第一 NMOS 管MN6的漏極分別與第二 NMOS管MN7的漏極、第一乘法器Bl的第一輸入端和第二乘法器 B2的第一輸入端相連；第二 NMOS管麗7的源極分別連接第二單端輸出運算放大器A2負輸入端、第二乘法器B2的第二輸入端和第三NMOS管MN8的漏極，第一單端輸出運算放大器Al 的輸出端接第一雙端輸出的運算放大器A3的正輸入端，第一雙端輸出的運算放大器A3的負輸入端接外部的基準電壓源，外部的基準電壓源的大小ai*vTH，其中，％是第一單端輸出運算放大器Al的放大增益，第一雙端輸出的運算放大器A3的兩個輸出端分別接第一乘法器Bl第三、第四輸入端，第二單端輸出運算放大器A2的輸出端接第二雙端輸出的運算放大器A4的正輸入端，第二雙端輸出的運算放大器A4的負輸入端接外部的基準電壓源，外部的基準電壓源的大小 *VTH，其中， 是第二雙端輸出運算放大器A4的放大增益，第二雙端輸出的運算放大器A4的兩個輸出端分別接第二乘法器B2第三、第四輸入端，第一乘法器Bl 的輸出端接第三單端輸出運算放大器A5正輸入端，第二乘法器B2的輸出端接第三單端輸出運算放大器A5負輸入端，第三單端輸出運算放大器A5輸出端接第三NMOS管MN8的柵極， 第三NMOS管MN8的源極接地。這里的第一 NMOS管MN6為功率管，第二 NMOS管MN7為采樣管，這里所述的NMOS 管型號和性能完全相同，Vth為NMOS管的閾值電壓。這里，第一 NMOS管MN6，第二 NMOS管麗7，第一單端輸出運算放大器Al，第二單端輸出運算放大器A2，第三單端輸出運算放大器A5，第一雙端輸出運算放大器A3，第二雙端輸出運算放大器A4為本領域技術人員的公知常識，在此不再進行詳細闡述。第一乘法器Bl和第二乘法器B2的結構相同，如圖4所示，它由兩級構成，第一級為吉爾伯特單元，由 NMOS 管 MN9，NMOS 管 MN10，NMOS 管 MN11，NMOS 管 MN12，NMOS 管 MN13， NMOS管MN14，NMOS管MN15，電阻R6，電阻R7組成，可以實現(xiàn)乘法功能；第二級由PMOS管 MP1，PMOS管MP2，匪OS管MN16，匪OS管麗17組成，實現(xiàn)雙端輸出轉(zhuǎn)變?yōu)閱味溯敵?。該電路的連接關系為NM0S管MN9的柵極作為乘法器的第一對輸入Vinl的第一輸入端，接NMOS管MNlO的柵極，NMOS管MN9的源極分別接NMOS管MN12的源極、NMOS管 MNl3的漏極，NMOS管MN9的漏極分別接電阻R6的一端、NMOS管MNl 1的漏極和NMOS管MN16 的柵極，電阻R6的另一端接外部電源VCC，NM0S管麗10的柵極分別接NMOS管麗12的漏極和電阻R7的一端，電阻R7的另一端接外部電源VCC，NMOS管麗11的柵極作為乘法器的第一對輸入Vinl的第二輸入端，分別接NMOS管麗12的柵極、NMOS管麗17的柵極，NMOS管麗11的源極分別接麗10的源極、NMOS管麗14的漏極，麗13的柵極作為乘法器的第二對輸入Vin2的第一輸入端，麗13的源極分別接NMOS管麗14的源極、匪OS管麗15的漏極， NMOS管MN14的柵極作為乘法器的第二對輸入Vin2的第二輸入端，NMOS管MN15的源極接地，NMOS管麗15的柵極分別接PMOS管MPl的柵極、PMOS管MPl的漏極、PMOS管MP2的柵極，PMOS管MPl的源極接外部電源VCC，并與PMOS管MP2的源極相連接，PMOS管MP2的漏極分別接匪OS管麗17的漏極，NMOS管麗17的源極分別接匪OS管麗16的源極和地，PMOS 管MP2的漏極即為乘法器的輸出端VQUT。這里第一對輸入Vinl和第二對輸入Vin2構成了乘法器的四個輸入端，分別作為乘法器的第一、第二、第三和第四輸入端。上述電路通過合理選取管子，調(diào)整參數(shù)，可以實現(xiàn)輸出電壓等于兩項輸入電壓的乘積，即有Vot = Vinl*Vin2，這里“合理選取管子，調(diào)整參數(shù)”屬于本領域的公知常識，在此不再進行詳細描述。在圖3中，第一單端輸出運算放大器Al的正輸入端接第一 NMOS管MN6管的柵極，負輸入端第一接NMOS管MN6的源極，輸入為源極柵極電壓之差，輸出為，再與 aiVTH做比較，將差值碎(Fc^6-Pm)輸入到第一雙端輸出運算放大器A3，其輸出接第一乘法器Bl的兩個輸入端，第一乘法器Bl的另外兩個輸入端分別接第一 NMOS管MN6管的漏極和源極，其差值為&A，第一乘法器Bl的輸出為
權利要求1.一種電流采樣電路，包括第一 NMOS管，第二 NMOS管，第三NMOS管，第一電阻，其特征在于，還包括第一單端輸出運算放大器，第二單端輸出運算放大器，第三單端輸出運算放大器，第一雙端輸出運算放大器，第二雙端輸出運算放大器，第一乘法器，第二乘法器；其中， 第一 NMOS管的柵極分別連接到第一單端輸出運算放大器的正輸入端、第二單端輸出運算放大器的正輸入端和第二 NMOS管的柵極，第一 NMOS管的源極分別連接到第一單端輸出運算放大器的負輸入端、第一乘法器的第二輸入端和第一電阻的一端，第一電阻的另一端接地，第一 NMOS管的漏極分別與第二 NMOS管的漏極、第一乘法器的第一輸入端和第二乘法器的第一輸入端相連；第二 NMOS管的源極分別連接第二單端輸出運算放大器負輸入端、第二乘法器的第二輸入端和第三NMOS管的漏極，第一單端輸出運算放大器的輸出端接第一雙端輸出的運算放大器的正輸入端，第一雙端輸出的運算放大器的負輸入端接外部的基準電壓源，外部的基準電壓源的大小ai*VTH，其中，％是第一單端輸出運算放大器的放大增益， Vth為NMOS管的閾值電壓，第一雙端輸出的運算放大器的兩個輸出端分別接第一乘法器第三、第四輸入端，第二單端輸出運算放大器的輸出端接第二雙端輸出的運算放大器的正輸入端，第二雙端輸出的運算放大器的負輸入端接外部的基準電壓源，外部的基準電壓源的大小 *VTH，其中， 是第二單端輸出運算放大器的放大增益，第二雙端輸出的運算放大器的兩個輸出端分別接第二乘法器第三、第四輸入端，第一乘法器的輸出端接第三單端輸出運算放大器正輸入端，第二乘法器的輸出端接第三單端輸出運算放大器負輸入端，第三單端輸出運算放大器輸出端接第三NMOS管的柵極，第三NMOS管的源極接地。
2.根據(jù)權利要求1所述的電流采樣電路，其特征在于，所述第一乘法器和所述第二乘法器的結構相同，由兩級構成，第一級為吉爾伯特單元，由NMOS管MN9，NMOS管MN10，NMOS 管 MNl 1，NMOS 管 MN12，NMOS 管 MN13，NMOS 管 MN14，NMOS 管 MN15，電阻 R6，電阻 R7 組成，可以實現(xiàn)乘法功能；第二級由PMOS管MPl，PMOS管MP2，NMOS管MN16，NMOS管MN17組成，實現(xiàn)雙端輸出轉(zhuǎn)變?yōu)閱味溯敵觯唧w連接關系如下NMOS管MN9的柵極作為乘法器的第一對輸入Vinl的第一輸入端，連接到NMOS管MNlO 的柵極，匪OS管麗9的源極分別接匪OS管麗12的源極、NMOS管麗13的漏極，匪OS管麗9 的漏極分別接電阻R6的一端、NMOS管麗11的漏極和NMOS管麗16的柵極，電阻R6的另一端接外部電源，NMOS管麗10的柵極分別接NMOS管麗12的漏極和電阻R7的一端，電阻R7 的另一端接外部電源，NMOS管MNll的柵極作為乘法器的第一對輸入Vinl的第二輸入端，分別接NMOS管MN12的柵極、匪OS管麗17的柵極，匪OS管麗11的源極分別接NMOS管MNlO的源極、NMOS管MN14的漏極，NMOS管MN13的柵極作為乘法器的第二對輸入Vin2的第一輸入端，NMOS管麗13的源極分別接匪OS管麗14的源極、NMOS管麗15的漏極，NMOS管麗14的柵極作為乘法器的第二對輸入Vin2的第二輸入端，NMOS管MN15的源極接地，NMOS管MN15 的柵極分別接PMOS管MPl的柵極、PMOS管MPl的漏極、PMOS管MP2的柵極，PMOS管MPl的源極接外部電源，并與PMOS管MP2的源極相連接，PMOS管MP2的漏極分別接NMOS管麗17 的漏極，NMOS管麗17的源極分別接匪OS管麗16的源極和地，PMOS管MP2的漏極即為乘法器的輸出端。
專利摘要本實用新型公開了一種電流采樣電路，包括第一NMOS管，第二NMOS管，第三NMOS管，第一電阻，其特征在于，還包括第一單端輸出運算放大器，第二單端輸出運算放大器，第三單端輸出運算放大器，第一雙端輸出運算放大器，第二雙端輸出運算放大器，第一乘法器，第二乘法器。本實用新型通過采用五個運算放大器和兩個乘法器，并利用第三NMOS管進行負反饋，實現(xiàn)了第一NMOS管和第二NMOS管漏源兩極之間的電壓成比例，突破了采樣技術中要求功率管和采樣管的三端電位完全一致的局限，相比于傳統(tǒng)的電流采樣結構，該電路結構的靈活性更大，同時提高了采樣電流精度。
文檔編號H02M3/157GK202004645SQ20112005523
公開日2011年10月5日 申請日期2011年3月4日 優(yōu)先權日2011年3月4日
發(fā)明者吳瓊樂, 方健, 楊毓俊, 柏文斌, 王澤華, 管超, 陳呂赟, 黎俐 申請人:電子科技大學