專利名稱：基于fpga的spwm控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于機(jī)電變換器的控制或調(diào)節(jié)技術(shù)領(lǐng)域，具體涉及一種基于FPGA的SPWM控制器， 特別是為航空靜變電源提供SPWM數(shù)字脈沖。
背景技術(shù)：
由于SPWM (正弦脈沖寬度調(diào)制)控制技術(shù)應(yīng)用非常廣泛，目前產(chǎn)生SPWM波形的方法很 多，可以用運(yùn)算放大器組成SPWM模擬電路；也可以用數(shù)字電路或者模數(shù)混合電路形成多級(jí)梯 度三角波或正弦波來(lái)生成SPWM波；甚至可以用專用集成電路來(lái)實(shí)現(xiàn)SPWM,如HEF4752， SEL4520， SA4828等。但采用模擬電路或數(shù)模混合電路時(shí)，用計(jì)算機(jī)或單片機(jī)實(shí)現(xiàn)SPWM控制， 因其受系統(tǒng)時(shí)鐘和計(jì)算能力限制，輸出波形速度有限，精度也較差；采用專用邏輯電路調(diào)試 困難，且不易改進(jìn)，不易增加新功能。
中國(guó)專利文獻(xiàn)數(shù)據(jù)庫(kù)中文獻(xiàn)公開(kāi)號(hào)為CN1855692 (專利申請(qǐng)?zhí)朇N200510049641. 7)、名稱 為《高速正弦脈沖寬度調(diào)制技術(shù)》的專利申請(qǐng)公開(kāi)了一種超高速精密電主軸驅(qū)動(dòng)電源的高速 SPWM(正弦脈沖寬度調(diào)制)技術(shù)，其特征是采用電機(jī)控制專用DSP作為本驅(qū)動(dòng)電源的逆變主控 芯片，利用DSP的高速運(yùn)算能力及其內(nèi)部用于電機(jī)控制的專用指令及算法來(lái)實(shí)現(xiàn)高速SPWM技 術(shù)。解決了成倍提高輸出電流波形的正弦擬合度，大大降低電主軸的諧波損耗。由此，在輸 出頻率達(dá)到最高4000Hz時(shí)，開(kāi)關(guān)頻率只要24KHz，就可以使輸出電流的一個(gè)周期內(nèi)有12個(gè) 波頭。這樣就用SPWM雙邊調(diào)制的辦法使輸出電壓的脈沖數(shù)增加了一倍。但采用DSP產(chǎn)生SPWM 控制脈沖速度受其工作頻率制約，在某些場(chǎng)合下使用速度還不夠快，同時(shí)其i/o口數(shù)量較少， 功能擴(kuò)展困難。

發(fā)明內(nèi)容
本發(fā)明提供一種基于FPGA的SPWM控制器。
本發(fā)明的基于FPGA的SPWM控制器，其特點(diǎn)是FPGA的主要功能結(jié)構(gòu)由數(shù)字三角波產(chǎn)生單 元、正弦值査找表、地址映射以及數(shù)據(jù)處理單元、雙極性兩相數(shù)字調(diào)制單元、單相極性延遲 單元、三相相位延遲單元、開(kāi)關(guān)器件死區(qū)延遲單元組成；控制器實(shí)時(shí)通過(guò)地址映射，從FPGA 內(nèi)部存儲(chǔ)器中的正弦值査找表讀出設(shè)定的正弦值，與數(shù)字三角波產(chǎn)生單元生成的數(shù)字三角波 在雙極性兩相數(shù)字調(diào)制單元進(jìn)行比較，根據(jù)比較結(jié)果確定逆變器開(kāi)關(guān)的時(shí)刻以獲得A相正極 輸出；單相極性延遲單元對(duì)比較結(jié)果作18(f延遲以獲得A相負(fù)極輸出；三相相位延遲單元根
據(jù)上述正負(fù)極輸出作120。延遲以獲得B相正、負(fù)極輸出，同時(shí)作240e延遲以獲得C相正、負(fù) 極輸出；得到的A、 B、 C三相正負(fù)極信號(hào)進(jìn)入開(kāi)關(guān)器件死區(qū)延遲單元處理后送到FPGA的1/0 口輸出。
所述的控制器中的雙極性兩相數(shù)字調(diào)制單元還可由用戶輸入電壓幅值要求來(lái)確定脈沖序 列的寬度進(jìn)行電壓預(yù)置，根據(jù)電壓反饋信號(hào)實(shí)時(shí)調(diào)整脈沖序列的寬度以降低系統(tǒng)輸出電壓的 紋波；控制器中還設(shè)置有時(shí)鐘處理單元，時(shí)鐘處理單元根據(jù)用戶輸入的頻率要求確定脈沖序
列的頻率實(shí)現(xiàn)頻率預(yù)置，根據(jù)頻率反饋信號(hào)實(shí)時(shí)調(diào)整脈沖序列的頻率以降低系統(tǒng)輸出頻率的
抖動(dòng)；控制器根據(jù)故障反饋信號(hào)停止SPWM輸出。
本發(fā)明的基于FPGA的SPWM控制器采用雙極性兩相調(diào)制波調(diào)制方式，雙極性是指調(diào)制信 號(hào)(正弦波)和載波信號(hào)(三角波)均為有正有負(fù)的雙極性信號(hào)，兩相調(diào)制波調(diào)制方式是指 調(diào)制波為兩相互相反向的正弦波，采用雙極性兩相調(diào)制波調(diào)制方式比單極性單相調(diào)制方式有 更好的諧波特性，對(duì)所用器件的運(yùn)算量和運(yùn)算速度要求更高，但采用合適的FPGA時(shí)完全滿足 要求。
本發(fā)明的基于FPGA的SPWM控制器的全數(shù)字邏輯控制僅在一片F(xiàn)PGA中實(shí)現(xiàn)，成本較低， 集成度較高，系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，可靠性好；時(shí)鐘頻率可上百兆，運(yùn)算速度較快；1/0口較多， 可方便地調(diào)試、改進(jìn)和增加新功能；產(chǎn)生的SPWM波形頻率范圍寬，精度較高；采用雙極性兩 相調(diào)制波調(diào)制方式，可有效控制諧波含量。


圖1本發(fā)明的基于FPGA的SPWM控制器的內(nèi)部主要功能結(jié)構(gòu)框圖 圖2本發(fā)明的基于FPGA的SPWM控制器的原理示意圖 圖3本發(fā)明的基于FPGA的SPWM控制器輸出控制脈沖時(shí)序波形圖 圖4本發(fā)明的應(yīng)用系統(tǒng)框圖
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。
本發(fā)明基于FPGA的SPWM控制器的內(nèi)部主要功能結(jié)構(gòu)框圖如圖l所示，控制器的內(nèi)部主 要功能結(jié)構(gòu)由數(shù)字三角波產(chǎn)生單元、正弦值査找表、地址映射以及數(shù)據(jù)處理單元、雙極性兩 相數(shù)字調(diào)制單元、單相極性延遲單元、三相相位延遲單元、開(kāi)關(guān)器件死區(qū)延遲單元組成；控 制器實(shí)時(shí)通過(guò)地址映射，從FPGA內(nèi)部存儲(chǔ)器中的正弦值査找表讀出設(shè)定的正弦值，與數(shù)字三 角波產(chǎn)生單元生成的數(shù)字三角波在雙極性兩相數(shù)字調(diào)制單元進(jìn)行比較，根據(jù)比較結(jié)果確定逆
變器開(kāi)關(guān)的時(shí)刻以獲得A相正極輸出；單相極性延遲單元對(duì)比較結(jié)果作180"延遲以獲得A相 負(fù)極輸出；三相相位延遲單元根據(jù)上述正負(fù)極輸出作120"延遲以獲得B相正、負(fù)極輸出，同 時(shí)作240。延遲以獲得C相正、負(fù)極輸出；得到的A、 B、 C三相正負(fù)極信號(hào)進(jìn)入開(kāi)關(guān)器件死區(qū) 延遲單元處理后送到FPGA的I/O 口輸出。
FPGA采用Altera公司Cylone系列的EP1C6Q240C8，內(nèi)嵌存儲(chǔ)器，時(shí)鐘管理方便且性價(jià)比高。
本發(fā)明解決技術(shù)問(wèn)題采用的調(diào)制原理如圖2所示。在SPWM電壓脈沖序列中，各個(gè)脈沖的 幅度相等而脈沖寬度不等，寬度變化取決于正弦波電壓和三角波電壓的交點(diǎn)及交點(diǎn)間距。因 此這個(gè)脈沖序列占空比按正弦規(guī)律變化，其瞬時(shí)電壓平均值也就按正弦規(guī)律變化。SPWM就是 用這樣的矩形脈沖取畢竟和等效我們需要的正弦交流信號(hào)。由于本控制器采用雙極性兩相調(diào) 制波調(diào)制方式，當(dāng)三角波電壓在兩相正弦波電壓之間時(shí)，控制器輸出高電平，否則輸出低電 平。參考圖2，正弦波在FPGA中是利用存儲(chǔ)在RAM中的正弦值采用査找表的方式實(shí)現(xiàn)的，在 一個(gè)基波周期里，輸出PWM脈沖數(shù)為40，因此若逆變器系統(tǒng)輸出頻率為400Hz，則開(kāi)關(guān)頻率 為16KHz。三角波在FPGA中是由6位計(jì)數(shù)器編程實(shí)現(xiàn)的， 一個(gè)三角波占64個(gè)時(shí)鐘周期，因 此對(duì)于逆變器系統(tǒng)輸出頻率為400Hz時(shí)，F(xiàn)PGA工作頻率為1024K，即SPWM控制脈沖寬度可調(diào) 步進(jìn)為976. 5625 ns。
本發(fā)明的基于FPGA的SPWM控制器輸出控制脈沖時(shí)序波形如圖3所示。A相正極脈沖寬 度按正弦規(guī)律周期性變化，負(fù)極經(jīng)180°延遲后剛好與正極波形反相；B相，C相，相對(duì)于A 相的延遲分別為120°和240°。
本發(fā)明的應(yīng)用系統(tǒng)框圖如圖4所示?；贔PGA的SPWM控制器根據(jù)輸入的頻率/電壓設(shè)置、 電壓反饋信號(hào)輸出A、 B、 C三相控制脈沖給由光藕網(wǎng)絡(luò)構(gòu)成的隔離電路和由IPM構(gòu)成的驅(qū)動(dòng) 電路，然后送給三相逆變器控制其開(kāi)關(guān)時(shí)間。FPGA還可根據(jù)反饋的缺相、欠壓、或過(guò)流等故 障信號(hào)停止SPWM控制脈沖輸出從而保護(hù)逆變器。
權(quán)利要求
1. 基于FPGA的SPWM控制器，其特征是FPGA的主要功能結(jié)構(gòu)由數(shù)字三角波產(chǎn)生單元、正弦值查找表、地址映射以及數(shù)據(jù)處理單元、雙極性兩相數(shù)字調(diào)制單元、單相極性延遲單元、三相相位延遲單元、開(kāi)關(guān)器件死區(qū)延遲單元組成；控制器實(shí)時(shí)通過(guò)地址映射，從FPGA內(nèi)部存儲(chǔ)器中的正弦值查找表讀出設(shè)定的正弦值，與數(shù)字三角波產(chǎn)生單元生成的數(shù)字三角波在雙極性兩相數(shù)字調(diào)制單元進(jìn)行比較，根據(jù)比較結(jié)果確定逆變器開(kāi)關(guān)的時(shí)刻以獲得A相正極輸出；單相極性延遲單元對(duì)比較結(jié)果作1800延遲以獲得A相負(fù)極輸出；三相相位延遲單元根據(jù)上述正負(fù)極輸出作1200延遲以獲得B相正、負(fù)極輸出，同時(shí)作2400延遲以獲得C相正、負(fù)極輸出；得到的A、B、C三相正負(fù)極信號(hào)進(jìn)入開(kāi)關(guān)器件死區(qū)延遲單元處理后送到FPGA的I/O口輸出。
2. 根據(jù)權(quán)利要求1所述的基于FPGA的SPWM控制器，其特征是所述的控制器中的雙極性兩相 數(shù)字調(diào)制單元還可由用戶輸入電壓幅值要求來(lái)確定脈沖序列的寬度進(jìn)行電壓預(yù)置，根據(jù)電壓反饋信號(hào)實(shí)時(shí)調(diào)整脈沖序列的寬度以降低系統(tǒng)輸出電壓的紋波；控制器中還設(shè)置有時(shí)鐘處理 單元，時(shí)鐘處理單元根據(jù)用戶輸入的頻率要求確定脈沖序列的頻率實(shí)現(xiàn)頻率預(yù)置，根據(jù)頻率 反饋信號(hào)實(shí)時(shí)調(diào)整脈沖序列的頻率以降低系統(tǒng)輸出頻率的抖動(dòng)；控制器根據(jù)故障反饋信號(hào)停 止SPWM輸出。
全文摘要
本發(fā)明提供了一種基于FPGA的SPWM控制器，控制器實(shí)時(shí)通過(guò)地址映射，從FPGA內(nèi)部存儲(chǔ)器中的正弦值查找表讀出設(shè)定的正弦值，與數(shù)字三角波產(chǎn)生單元生成的數(shù)字三角波在雙極性兩相數(shù)字調(diào)制單元進(jìn)行比較，根據(jù)比較結(jié)果確定逆變器開(kāi)關(guān)的時(shí)刻以獲得A相正極輸出；單相極性延遲單元對(duì)比較結(jié)果作180°延遲以獲得A相負(fù)極輸出；三相相位延遲單元根據(jù)上述正、負(fù)極輸出作120°延遲以獲得B相正、負(fù)極輸出，同時(shí)作240°延遲以獲得C相正、負(fù)極輸出；得到的三相正、負(fù)極信號(hào)進(jìn)入開(kāi)關(guān)器件死區(qū)延遲單元處理后送到FPGA的I/O口輸出。本發(fā)明的控制器成本較低，集成度較高，系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，可靠性好；運(yùn)算速度較快；可方便地調(diào)試、改進(jìn)和增加新功能。
文檔編號(hào)H02M7/48GK101383563SQ20081004546
公開(kāi)日2009年3月11日 申請(qǐng)日期2008年7月4日 優(yōu)先權(quán)日2008年7月4日
發(fā)明者任青毅, 超 葉, 雷 黃 申請(qǐng)人:中國(guó)工程物理研究院流體物理研究所