專利名稱：用于dc－dc轉(zhuǎn)換器的控制電路和控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路和控制方法，更具體地說，本發(fā)明涉及防止在占空比超過50％時(shí)發(fā)生的分諧波(subharmonic)振蕩。
背景技術(shù)：
圖9是固定截止時(shí)間控制的電流模式DC-DC轉(zhuǎn)換器100的電路圖。在主開關(guān)晶體管FET1導(dǎo)通時(shí)，流過扼流線圈L1的電感電流增大。當(dāng)經(jīng)由輸入端FB1反饋回的電感電流變得比誤差放大信號(hào)Vc大時(shí)，晶體管FET1僅被截止固定的時(shí)間。在此固定截止時(shí)間之后，晶體管FET1再次導(dǎo)通。
此外，日本未實(shí)審專利公開No.2002-223562和No.2005-143197作為相關(guān)技術(shù)被公開。

發(fā)明內(nèi)容
在DC-DC轉(zhuǎn)換器100中，盡管晶體管FET1的截止時(shí)間是固定的，但是導(dǎo)通時(shí)間卻取決于輸入電壓Vin對(duì)輸出電壓Vout之比。因此導(dǎo)致晶體管FET1的開關(guān)頻率隨輸入電壓Vin波動(dòng)這一問題。
在截止時(shí)間結(jié)束后，DC-DC轉(zhuǎn)換器100的晶體管FET1的導(dǎo)通周期開始。即，即使施加到DC-DC轉(zhuǎn)換器100的負(fù)載突然增加，晶體管FET1直到DC-DC轉(zhuǎn)換器100的截止時(shí)間結(jié)束才會(huì)導(dǎo)通。因此導(dǎo)致了產(chǎn)生DC-DC轉(zhuǎn)換器100對(duì)負(fù)載的突然波動(dòng)的響應(yīng)延遲的問題。
為了解決上述背景技術(shù)中的問題中的至少一個(gè)，作出了本發(fā)明，本發(fā)明的目的是要提供一種用于DC-DC轉(zhuǎn)換器的控制電路和控制方法，即使在占空比超過50％也能夠防止線圈電流的分諧波振蕩，并且能夠防止輸出電流降低。
為了實(shí)現(xiàn)上述目的，提供了一種電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路，其根據(jù)時(shí)鐘信號(hào)控制主開關(guān)晶體管，包括定時(shí)調(diào)節(jié)電路，其輸出定時(shí)信號(hào)，該定時(shí)信號(hào)用于確定使主開關(guān)晶體管從第二狀態(tài)轉(zhuǎn)變到第一狀態(tài)的定時(shí)；以及相位比較器，其檢測所述定時(shí)信號(hào)和時(shí)鐘信號(hào)之間的相位差，以根據(jù)所述相位差來向定時(shí)調(diào)節(jié)電路輸出相位差信號(hào)。其中在所述定時(shí)信號(hào)的相位超前所述時(shí)鐘信號(hào)的相位時(shí)，所述定時(shí)調(diào)節(jié)電路根據(jù)相位的提前量來延長在所述主開關(guān)晶體管從所述第一狀態(tài)轉(zhuǎn)變到所述第二狀態(tài)后，直到所述定時(shí)調(diào)節(jié)電路輸出所述定時(shí)信號(hào)為止的延時(shí)；并且在所述定時(shí)信號(hào)的相位落后于所述時(shí)鐘信號(hào)的相位時(shí)，所述定時(shí)調(diào)節(jié)電路根據(jù)相位的延遲量來縮短所述延時(shí)。
在第一狀態(tài)是導(dǎo)電狀態(tài)，第二狀態(tài)是非導(dǎo)電狀態(tài)，并且主開關(guān)晶體管根據(jù)電感電流值變得高于設(shè)置值而從第一狀態(tài)轉(zhuǎn)變到第二狀態(tài)時(shí)，構(gòu)成所謂的固定截止時(shí)間類型的電流模式控制系統(tǒng)DC-DC轉(zhuǎn)換器。另一方面，在第一狀態(tài)是非導(dǎo)電狀態(tài)，第二狀態(tài)是導(dǎo)電狀態(tài)，并且主開關(guān)晶體管根據(jù)電感電流值變得低于設(shè)置值而從第一狀態(tài)轉(zhuǎn)變到第二狀態(tài)時(shí)，構(gòu)成所謂的固定導(dǎo)通時(shí)間類型的電流模式控制系統(tǒng)DC-DC轉(zhuǎn)換器。
定時(shí)調(diào)節(jié)電路輸出定時(shí)信號(hào)，用于確定使主開關(guān)晶體管從第二狀態(tài)轉(zhuǎn)變到第一狀態(tài)的定時(shí)。相位比較器檢測該定時(shí)信號(hào)和時(shí)鐘信號(hào)之間的相位差，以輸出與該相位差一致的相位差信號(hào)到定時(shí)調(diào)節(jié)電路。
從主開關(guān)晶體管從第一狀態(tài)轉(zhuǎn)變到第二狀態(tài)后直到定時(shí)調(diào)節(jié)電路輸出定時(shí)信號(hào)為止的時(shí)間被定義為延時(shí)。相位比較器檢測在某一開關(guān)周期中定時(shí)信號(hào)的相位超前于時(shí)鐘信號(hào)的相位，以確定定時(shí)信號(hào)的周期比時(shí)鐘信號(hào)的周期短。然后，相位比較器利用相位差信號(hào)將該確定結(jié)果發(fā)送到定時(shí)調(diào)節(jié)電路。因此，定時(shí)調(diào)節(jié)電路根據(jù)相位的提前量延長延時(shí)，以從下一個(gè)開關(guān)周期起延長定時(shí)信號(hào)的周期。類似地，當(dāng)在某一開關(guān)周期中定時(shí)信號(hào)的相位落后于時(shí)鐘信號(hào)的相位時(shí)，相位比較器確定定時(shí)信號(hào)的周期比時(shí)鐘信號(hào)的周期長，并且利用相位差信號(hào)將該確定結(jié)果發(fā)送到定時(shí)調(diào)節(jié)電路。因此，定時(shí)調(diào)節(jié)電路根據(jù)相位的延遲量縮短延時(shí)，以從下一個(gè)開關(guān)周期起縮短定時(shí)信號(hào)的周期。如上所述，利用相位比較器和定時(shí)調(diào)節(jié)電路，執(zhí)行了對(duì)延時(shí)的反饋控制。
首先，根據(jù)在當(dāng)前開關(guān)周期前的周期中定時(shí)信號(hào)和時(shí)鐘信號(hào)之間的相位差來確定當(dāng)前開關(guān)周期中的延時(shí)。因此，在當(dāng)前開關(guān)周期中產(chǎn)生的定時(shí)信號(hào)和時(shí)鐘信號(hào)之間的相位差不對(duì)當(dāng)前開關(guān)周期中的延時(shí)產(chǎn)生影響。于是，使得在當(dāng)前開關(guān)周期中的第二狀態(tài)結(jié)束時(shí)的電感電流值與先前開關(guān)周期中第二狀態(tài)結(jié)束時(shí)的電感電流值的平均值基本相等。因此，可以防止當(dāng)前開關(guān)周期中的負(fù)載波動(dòng)產(chǎn)生的電感電流的擾動(dòng)傳遞到后面的開關(guān)周期中。從而，在以固定頻率工作的電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路中，即使占空比不小于50％，也可以防止分諧波振蕩。
其次，可以對(duì)延時(shí)進(jìn)行調(diào)節(jié)，使得時(shí)鐘信號(hào)的周期對(duì)應(yīng)于定時(shí)信號(hào)的周期，并且時(shí)鐘信號(hào)和定時(shí)信號(hào)之間的相位差變?yōu)榱?。因此，可以使具有根?jù)本發(fā)明的DC-DC轉(zhuǎn)換器的控制電路的DC-DC轉(zhuǎn)換器的開關(guān)周期與時(shí)鐘信號(hào)同步。從而，可以防止主開關(guān)晶體管的開關(guān)頻率隨輸入電壓而波動(dòng)。
此外，本發(fā)明的電流模式控制類型DC-DC轉(zhuǎn)換器的控制方法用于根據(jù)時(shí)鐘信號(hào)控制主開關(guān)晶體管，該方法包括以下步驟檢測轉(zhuǎn)變定時(shí)與時(shí)鐘信號(hào)之間的相位差，所述轉(zhuǎn)變定時(shí)是主開關(guān)晶體管從第二狀態(tài)轉(zhuǎn)變到第一狀態(tài)的定時(shí)；在主開關(guān)晶體管轉(zhuǎn)變到第一狀態(tài)后，根據(jù)電感電流超過設(shè)置值而將該主開關(guān)晶體管從第一狀態(tài)轉(zhuǎn)變到第二狀態(tài)；以及在后面確定轉(zhuǎn)變定時(shí)時(shí)，當(dāng)先前轉(zhuǎn)變定時(shí)的相位超前時(shí)鐘信號(hào)的相位時(shí)，根據(jù)相位的提前量來延遲所述轉(zhuǎn)變定時(shí)。另一方面，當(dāng)在先前轉(zhuǎn)變定時(shí)的相位落后所述時(shí)鐘信號(hào)的相位時(shí)，根據(jù)相位的提前量使所述轉(zhuǎn)變定時(shí)提前。
用于檢測相位差的步驟檢測轉(zhuǎn)變定時(shí)和時(shí)鐘信號(hào)之間的相位差，在所述轉(zhuǎn)變定時(shí)上主開關(guān)晶體管從第二狀態(tài)轉(zhuǎn)變到第一狀態(tài)。用于將主開關(guān)晶體管從第一狀態(tài)轉(zhuǎn)變到第二狀態(tài)的步驟在用于檢測相位差的步驟之后被執(zhí)行。該轉(zhuǎn)變是根據(jù)電感電流值超過設(shè)置值而被執(zhí)行的。用于調(diào)節(jié)轉(zhuǎn)變定時(shí)的步驟在用于將主開關(guān)晶體管從第一狀態(tài)轉(zhuǎn)變到第二狀態(tài)的步驟之后執(zhí)行。在先前轉(zhuǎn)變定時(shí)的相位超前于時(shí)鐘信號(hào)的相位時(shí)，轉(zhuǎn)變定時(shí)根據(jù)該相位提前量被延遲。另一方面，在先前轉(zhuǎn)變定時(shí)的相位落后于時(shí)鐘信號(hào)的相位時(shí)，轉(zhuǎn)變定時(shí)根據(jù)該相位提前量被提前。
通過上述步驟，執(zhí)行了轉(zhuǎn)變定時(shí)的反饋控制。首先，在以固定頻率工作的電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路中，即使占空比不小于50％，也可以防止分諧波振蕩。其次，可以防止主開關(guān)晶體管的開關(guān)頻率隨輸入電壓波動(dòng)。
結(jié)合附圖閱讀下面的詳細(xì)描述，從下面的詳細(xì)描述中可以更全面地理解本發(fā)明的上述和其他目的和新穎特征。但是，應(yīng)當(dāng)明確地理解附圖僅用于說明，而不是作為對(duì)本發(fā)明范圍的限定。


圖1是DC-DC轉(zhuǎn)換器1的電路圖；圖2是相位比較器FC的電路圖；圖3是延遲電路DLY的電路圖；圖4是電流模式控制類型DC-DC轉(zhuǎn)換器的時(shí)序圖；圖5是DC-DC轉(zhuǎn)換器1的時(shí)序圖(No.1)；圖6是DC-DC轉(zhuǎn)換器1的時(shí)序圖(No.2)；圖7是DC-DC轉(zhuǎn)換器1的時(shí)序圖(No.3)；圖8是DC-DC轉(zhuǎn)換器1a的電路圖；以及圖9是具有固定截止時(shí)間控制的電流模式DC-DC轉(zhuǎn)換器的電路圖。
具體實(shí)施例方式
現(xiàn)在將參考圖1解釋根據(jù)本發(fā)明第一實(shí)施例的DC-DC轉(zhuǎn)換器1。DC-DC轉(zhuǎn)換器1包括控制部分3、扼流線圈L1、主開關(guān)晶體管FET1、同步整流晶體管FET2、平滑電容器C1和電流檢測電阻器Rs。
在圖1中，輸入電壓Vin連接到晶體管FET1的輸入端，并且扼流線圈L1的輸入端連接到晶體管FET1的輸出端。輸出電壓Vout從扼流線圈L1的輸出端輸出?？刂撇糠?的輸出端DH連接到晶體管FET1的控制端。作為同步整流開關(guān)電路的晶體管FET2的輸入端接地，并且它的輸出端連接到扼流線圈L1的輸入端?？刂撇糠?的輸出端DL連接到晶體管FET2的控制端。平滑電容器C1連接在扼流線圈L1的輸出端和地之間。扼流線圈L1的輸出端連接到控制部分3的輸入端FB1。
控制部分3包括電壓放大器AMP1、誤差放大器ERA1、電壓比較器COMP1、觸發(fā)器FF、振蕩器OSC、相位比較器FC和延遲電路DLY。DC-DC轉(zhuǎn)換器的輸出電壓Vout被施加到控制部分3的FB1端子，并且在串聯(lián)在FB1端子和地之間的輸入電阻器R1和地電阻器R2的連接節(jié)點(diǎn)N2處被分壓。在節(jié)點(diǎn)N2處分壓后的電壓輸入到誤差放大器ERA1的反相輸入端。來自地的參考電壓e1輸入到誤差放大器ERA1的同相輸入端。誤差放大信號(hào)Vc從誤差放大器ERA1輸出，然后輸入到電壓比較器COMP1的反相輸入端。輸入端CS1連接到電壓放大器AMP1的同相輸入端，并且輸入端FB1連接到電壓放大器AMP1的反相輸入端，以便測量因電流流過電流檢測電阻器Rs而產(chǎn)生的電壓降。從電壓放大器AMP1輸出的電感電流信號(hào)VIL被輸入到電壓比較器COMP1的同相輸入端。從電壓比較器COMP1輸出的輸出信號(hào)Vo1被輸入到觸發(fā)器FF的復(fù)位輸入端R。觸發(fā)器FF的同相輸出端Q經(jīng)由控制部分3的輸出端DH連接到晶體管FET1。觸發(fā)器FF的反相輸出端*Q經(jīng)由控制部分3的輸出端DL連接到晶體管FET2。延遲電路DLY的輸出端連接到相位比較器FC的一個(gè)輸入端，因而延遲信號(hào)FP被輸入到該輸入端。振蕩器OSC的輸出端連接到相位比較器FC的另一個(gè)輸入端，因而參考時(shí)鐘信號(hào)FR被輸入到該輸入端。相位比較器FC的輸出端連接到延遲電路DLY，因而從該相位比較器FC輸出的比較結(jié)果信號(hào)CONT被輸入到延遲電路DLY。從延遲電路DLY輸出的延遲信號(hào)FP被輸入到觸發(fā)器FF的置位輸入端S和相位比較器FC。
圖2示出了相位比較器FC的構(gòu)成。相位比較器FC包括相位檢測部分21和積分部分22。相位檢測部分21包括觸發(fā)器FF11和FF12、AND門AND1和AND2，以及晶體管M1和M2。參考時(shí)鐘信號(hào)FR輸入到觸發(fā)器FF12的復(fù)位輸入端R，并且AND門AND2的輸出端連接到觸發(fā)器FF12的置位輸入端S。信號(hào)ΦP自觸發(fā)器FF11的輸出端*Q輸出，該信號(hào)和延遲信號(hào)FP被輸入到AND門AND2。信號(hào)ΦR自觸發(fā)器FF12的同相輸出端Q輸出。晶體管M1和M2連接在電源電壓Vdd和地電壓Vss之間。信號(hào)ΦP輸入到晶體管M1的柵極。信號(hào)ΦR輸入到晶體管M2的柵極。這兩個(gè)晶體管的漏極連接在一起，并且被連接到積分部分22。積分部分22包括電阻元件RI和電容器CI。比較結(jié)果信號(hào)CONT從該積分部分22被輸出。觸發(fā)器FF11的連接關(guān)系與觸發(fā)器FF12的連接關(guān)系類似，因此省略了對(duì)其詳細(xì)解釋。
現(xiàn)在參考圖3解釋延遲電路DLY的構(gòu)成。延遲電路DLY包括延時(shí)控制電路31和延時(shí)產(chǎn)生電路32。延時(shí)控制電路31包括電阻元件R11和晶體管M11到M14。晶體管M11和M12，以及晶體管M13和M14分別構(gòu)成電流鏡電路。比較結(jié)果信號(hào)CONT輸入到電阻元件R11。延時(shí)產(chǎn)生電路32包括恒流電路CG、電容器C11、電壓比較器COMP11、參考電壓Vref和晶體管M15。恒流電路CG的輸出端、晶體管M15的漏極端和電容器C11的一端都連接到電壓比較器COMP11的同相輸入端。晶體管M15的源極端接地。輸出信號(hào)SQ1輸入到晶體管M15的柵極端。參考電壓Vref輸入到電壓比較器COMP11的反相輸入端。延遲信號(hào)FP從電壓比較器COMP11輸出。
在解釋DC-DC轉(zhuǎn)換器1的操作之前，作為比較，先參考圖4所示的波形圖解釋電流模式控制類型DC-DC轉(zhuǎn)換器的操作，其中利用該DC-DC轉(zhuǎn)換器開關(guān)周期被完全固定。在圖1所示的DC-DC轉(zhuǎn)換器1中，具有固定開關(guān)周期的電流模式控制類型DC-DC轉(zhuǎn)換器具有這樣的構(gòu)造來自振蕩器OSC的輸出信號(hào)被輸入到觸發(fā)器FF的置位輸入端S。晶體管FET1的導(dǎo)通定時(shí)由振蕩器OSC控制。
圖4示出了電感電流信號(hào)VIL100的波形(虛線)，信號(hào)VIL100處于穩(wěn)定狀態(tài)中，即具有固定開關(guān)周期的電流模式控制類型DC-DC轉(zhuǎn)換器的輸出電壓被穩(wěn)定輸出。開關(guān)周期TT100總是保持固定。在晶體管FET1導(dǎo)通的時(shí)刻t100和t101，電感電流信號(hào)VIL100的所有下限值都變?yōu)楣潭ǖ牡纂妷篤on。
在晶體管FET1的導(dǎo)通時(shí)間Ton100中，電感電流信號(hào)VIL100隨時(shí)間流逝以斜率為m1的線性函數(shù)增加。斜率m1由使用晶體管FET1的導(dǎo)通時(shí)間Ton100和截止時(shí)間Toff100以及扼流線圈L1的電感值L的以下表達(dá)式(1)表示。
m1＝(Vin-Vout)/L×Ton100 表達(dá)式(1)另一方面，在晶體管FET1的截止時(shí)間Toff100中，電感電流信號(hào)VIL以斜率為m2的線性函數(shù)下降。斜率m2由以下表達(dá)式(2)表示。
m2＝Vout/L×Toff100 表達(dá)式(2)假設(shè)在時(shí)刻t100處由于負(fù)載波動(dòng)而導(dǎo)致電感電流擾動(dòng)時(shí)，在電感電流信號(hào)中產(chǎn)生偏離底電壓Von的偏差量ΔV0，則在這種情形中電感電流信號(hào)VIL101(實(shí)線)在導(dǎo)通時(shí)間內(nèi)以斜率m1增大，并且在截止時(shí)間內(nèi)以斜率m2下降。然后，在下一個(gè)時(shí)刻t101處，在電感電流信號(hào)VIL101中產(chǎn)生偏離底電壓Von的偏差量ΔV1。偏差量ΔV1由以下表達(dá)式(3)表示。
ΔV1＝(m2/m1)×ΔV0 表達(dá)式(3)當(dāng)晶體管FET1的占空比小于50％時(shí)，斜率m1的絕對(duì)值小于斜率m2的絕對(duì)值。因此，表達(dá)式(3)顯示出電感電流信號(hào)VIL101偏離底電壓Von的偏差量在晶體管FET1每次導(dǎo)通時(shí)變大，而不會(huì)收斂。這樣就產(chǎn)生了分諧波振蕩。
現(xiàn)在將參考圖5到圖8解釋根據(jù)本發(fā)明的DC-DC轉(zhuǎn)換器1的操作。DC-DC轉(zhuǎn)換器1在穩(wěn)定狀態(tài)中執(zhí)行以下操作晶體管FET1的非固定截止時(shí)間的操作；以及使開關(guān)頻率與振蕩器OSC的時(shí)鐘頻率相對(duì)應(yīng)的操作。另一方面，DC-DC轉(zhuǎn)換器1在負(fù)載波動(dòng)時(shí)執(zhí)行以下操作晶體管FET1的固定截止時(shí)間的操作，以及用于防止分諧波振蕩的操作。
現(xiàn)在參考圖5解釋DC-DC轉(zhuǎn)換器1在穩(wěn)定狀態(tài)中的操作，在該狀態(tài)中輸出電壓Vout將被穩(wěn)定地輸出。將解釋這樣一種情形，在該情形中開關(guān)周期TT12比參考時(shí)鐘信號(hào)FR的時(shí)鐘周期TT11短。為了便于解釋，在將要解釋的情形中，在時(shí)刻t10處參考時(shí)鐘信號(hào)FR的上升沿的相位對(duì)應(yīng)于延遲信號(hào)FP的上升沿的相位，并且在時(shí)刻t12處延遲信號(hào)FP的上升沿的相位超前于參考時(shí)鐘信號(hào)FR的上升沿的相位。
當(dāng)在時(shí)刻t10處開關(guān)周期TT12開始時(shí)，延遲電路DLY輸出高電平延遲信號(hào)FP來置位觸發(fā)器FF。在觸發(fā)器FF被置位后，晶體管FET1導(dǎo)通，電流從輸入電壓Vin經(jīng)由扼流線圈L1提供給負(fù)載，因此電感電流信號(hào)VIL11被升高(箭頭Y10)。
根據(jù)觸發(fā)器FF進(jìn)入置位狀態(tài)，從同相輸出端Q輸出的輸出信號(hào)SQ1轉(zhuǎn)變?yōu)楦唠娖?。?dāng)從低電平轉(zhuǎn)變?yōu)楦唠娖降妮敵鲂盘?hào)SQ1被輸出到延遲電路DLY時(shí)，延遲電路DLY沒有延遲地將延遲信號(hào)FP改變?yōu)榈碗娖?，如下所述?br> 當(dāng)在時(shí)刻t11處電感電流信號(hào)VIL11的電壓值達(dá)到誤差放大信號(hào)Vc時(shí)，電壓比較器COMP1的輸出信號(hào)Vo1從低電平轉(zhuǎn)變?yōu)楦唠娖?。轉(zhuǎn)變?yōu)楦唠娖降妮敵鲂盘?hào)Vo1被輸入到復(fù)位輸入端R，以使觸發(fā)器FF復(fù)位。輸出信號(hào)SQ1進(jìn)入低電平，并且主晶體管FET1進(jìn)入非導(dǎo)電狀態(tài)。此外，輸出信號(hào)SQB1進(jìn)入高電平，并且同步整流晶體管FET2進(jìn)入導(dǎo)電狀態(tài)。
當(dāng)在時(shí)刻t11時(shí)低電平輸出信號(hào)SQ1被輸入到延遲電路DLY后，在經(jīng)過了由延遲電路DLY確定的規(guī)定延時(shí)DT12后，在時(shí)刻t12處，從延遲電路DLY輸出作為高電平脈沖信號(hào)的延遲信號(hào)FP(區(qū)域A1)。
現(xiàn)在參考圖3解釋從時(shí)刻t11到時(shí)刻t12期間延遲電路DLY的操作。延遲電路DLY是這樣的電路在從輸出信號(hào)SQ1的尾沿輸入后經(jīng)過規(guī)定的延時(shí)DT后，輸出作為高電平脈沖信號(hào)的延遲信號(hào)FP。延遲電路DLY還具有根據(jù)比較結(jié)果信號(hào)CONT的值來調(diào)整延時(shí)DT的值的功能。
在前一周期中的延時(shí)DT11的值根據(jù)在時(shí)刻t10處參考時(shí)鐘信號(hào)FR和延遲信號(hào)FP之間的相位差增加或減少，以便如下所述地獲得延時(shí)DT12的值。在這里，時(shí)刻t10處的參考時(shí)鐘信號(hào)FR的相位和延遲信號(hào)FP的相位是一致的，因此延時(shí)DT11的增加/減少量為零，并且延時(shí)DT12的值變得與延時(shí)DT11的值相等。
現(xiàn)在參考圖2解釋從時(shí)刻t12到時(shí)刻t13期間相位比較器FC的操作。當(dāng)在時(shí)刻t12處開關(guān)周期TT13開始時(shí)，高電平的延遲信號(hào)FP和高電平的ΦP被輸入到AND門AND2。因此，從AND門AND2輸出的高電平信號(hào)被輸入到觸發(fā)器FF12的置位輸入端S。然后，信號(hào)ΦR轉(zhuǎn)變?yōu)楦唠娖?箭頭Y12)，以使晶體管M2變導(dǎo)通。
接下來，在時(shí)刻t13處，延遲了時(shí)間P2(到延遲信號(hào)FP上升沿的時(shí)間)的高電平參考時(shí)鐘信號(hào)FR，輸入到觸發(fā)器FF12的復(fù)位輸入端R。因此，信號(hào)ΦR轉(zhuǎn)變?yōu)榈碗娖?箭頭Y13)，以使晶體管M2進(jìn)入非導(dǎo)電狀態(tài)。從而，觸發(fā)器FF12生成信號(hào)ΦR，信號(hào)ΦR在與從延遲信號(hào)FP的上升沿到參考時(shí)鐘信號(hào)FR的上升沿的相位延遲量相對(duì)應(yīng)的時(shí)間P2相等的時(shí)間期間為正脈沖信號(hào)。在ΦR為高電平時(shí)，從相位檢測部分21輸出的PMW信號(hào)DO進(jìn)入低電平。即，相位檢測部分21充當(dāng)PWM電路，其在延遲信號(hào)FP的相位超前參考時(shí)鐘信號(hào)FR的相位的時(shí)間差期間輸出低電平信號(hào)。
在期間P2中，積分部分22的電容器CI根據(jù)低電平PMW信號(hào)DO的輸入而被放電。因此，從積分部分22輸出的比較結(jié)果信號(hào)CONT的電壓值根據(jù)該P(yáng)MW信號(hào)DO降低。
現(xiàn)在參考圖3解釋從時(shí)刻t14到時(shí)刻t15期間延遲電路DLY的操作。比較結(jié)果信號(hào)CONT輸入到延遲電路DLY的延時(shí)控制電路31。比較結(jié)果信號(hào)CONT的電流流過晶體管M11。由于晶體管M11和M12構(gòu)成電流鏡電路，所以電流i2也流過晶體管M12。流過晶體管M12的電流和流過晶體管M13的電流是相同的電流，所以電流i2也流過晶體管M13。由于晶體管M13和M14構(gòu)成電流鏡電路，所以電流i2也流過晶體管M14。由于晶體管M14與恒流電路CG并聯(lián)，所以對(duì)延遲電路的電容器C11充電的電流等于流過恒流電路CG的電流i1和電流i2的和。
當(dāng)在時(shí)刻t14處輸出信號(hào)SQ1從高電平轉(zhuǎn)變到低電平時(shí)，晶體管M15截止。因此，電容器C11被流過恒流電路CG的電流i1和電流i2充電。電容器C11的電壓隨著由反饋到電容器C11中的i1和i2以及電容器C11的時(shí)間常數(shù)確定的時(shí)間上升。當(dāng)電容器C11的電壓變?yōu)榇笥诘扔趨⒖茧妷篤ref時(shí)，電壓比較器COMP11輸出高電平延遲信號(hào)FP，延時(shí)DT13結(jié)束。即，延時(shí)DT由電容器C11的充電時(shí)間決定。此后，當(dāng)比較結(jié)果信號(hào)CONT的電壓值變高時(shí)，電流i2增大，以使延時(shí)DT縮短。此外，當(dāng)比較結(jié)果信號(hào)CONT的電壓值變低時(shí)，電流i2降低，以使延時(shí)DT延長。在這里，根據(jù)時(shí)間P2的長度，在時(shí)刻t14處比較結(jié)果信號(hào)CONT的電壓值比在時(shí)刻t11處比較結(jié)果信號(hào)CONT的電壓值低。因此，延時(shí)DT13變得比延時(shí)DT12長。
如上所述，在控制部分3中執(zhí)行下述反饋控制根據(jù)在當(dāng)前開關(guān)周期TT13前的開關(guān)周期TT12中延遲信號(hào)FP和參考時(shí)鐘信號(hào)FR之間的相位差，調(diào)節(jié)當(dāng)前開關(guān)周期TT13中的延時(shí)DT13。因此，在經(jīng)過一定量時(shí)間后，如從時(shí)刻t16到時(shí)刻t17所示，可以獲得下述延時(shí)DT14參考時(shí)鐘信號(hào)FR的時(shí)鐘周期TT11對(duì)應(yīng)于延遲信號(hào)FP的周期TT12a，并且參考時(shí)鐘信號(hào)FR和延遲信號(hào)FP之間的相位差變?yōu)榱恪?br> 接下來，將參考圖6解釋在輸出電壓Vout被穩(wěn)定輸出的穩(wěn)定狀態(tài)中，并且開關(guān)周期TT22比參考時(shí)鐘信號(hào)FR的時(shí)鐘周期TT11長時(shí)，DC-DC轉(zhuǎn)換器1的操作。在時(shí)刻t20處，延遲電路DLY輸出高電平延遲信號(hào)FP來置位觸發(fā)器FF，以使電感電流信號(hào)VIL21升高(箭頭Y20)。在時(shí)刻t21處，觸發(fā)器FF被復(fù)位，并且低電平輸出信號(hào)SQ1被輸出到延遲電路DLY。然后，在經(jīng)過由延遲電路DLY確定的規(guī)定延時(shí)DT22后的時(shí)刻t23處，作為高電平脈沖信號(hào)的延遲信號(hào)FP從延遲電路DLY被輸出(區(qū)域A21)。
下面將描述，在前一開關(guān)周期TT21中延時(shí)DT21的值根據(jù)在時(shí)刻t20處參考時(shí)鐘信號(hào)FR和延遲信號(hào)FP之間的相位差被增大或減小，從而可以獲得延時(shí)DT22。在時(shí)刻t20處，參考時(shí)鐘信號(hào)FR的相位和延遲信號(hào)FP的相位是一致的，因此延時(shí)DT21的值的增大/減小量變?yōu)榱?。因此，延時(shí)DT22的值變?yōu)榕c延時(shí)DT21的值相等。
相位比較器FC可以生成信號(hào)ΦP，該信號(hào)在等于時(shí)間P3的時(shí)間期間為正脈沖信號(hào)，其中時(shí)間P3對(duì)應(yīng)于延遲信號(hào)FP的相位相對(duì)于參考時(shí)鐘信號(hào)FR的延遲量，即從時(shí)刻T22到時(shí)刻T23。在信號(hào)ΦP為高電平時(shí)，從相位檢測部分21輸出PMW信號(hào)DO進(jìn)入高電平。因此，從積分部分22輸出的比較結(jié)果信號(hào)CONT的電壓值根據(jù)PMW信號(hào)DO而升高，從而從時(shí)刻t23起開關(guān)周期中的延時(shí)變?yōu)楸妊訒r(shí)DT22短。
在從產(chǎn)生相位之間的偏差的時(shí)刻t22起經(jīng)過一定量的時(shí)間后，如從時(shí)刻t26到時(shí)刻t27所示，通過上述反饋控制可以獲得下述延時(shí)DT14參考時(shí)鐘信號(hào)FR的時(shí)鐘周期TT11對(duì)應(yīng)于延遲信號(hào)FP的周期TT12a，并且參考時(shí)鐘信號(hào)FR和延遲信號(hào)FP之間的相位差變?yōu)榱恪?br> 接下來，將參考圖7解釋在由負(fù)載波動(dòng)等導(dǎo)致電感電流擾動(dòng)時(shí)DC-DC轉(zhuǎn)換器1的操作。為了便于解釋，在將要解釋的情形中，當(dāng)參考時(shí)鐘信號(hào)FR的上升沿的相位對(duì)應(yīng)于延遲信號(hào)FP的上升沿的相位時(shí)產(chǎn)生負(fù)載波動(dòng)。
假設(shè)在t30處通過將處于穩(wěn)定狀態(tài)中的電感電流信號(hào)VIL1(虛線)從底電壓Von增加偏差量ΔV0，從而將該電感電流信號(hào)改變?yōu)殡姼须娏餍盘?hào)VIL32(實(shí)線)，在晶體管FET1的導(dǎo)通時(shí)間Ton1中，電感電流信號(hào)VIL32以斜率m1增大。當(dāng)電感電流信號(hào)VIL32的電壓值在t31時(shí)刻達(dá)到誤差放大信號(hào)Vc時(shí)，電壓比較器COMP1的輸出信號(hào)Vo1從低電平轉(zhuǎn)變?yōu)楦唠娖?，觸發(fā)器FF被復(fù)位，并且輸出信號(hào)SQ1翻轉(zhuǎn)為低電平。在延遲電路DLY確定的規(guī)定延時(shí)DT31期間輸出信號(hào)SQ1進(jìn)入低電平，在該延時(shí)DT31期間，晶體管FET1截止。此后，在延時(shí)DT31期間電感電流信號(hào)VIL32以斜率m2下降。
通過反饋在開關(guān)周期TT31前的周期中的定時(shí)信號(hào)和時(shí)鐘信號(hào)之間的相位差，可以獲得開關(guān)周期TT31中的延時(shí)DT31。因此，即使在開關(guān)周期TT31中由于負(fù)載波動(dòng)等導(dǎo)致延遲信號(hào)FP和參考時(shí)鐘信號(hào)FR之間的相位差，開關(guān)周期TT31中的延時(shí)DT31也不會(huì)波動(dòng)成與延時(shí)DT30相等。此外，在延時(shí)DT31期間，電感電流信號(hào)VIL32以斜率m2下降，以使在延時(shí)DT31結(jié)束的時(shí)刻t33處(區(qū)域A30)電感電流信號(hào)VIL32的值變?yōu)榕c底電壓Von相等。從而，在t30時(shí)刻產(chǎn)生的晶體管FET1的導(dǎo)通時(shí)間內(nèi)電感電流信號(hào)VIL32偏離底電壓Von的偏差量在t33時(shí)刻收斂。
如上詳細(xì)解釋的，在根據(jù)第一實(shí)施例的DC-DC轉(zhuǎn)換器1中，下述反饋控制被執(zhí)行根據(jù)在當(dāng)前開關(guān)周期前的開關(guān)周期中延遲信號(hào)FP和參考時(shí)鐘信號(hào)FR之間的相位差，調(diào)節(jié)當(dāng)前開關(guān)周期中的延時(shí)。因此，可以防止在當(dāng)前開關(guān)周期中由于負(fù)載波動(dòng)而產(chǎn)生的電感電流的擾動(dòng)傳播到后續(xù)的開關(guān)周期中。因此，即使在以固定頻率工作的電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路中占空比不小于50％，也可以防止分諧波振蕩。
此外，截止時(shí)間Toff可以被調(diào)節(jié)為使參考時(shí)鐘信號(hào)FR的時(shí)鐘周期對(duì)應(yīng)于DC-DC轉(zhuǎn)換器的開關(guān)周期，并且參考時(shí)鐘信號(hào)FR的上升沿的相位和開關(guān)定時(shí)的上升沿的相位變一致。因此，具有根據(jù)本發(fā)明的DC-DC轉(zhuǎn)換器的控制電路的DC-DC轉(zhuǎn)換器的開關(guān)周期可以與時(shí)鐘周期同步。此外，可以防止開關(guān)周期隨輸入電壓Vin而波動(dòng)。
也就是說，根據(jù)本發(fā)明的電流模式控制類型DC-DC轉(zhuǎn)換器根據(jù)處于DC-DC轉(zhuǎn)換器的輸出電壓被穩(wěn)定輸出的穩(wěn)定狀態(tài)中的參考時(shí)鐘信號(hào)FR來控制主開關(guān)晶體管FET1，因此截止時(shí)間不固定，并且開關(guān)頻率可以與參考時(shí)鐘信號(hào)FR同步。另一方面，在輸出電流由于負(fù)載波動(dòng)而改變時(shí)的過響應(yīng)期間，通過相位比較器FC和延遲電路DLY之間的反饋控制，截止時(shí)間在每個(gè)開關(guān)周期中都被固定，從而可以防止分諧波振蕩。由于截止時(shí)間因而進(jìn)入半固定狀態(tài)，所以即使晶體管FET1的占空比不小于50％，也可以防止分諧波振蕩，并且可以防止開關(guān)頻率隨輸入電壓Vin波動(dòng)。
現(xiàn)在參考圖8解釋根據(jù)本發(fā)明第二實(shí)施例的DC-DC轉(zhuǎn)換器。DC-DC轉(zhuǎn)換器1a的控制電路包括控制部分3a，替換圖1所示DC-DC轉(zhuǎn)換器的控制部分3。與控制部分3相比，控制部分3a還包括電壓比較器COMP2和COMP3、AND門AND3和OR門OR1。
誤差放大器ERA1的輸出端連接到電壓比較器COMP1的反相輸入端和電壓比較器COMP3的同相輸入端。參考電壓e3連接到電壓比較器COMP3的反相輸入端。電壓比較器COMP3的輸出端連接到AND門AND3的一個(gè)輸入端，并且延遲電路DLY的輸出端連接到AND門AND3的另一個(gè)輸入端。節(jié)點(diǎn)N2連接到電壓比較器COMP2的反相輸入端，并且參考電壓e2連接到電壓比較器COMP2的同相輸入端，AND門AND3的輸出端和電壓比較器COMP2的輸出端連接到OR門OR1的輸入端。OR門OR1的輸出端連接到觸發(fā)器FF的置位輸入端。Vo2和Vo3的輸出信號(hào)分別從電壓比較器COMP2和COMP3輸出。參考電壓e2和e3每個(gè)都具有獨(dú)立的規(guī)定值。此外，其他構(gòu)造與圖1中示出的控制部分3的構(gòu)造相似，因此在下文中省略了對(duì)它們的詳細(xì)解釋。
首先解釋電壓比較器COMP2的動(dòng)作。電壓比較器COMP2是用于使DC-DC轉(zhuǎn)換器1a能夠?qū)ν蝗坏呢?fù)載波動(dòng)快速作出響應(yīng)的電路。當(dāng)在高電平輸出信號(hào)Vo1被輸入到觸發(fā)器FF的復(fù)位輸入端R之后直到高電平延遲信號(hào)FP被輸入到觸發(fā)器FF的置位輸入端S之前的截止時(shí)間Toff中，由于負(fù)載突然波動(dòng)而使DC-DC轉(zhuǎn)換器的輸出電壓Vout下降時(shí)，節(jié)點(diǎn)N2上的輸出電壓Vout的分壓值也隨輸出電壓Vout的下降而下降。當(dāng)在截止時(shí)間Toff中該分壓變得比參考電壓e2小時(shí)，從電壓比較器COMP2輸出高電平輸出信號(hào)Vo2。此外，參考電壓e2是先前根據(jù)輸出電壓Vout的下限值確定的電壓值。然后，在高電平延遲信號(hào)FP的輸入時(shí)刻之前，高電平輸出信號(hào)Vo2被輸入到置位輸入端S。從而，在經(jīng)過截止時(shí)間Tof之前觸發(fā)器FF被強(qiáng)制置位，從而截止時(shí)間Toff被強(qiáng)制終止。
當(dāng)觸發(fā)器FF在截止時(shí)間Toff中被強(qiáng)制置位時(shí)，輸出信號(hào)SQ1從低電平轉(zhuǎn)變?yōu)楦唠娖?，并且該高電平輸出信?hào)SQ1被輸入到延遲電路DLY。晶體管M15(參見圖3)根據(jù)高電平輸出信號(hào)SQ1變?yōu)閷?dǎo)通，處于充電狀態(tài)中的電容器C11立即放電。因此，延遲電路DLY中產(chǎn)生的延時(shí)被抵消，延遲信號(hào)FP保持在低電平。此后，高電平輸出信號(hào)Vo1輸入到復(fù)位輸入端R以使觸發(fā)器FF復(fù)位。然后重復(fù)上述操作。
因此，在DC-DC轉(zhuǎn)換器中，當(dāng)DC-DC轉(zhuǎn)換器的輸出電壓Vout在截止時(shí)間Toff期間變得比確定為參考電壓e2的規(guī)定值低時(shí)，可以強(qiáng)制使晶體管FET1進(jìn)入導(dǎo)電狀態(tài)。因此，可以實(shí)現(xiàn)對(duì)負(fù)載突然變化的高速響應(yīng)。
接下來解釋電壓比較器COMP3和AND門AND3的動(dòng)作。這些電路是用于防止輸出電壓Vout在低負(fù)載期間上升。誤差放大器ERA1對(duì)節(jié)點(diǎn)N2處輸出電壓Vout的分壓值與參考電壓e1之間的差值進(jìn)行放大，從而輸出誤差放大信號(hào)Vc。電壓比較器COMP3降誤差放大信號(hào)Vc與參考電壓e3相比較。在這里，參考電壓e3是先前根據(jù)輸出電壓Vout的上限值確定的電壓。當(dāng)輸出電壓Vout比上限值高時(shí)，誤差放大信號(hào)Vc變得比參考電壓e3低，從而電壓比較器COMP3輸出低電平輸出信號(hào)Vo3。當(dāng)該低電平輸出信號(hào)Vo3輸入到AND門AND3時(shí)，AND門AND3屏蔽延遲信號(hào)FP。結(jié)果，晶體管FET1的截止時(shí)間Toff結(jié)束。此外，即使從延遲電路DLY輸出高電平延遲信號(hào)FP，該延遲信號(hào)FP也被屏蔽，從而觸發(fā)器FF被保持在復(fù)位狀態(tài)中，并且晶體管FET1被保持在截止?fàn)顟B(tài)中。因此，可以防止DC-DC轉(zhuǎn)換器的輸出電壓Vout上升。
當(dāng)DC-DC轉(zhuǎn)換器1a的輸出電壓Vout變得比上限值低時(shí)，誤差放大信號(hào)Vc變?yōu)楸葏⒖茧妷篹3高，從而電壓比較器COMP3輸出高電平輸出信號(hào)Vo3。然后，AND門AND3停止屏蔽延遲信號(hào)FP。因此，觸發(fā)器FF根據(jù)高電平延遲信號(hào)FP進(jìn)入置位狀態(tài)，DC-DC轉(zhuǎn)換器的輸出電壓Vout被升高。
現(xiàn)在解釋效果。在圖1所示的DC-DC轉(zhuǎn)換器1中，晶體管FET1的開關(guān)周期被控制為與振蕩器OSC的參考時(shí)鐘信號(hào)FR的周期相對(duì)應(yīng)。因此，即使DC-DC轉(zhuǎn)換器1處于無負(fù)載狀態(tài)，晶體管FET1也周期性地進(jìn)入導(dǎo)電狀態(tài)。然后，扼流線圈L1中存儲(chǔ)的全部能量僅用于提升平滑電容器C1的電壓，以使輸出電壓Vout升至比設(shè)置的電壓值高。另一方面，在圖8所示的DC-DC轉(zhuǎn)換器1a中，在輸出電壓Vout超過設(shè)置為參考電壓e3的設(shè)置值的上升時(shí)間內(nèi)，電壓比較器COMP3和AND門AND3可以使晶體管FET1強(qiáng)制保持在截止?fàn)顟B(tài)中。因此，可以防止輸出電壓Vout升至比設(shè)置的電壓值高。
如上面的詳細(xì)解釋，首先，在根據(jù)第二實(shí)施例的DC-DC轉(zhuǎn)換器1a中，當(dāng)DC-DC轉(zhuǎn)換器的輸出電壓Vout由于負(fù)載突然波動(dòng)而降低時(shí)，晶體管FET1即使處于截止時(shí)間Toff內(nèi)也可以被強(qiáng)制進(jìn)入導(dǎo)電狀態(tài)中。因此，可以實(shí)現(xiàn)對(duì)負(fù)載突然波動(dòng)的高速響應(yīng)。其次，在輸出電壓Vout超過設(shè)置為參考電壓e3的設(shè)置值的上升時(shí)間內(nèi)，晶體管FET1可以被強(qiáng)制保持在截止?fàn)顟B(tài)中。因此，可以防止輸出電壓Vout升至比設(shè)置的電壓值高。
此外，很明顯本發(fā)明不受限于上述實(shí)施例，并且在不脫離本發(fā)明的范圍的情況下，可以作出各種改進(jìn)和修改。在本實(shí)施例中解釋了固定截止時(shí)間類型的電流模式控制系統(tǒng)DC-DC轉(zhuǎn)換器，但是本發(fā)明不限于此。明顯本發(fā)明還可以應(yīng)用于固定導(dǎo)通時(shí)間類型的電流模式控制系統(tǒng)DC-DC轉(zhuǎn)換器。在這種情形中，在圖1所示的DC-DC轉(zhuǎn)換器1中，誤差放大器ERA1連接到電壓比較器COMP1的同相輸入端，并且電壓放大器AMP1連接到電壓比較器COMP1的反相輸入端。電壓比較器COMP1的輸出端連接到觸發(fā)器FF1的置位輸入端S。同相輸出端Q連接到輸出端DH，并且還經(jīng)由延遲電路DLY連接到觸發(fā)器FF1的復(fù)位輸入端R。此外，其他構(gòu)造類似于DC-DC轉(zhuǎn)換器1的構(gòu)造，因此在下文中省略了對(duì)它們的詳細(xì)解釋。
當(dāng)電感電流信號(hào)VIL降低到誤差放大信號(hào)Vc時(shí)，電壓比較器COMP1輸出高電平輸出信號(hào)Vo1來置位觸發(fā)器FF1。然后，觸發(fā)器FF1根據(jù)延遲電路DLY在經(jīng)過延時(shí)DT后輸出高電平延遲信號(hào)FP而被復(fù)位。通過重復(fù)這些操作就形成了固定導(dǎo)通時(shí)間類型的DC-DC轉(zhuǎn)換器。
在本實(shí)施例的延遲電路DLY中的輸出步驟中采用了電壓比較器COMP11(參見圖3)，但是本發(fā)明不限于此?？梢圆捎抿?qū)動(dòng)電路來替代電壓比較器COMP11。當(dāng)輸出信號(hào)SQ1處于高電平狀態(tài)時(shí)，地電勢(shì)被輸入到該驅(qū)動(dòng)電路以從該驅(qū)動(dòng)電路輸出低電平延遲信號(hào)FP。當(dāng)從輸出信號(hào)SQ1轉(zhuǎn)變?yōu)榈碗娖狡鸾?jīng)過規(guī)定的時(shí)間后電容器C11的電壓變?yōu)榇笥诘扔隍?qū)動(dòng)電路的閾值電壓時(shí)，從該驅(qū)動(dòng)電路輸出高電平延遲信號(hào)FP。從而可以簡化電路。
在本實(shí)施例中，解釋了降壓DC-DC轉(zhuǎn)換器。這里本發(fā)明的一點(diǎn)在于執(zhí)行如下反饋控制根據(jù)當(dāng)前開關(guān)周期之前的開關(guān)周期中的參考時(shí)鐘信號(hào)FR和延遲信號(hào)FP之間的相位差來調(diào)節(jié)當(dāng)前開關(guān)周期中的延時(shí)DT。因此，很明顯，本發(fā)明也可以適用于升壓DC-DC轉(zhuǎn)換器。
此外，延遲信號(hào)FP是定時(shí)信號(hào)的一個(gè)例子，延遲電路DLY是定時(shí)調(diào)節(jié)電路的一個(gè)例子，參考時(shí)鐘信號(hào)FR是時(shí)鐘信號(hào)的一個(gè)例子，晶體管M2是第二開關(guān)的一個(gè)例子，晶體管M1是第三開關(guān)的一個(gè)例子，參考電壓Vref是第一設(shè)置電壓的一個(gè)例子，參考電壓e2是第二設(shè)置電壓的一個(gè)例子，電壓比較器COMP11是第一比較器的一個(gè)例子，電壓比較器COMP2是第二比較器的一個(gè)例子，并且電壓比較器COMP3是監(jiān)控電路的一個(gè)例子。
根據(jù)用于本發(fā)明的電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路和控制方法，即使主開關(guān)晶體管的占空比不小于50％也可以防止分諧波振蕩，并且可以防止開關(guān)頻率隨輸入電壓波動(dòng)。
權(quán)利要求
1.一種電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路，其根據(jù)時(shí)鐘信號(hào)來控制主開關(guān)晶體管，包括定時(shí)調(diào)節(jié)電路，其輸出用于確定使所述主開關(guān)晶體管從第二狀態(tài)轉(zhuǎn)變到第一狀態(tài)的定時(shí)的定時(shí)信號(hào)；以及相位比較器，其檢測所述定時(shí)信號(hào)和所述時(shí)鐘信號(hào)之間的相位差，以根據(jù)所述相位差來向所述定時(shí)調(diào)節(jié)電路輸出相位差信號(hào)，其中在所述定時(shí)信號(hào)的相位超前所述時(shí)鐘信號(hào)的相位時(shí)，所述定時(shí)調(diào)節(jié)電路根據(jù)相位的提前量來延長在所述主開關(guān)晶體管從所述第一狀態(tài)轉(zhuǎn)變到所述第二狀態(tài)后，直到所述定時(shí)調(diào)節(jié)電路輸出所述定時(shí)信號(hào)為止的延時(shí)；并且在所述定時(shí)信號(hào)的相位落后于所述時(shí)鐘信號(hào)的相位時(shí)，所述定時(shí)調(diào)節(jié)電路根據(jù)相位的延遲量來縮短所述延時(shí)。
2.如權(quán)利要求1所述的電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路，其中，所述第一狀態(tài)是導(dǎo)電狀態(tài)，所述第二狀態(tài)是非導(dǎo)電狀態(tài)，并且所述主開關(guān)晶體管根據(jù)電感電流變得比設(shè)置值高而從所述第一狀態(tài)轉(zhuǎn)變到所述第二狀態(tài)。
3.如權(quán)利要求1所述的電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路，其中，所述第一狀態(tài)是非導(dǎo)電狀態(tài)，所述第二狀態(tài)是導(dǎo)電狀態(tài)，并且所述主開關(guān)晶體管根據(jù)電感電流變得比設(shè)置值低而從所述第一狀態(tài)轉(zhuǎn)變到所述第二狀態(tài)。
4.如權(quán)利要求1所述的電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路，其中，輸入到所述主開關(guān)晶體管的柵極端的柵極輸入信號(hào)被輸入到所述定時(shí)調(diào)節(jié)電路，并且所述定時(shí)調(diào)節(jié)電路對(duì)所述柵極輸入信號(hào)的邊沿施加所述延時(shí)，并且輸出施加了所述延時(shí)的邊沿作為所述定時(shí)信號(hào)，其中所述柵極輸入信號(hào)的邊沿使所述主開關(guān)晶體管從所述第一狀態(tài)轉(zhuǎn)變到所述第二狀態(tài)。
5.如權(quán)利要求4所述的電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路，其中，所述定時(shí)調(diào)節(jié)電路包括電流源，其根據(jù)所述相位差信號(hào)改變電流量；電容器，其與所述電流源串聯(lián)，并且一端接地；第一開關(guān)，其根據(jù)所述主開關(guān)晶體管進(jìn)入所述第二狀態(tài)而進(jìn)入非導(dǎo)電狀態(tài)，并且根據(jù)所述主開關(guān)晶體管進(jìn)入所述第一狀態(tài)而進(jìn)入導(dǎo)電狀態(tài)，所述第一開關(guān)與所述電容器并聯(lián)，并且所述柵極輸入信號(hào)被輸入到所述第一開關(guān)；以及第一比較器，其輸出所述電容器的電壓和第一設(shè)置電壓的比較結(jié)果。
6.如權(quán)利要求1所述的電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路，其中，所述相位比較器包括積分部分；第二開關(guān)，其連接所述積分部分和接地電壓；以及第三開關(guān)，其連接所述積分部分和電源電壓，并且所述相位比較器在所述定時(shí)信號(hào)的上升沿的相位超前所述時(shí)鐘信號(hào)的上升沿的相位時(shí)，根據(jù)相位的提前量來使所述第二開關(guān)進(jìn)入導(dǎo)電狀態(tài)，并且在所述定時(shí)信號(hào)的上升沿的相位落后于所述時(shí)鐘信號(hào)的上升沿的相位時(shí)，根據(jù)相位的延遲量來使所述第三開關(guān)進(jìn)入導(dǎo)電狀態(tài)。
7.如權(quán)利要求1所述的電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路，還包括第二比較器，所述第二比較器連接在觸發(fā)器的輸入端和DC-DC轉(zhuǎn)換器的輸出端之間，并且根據(jù)所述DC-DC轉(zhuǎn)換器的輸出電壓超過第二設(shè)置電壓而向所述定時(shí)信號(hào)被輸入的輸入端輸出與所述定時(shí)信號(hào)相同電平的信號(hào)，其中所述觸發(fā)器用于控制所述定時(shí)信號(hào)被輸入的所述主開關(guān)晶體管。
8.如權(quán)利要求1所述的電流模式控制類型DC-DC轉(zhuǎn)換器的控制電路，還包括監(jiān)控電路，通過對(duì)第三設(shè)置電壓和DC-DC轉(zhuǎn)換器的輸出電壓之間的誤差進(jìn)行放大所獲得的誤差放大信號(hào)、第四設(shè)置電壓以及所述定時(shí)信號(hào)被輸入到所述監(jiān)控電路，所述監(jiān)控電路在所述誤差放大信號(hào)高于所述第四設(shè)置電壓時(shí)，將所述定時(shí)信號(hào)輸入到用于控制所述主開關(guān)晶體管的觸發(fā)器的輸入定時(shí)信號(hào)被輸入的輸入端，并且在所述誤差放大信號(hào)低于所述第四設(shè)置電壓時(shí)屏蔽所述定時(shí)信號(hào)。
9.一種用于電流模式控制類型DC-DC轉(zhuǎn)換器的控制方法，用于根據(jù)時(shí)鐘信號(hào)來控制主開關(guān)晶體管，包括以下步驟檢測所述主開關(guān)晶體管從第二狀態(tài)轉(zhuǎn)變到第一狀態(tài)的轉(zhuǎn)變定時(shí)與所述時(shí)鐘信號(hào)之間的相位差；在所述主開關(guān)晶體管轉(zhuǎn)變到所述第一狀態(tài)后，根據(jù)電感電流超過設(shè)置值而將所述主開關(guān)晶體管從所述第一狀態(tài)轉(zhuǎn)變到所述第二狀態(tài)；以及在后面確定所述轉(zhuǎn)變定時(shí)時(shí)，當(dāng)先前轉(zhuǎn)變定時(shí)的相位超前所述時(shí)鐘信號(hào)的相位時(shí)，根據(jù)相位的提前量來延遲所述轉(zhuǎn)變定時(shí)，并且當(dāng)先前轉(zhuǎn)變定時(shí)的相位落后所述時(shí)鐘信號(hào)的相位時(shí)，根據(jù)相位的提前量使所述轉(zhuǎn)變定時(shí)提前。
全文摘要
本發(fā)明的目的是提供一種用于電流模式控制類型DC－DC轉(zhuǎn)換器的控制電路和控制方法，使該轉(zhuǎn)換器即使在占空比不小于50％時(shí)也能夠防止分諧波振蕩，并且能夠防止開關(guān)頻率隨輸入電壓波動(dòng)。當(dāng)高電平輸出信號(hào)Vo1被輸入到觸發(fā)器FF的復(fù)位輸入端R時(shí)，晶體管FET1截止。相位比較器FC根據(jù)延遲信號(hào)FP和參考時(shí)鐘信號(hào)FR之間的相位差輸出比較結(jié)果信號(hào)CONT。延遲電路DLY從晶體管FET1截止起經(jīng)過根據(jù)比較結(jié)果信號(hào)CONT調(diào)節(jié)的延時(shí)DT后輸出高電平延遲信號(hào)FP。晶體管FET1根據(jù)高電平延遲信號(hào)FP的輸入而導(dǎo)通。
文檔編號(hào)H02M3/155GK1980026SQ200610067019
公開日2007年6月13日 申請(qǐng)日期2006年3月31日 優(yōu)先權(quán)日2005年12月7日
發(fā)明者長谷川守仁 申請(qǐng)人:富士通株式會(huì)社