專利名稱：時(shí)間檢測電路、ad轉(zhuǎn)換器以及固體攝像裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時(shí)間檢測電路以及使用該時(shí)間檢測電路的AD轉(zhuǎn)換器和固體攝像裝置。本申請(qǐng)基于2010年8月6日在日本申請(qǐng)的特愿2010-177756號(hào)主張優(yōu)先權(quán)，在此援引其內(nèi)容。
背景技術(shù)：
作為現(xiàn)有的時(shí)間檢測電路的一例，已知有圖8所示的結(jié)構(gòu)(例如參照專利文獻(xiàn)1、2)。首先，對(duì)圖8的時(shí)間檢測電路的結(jié)構(gòu)以及動(dòng)作進(jìn)行說明。圖8示出了現(xiàn)有例的時(shí)間檢測電路的結(jié)構(gòu)。圖8所示的時(shí)間檢測電路由延遲部30、比較部31、鎖存部33以及計(jì)數(shù)部34構(gòu)成。延遲部30具有使輸入信號(hào)延遲后輸出的多個(gè)延遲單元DU
DU[7]。向開頭的延遲單元DU
輸入起始脈沖(=StartP)。比較部
31具有電壓比較器，該電壓比較器被輸入作為時(shí)間檢測對(duì)象的模擬信號(hào)Signal和隨著時(shí)間的經(jīng)過而減少的斜波Ramp，并輸出表示模擬信號(hào)Signal與斜波Ramp的比較結(jié)果的信號(hào)。鎖存部33具有對(duì)延遲部30的輸出CKO CK7的邏輯狀態(tài)進(jìn)行鎖存的鎖存電路D_0 D_7。計(jì)數(shù)部34具有根據(jù)來自延遲部30的輸出CK7進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路。在比較部31中，生成與模擬信號(hào)Signal的振幅對(duì)應(yīng)的時(shí)間間隔(時(shí)間軸方向的大小)。緩沖電路是使輸入信號(hào)反轉(zhuǎn)后輸出的反轉(zhuǎn)緩沖電路。在此，為了便于理解本說明書中的說明而采用了反轉(zhuǎn)緩沖電路的結(jié)構(gòu)。在緩沖電路的輸出Hold為高電平時(shí)，構(gòu)成鎖存部33的鎖存電路D_0 D_7處于有效(enable)狀態(tài)，按原樣輸出延遲單元DU
DU[7]的輸出CKO CK7。此外，在緩沖電路的輸出Hold從高電平轉(zhuǎn)變?yōu)榈碗娖綍r(shí)，鎖存電路D_0 D_7成為無效(disable)狀態(tài)，對(duì)與此時(shí)的延遲單元DU
DU[7]的輸出CKO CK7對(duì)應(yīng)的邏輯狀態(tài)進(jìn)行鎖存?？刂菩盘?hào)RST是用于進(jìn)行構(gòu)成計(jì)數(shù)部34的計(jì)數(shù)電路的復(fù)位動(dòng)作的信號(hào)。另外，雖然沒有明示對(duì)計(jì)數(shù)部34的計(jì)數(shù)結(jié)果的邏輯狀態(tài)進(jìn)行鎖存的計(jì)數(shù)鎖存電路，但通過使用具有鎖存功能的計(jì)數(shù)電路，計(jì)數(shù)電路兼用作計(jì)數(shù)鎖存電路。接著，對(duì)現(xiàn)有例的動(dòng)作進(jìn)行說明。圖9示出了現(xiàn)有例的時(shí)間檢測電路的動(dòng)作。首先，在與比較部31的比較開始相關(guān)的定時(shí)(第一定時(shí))，向延遲部30輸入周期與延遲部30的延遲時(shí)間大致一致的時(shí)鐘作為起始脈沖(=StartP)。由此，延遲部30開始進(jìn)行動(dòng)作。構(gòu)成延遲部30的延遲單元DU
使起始脈沖(=StartP)反轉(zhuǎn)和延遲后輸出為輸出CK0，構(gòu)成延遲部30的延遲單元DU
DU[7]分別使前級(jí)的延遲單元的輸出反轉(zhuǎn)和延遲后輸出為輸出CKl CK7。延遲單元DU [O] DU [7]的輸出CKO CK7被輸入到鎖存部33的鎖存電路D_0 D_7。由于緩沖電路的輸出Ho I d為高電平，所以鎖存電路D_0 D_7為有效狀態(tài)，按原樣輸出延遲單元DU
DU[7]的輸出CKO CK7。計(jì)數(shù)部34根據(jù)作為鎖存部33的鎖存電路D7的輸出Q7而輸出的延遲部30的輸出CK7進(jìn)行計(jì)數(shù)動(dòng)作。在該計(jì)數(shù)動(dòng)作中，通過輸出CK7的上升或下降，計(jì)數(shù)值增加或減少。在模擬信號(hào)Signal和斜波Ramp大致一致的定時(shí)(第二定時(shí))輸出CO反轉(zhuǎn)。在緩沖電路中對(duì)比較部31的輸出CO進(jìn)行緩沖之后(第三定時(shí))，緩沖電路的輸出Hold成為低電平。由此，鎖存電路D_0 D_7成為無效狀態(tài)。此時(shí)，與延遲單元DU[O] DU[7]的輸出CKO CK7對(duì)應(yīng)的邏輯狀態(tài)被鎖存電路D_0 D_7鎖存。通過鎖存電路D_7停止動(dòng)作，由此，計(jì)數(shù)部34對(duì)計(jì)數(shù)值進(jìn)行鎖存。根據(jù)鎖存部33鎖存的邏輯狀態(tài)和計(jì)數(shù)部34鎖存的計(jì)數(shù)值，得到與模擬信號(hào)Signal對(duì)應(yīng)的數(shù)據(jù)。根據(jù)上述現(xiàn)有例的時(shí)間檢測電路，能夠得到與時(shí)間間隔對(duì)應(yīng)的數(shù)據(jù)。即、能夠檢測與時(shí)間間隔對(duì)應(yīng)的時(shí)間。也可以利用上述的時(shí)間檢測電路，構(gòu)成將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的AD轉(zhuǎn)換器?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1:日本特開2009-38726號(hào)公報(bào)專利文獻(xiàn)2 :日本特開2009-38781號(hào)公報(bào)

發(fā)明內(nèi)容
發(fā)明所要解決的課題在上述現(xiàn)有的時(shí)間檢測電路中，由于構(gòu)成鎖存部33的鎖存電路D_0 D_6在時(shí)間間隔的期間動(dòng)作，所以鎖存部33所消耗的電流值變大，很難減少時(shí)間檢測電路的消耗電流。在現(xiàn)有例的時(shí)間檢測電路中，在從第一定時(shí)起到第三定時(shí)為止的期間，構(gòu)成鎖存部33的鎖存電路D_0 D_6始終動(dòng)作。對(duì)于延遲部30的輸出CKO CK7，由于頻率一般較高，所以在構(gòu)成鎖存部33的鎖存電路D_0 D_6中消耗電流，因此很難減少時(shí)間檢測電路自身的消耗電流。在此，作為在AD轉(zhuǎn)換器中使用了現(xiàn)有例的時(shí)間檢測電路的具體設(shè)備的例子，考慮數(shù)字照相機(jī)(DSC)等中使用的成像器。具體地，假定為像素為2000萬像素、幀頻為60幀/秒的規(guī)格。另外，假設(shè)對(duì)應(yīng)每一像素列配置AD轉(zhuǎn)換器。為了便于說明，將2000萬像素的像素排列設(shè)為縱橫4000行X5000列，并為了進(jìn)一步簡化，假設(shè)沒有消隱(blanking)期間，則在每一秒讀出的像素信號(hào)的行數(shù)如下。60 幀 / 秒 X 4000 行 / 幀=240K 線 / 秒S卩、一行的讀出頻率是240KHZ。例如當(dāng)由高位7比特(計(jì)數(shù)部34的計(jì)數(shù)值)和低位3比特(構(gòu)成鎖存部33的鎖存電路D_0 D_7的數(shù)據(jù))構(gòu)成10比特的AD轉(zhuǎn)換時(shí)，需要以一行的讀出頻率的128 (=27)倍、即30MHz左右從延遲部30輸出時(shí)鐘CKO CK7。在此，當(dāng)假定構(gòu)成鎖存部33的每個(gè)鎖存電路的消耗電流值為IuA/個(gè)時(shí)，每一列的鎖存電路D_0 D_6的消耗電流值如下。IuA/ 個(gè) X 7 個(gè)=7uA另外，由于將鎖存電路0_7的輸出用作構(gòu)成計(jì)數(shù)部34的計(jì)數(shù)電路的計(jì)數(shù)時(shí)鐘，所以在計(jì)算中沒有包含鎖存電路D_7的輸出。即、5000列的消耗電流值為35mA。在該計(jì)算中沒有考慮在AD轉(zhuǎn)換器從像素接收數(shù)據(jù)之前的待機(jī)期間等、無法進(jìn)行作為AD轉(zhuǎn)換的比較動(dòng)作的期間，此外，除去了在上述像素以外從OB (Optical Black，光學(xué)黑)像素讀出像素信號(hào)的期間或消隱時(shí)間，因此，認(rèn)為實(shí)際上是比如上述那樣估計(jì)的頻率30MHz還高的頻率。本發(fā)明提供能夠減少消耗電流的時(shí)間檢測電路、AD轉(zhuǎn)換器以及固體攝像裝置。解決課題的手段本發(fā)明的時(shí)間檢測電路具有延遲部，其具有使輸入信號(hào)延遲后輸出的多個(gè)延遲單元，并在與第一脈沖的輸入相關(guān)的第一定時(shí)開始動(dòng)作；鎖存部，其對(duì)所述多個(gè)延遲單元的邏輯狀態(tài)進(jìn)行鎖存；計(jì)數(shù)部，其根據(jù)從所述多個(gè)延遲單元中的任意一個(gè)輸出的時(shí)鐘進(jìn)行計(jì)數(shù)；計(jì)數(shù)鎖存部，其對(duì)所述計(jì)數(shù)部的狀態(tài)進(jìn)行鎖存；以及鎖存控制部，其在與第二脈沖的輸入相關(guān)的第二定時(shí)使所述鎖存部有效，在從所述第二定時(shí)起經(jīng)過了規(guī)定的時(shí)間的第三定時(shí)，使所述鎖存部以及所述計(jì)時(shí)鎖存部執(zhí)行鎖存。優(yōu)選的是，所述延遲部是圓環(huán)狀地連接所述多個(gè)延遲單元而成的圓環(huán)延遲電路。優(yōu)選的是，還具有比較部，該比較部輸入規(guī)定的模擬信號(hào)和隨著時(shí)間的經(jīng)過增加或減少的參照信號(hào)，并在所述參照信號(hào)相對(duì)于所述模擬信號(hào)滿足規(guī)定的條件時(shí)輸出比較信號(hào)，所述比較信號(hào)輸入到所述鎖存控制部，所述第一定時(shí)與所述參照信號(hào)輸入到所述比較部的定時(shí)相關(guān)，所述第二定時(shí)與所述比較信號(hào)輸入到所述鎖存控制部的定時(shí)相關(guān)。此外，本發(fā)明的AD轉(zhuǎn)換器具有上述的時(shí)間檢測電路；生成所述參照信號(hào)的參照信號(hào)生成部；以及運(yùn)算部，其根據(jù)所述鎖存部中鎖存的所述邏輯狀態(tài)和所述計(jì)數(shù)鎖存部鎖存的所述狀態(tài)，生成數(shù)字信號(hào)。此外，本發(fā)明的固體攝像裝置具有行列狀地配置了根據(jù)入射的電磁波的大小輸出像素信號(hào)的多個(gè)像素的攝像部；輸入與所述像素信號(hào)對(duì)應(yīng)的所述模擬信號(hào)的上述的AD轉(zhuǎn)換器，其中針對(duì)構(gòu)成所述攝像部的所述像素的每一列或每多列設(shè)置了所述比較部、所述鎖存部、所述計(jì)數(shù)部、所述計(jì)數(shù)鎖存部以及所述鎖存控制部。發(fā)明的效果根據(jù)本發(fā)明，在與第二脈沖的輸入相關(guān)的第二定時(shí)使鎖存部有效，在從第二定時(shí)起經(jīng)過了規(guī)定時(shí)間的第三定時(shí)使鎖存部以及計(jì)數(shù)鎖存部執(zhí)行鎖存，由此縮短了鎖存部的動(dòng)作時(shí)間，從而能夠減少消耗電流。


圖1是示出本發(fā)明的第一實(shí)施方式的時(shí)間檢測電路的結(jié)構(gòu)的電路圖。圖2是示出本發(fā)明的第一實(shí)施方式的時(shí)間檢測電路的動(dòng)作的時(shí)序圖。圖3是示出本發(fā)明的第二實(shí)施方式的時(shí)間檢測電路的結(jié)構(gòu)的電路圖。圖4是示出本發(fā)明的第二實(shí)施方式的時(shí)間檢測電路的動(dòng)作的時(shí)序圖。圖5是示出本發(fā)明的第三實(shí)施方式的時(shí)間檢測電路的結(jié)構(gòu)的電路圖。圖6是示出本發(fā)明的第三實(shí)施方式的時(shí)間檢測電路的動(dòng)作的時(shí)序圖。圖7是示出本發(fā)明的第四實(shí)施方式的固體攝像裝置的結(jié)構(gòu)的框圖。圖8是示出現(xiàn)有的時(shí)間檢測電路的結(jié)構(gòu)的電路圖。圖9是示出現(xiàn)有的時(shí)間檢測電路的動(dòng)作的時(shí)序圖。
具體實(shí)施方式
以下，參照

本發(fā)明的實(shí)施方式。(第一實(shí)施方式)首先，說明本發(fā)明的第一實(shí)施方式。圖1示出了本實(shí)施方式的時(shí)間檢測電路的結(jié)構(gòu)的一例。以下，對(duì)本例的結(jié)構(gòu)進(jìn)行說明。圖1所示的時(shí)間檢測電路由延遲部30、信號(hào)生成部32、鎖存部33以及計(jì)數(shù)部34構(gòu)成。延遲部30具有使輸入信號(hào)延遲后輸出的多個(gè)延遲單元DU[O] DU[7]。向開頭的延遲單元DU [O]輸入起始脈沖(=StartP )。信號(hào)生成部32生成對(duì)鎖存部33以及計(jì)數(shù)部34的動(dòng)作進(jìn)行控制的控制信號(hào)。信號(hào)生成部32具有反轉(zhuǎn)延遲電路DLY，其使作為時(shí)間檢測的對(duì)象的模擬信號(hào)Signal反轉(zhuǎn)和延遲；以及AND電路，其輸出如下信號(hào)該信號(hào)取反轉(zhuǎn)延遲電路DLY的輸入LO (=Signal)和反轉(zhuǎn)延遲電路DLY的輸出xL0_D的邏輯積(AND)。通過該結(jié)構(gòu)，信號(hào)生成部32在第一定時(shí)輸入了起始脈沖(=StartP)之后的第二定時(shí)，使鎖存部33的鎖存電路D_0 D_6成為有效(enable)狀態(tài)，在從第二定時(shí)起經(jīng)過了規(guī)定的時(shí)間的第三定時(shí)，生成用于使鎖存電路D_0 D_6以及計(jì)數(shù)部34執(zhí)行鎖存的控制信號(hào)，詳細(xì)情況在后面說明。鎖存部33具有對(duì)延遲部30的輸出CKO CK7的邏輯狀態(tài)進(jìn)行鎖存的鎖存電路D_0 D_7。此外，鎖存部33具有向鎖存電路DU[7]輸出信號(hào)Hold_C的AND電路，該信號(hào)Hold_C取信號(hào)生成部32的反轉(zhuǎn)延遲電路DLY的輸出xL0_D和控制信號(hào)Enable的邏輯積(AND)0計(jì)數(shù)部34具有根據(jù)來自延遲部30的輸出CK7進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路。在信號(hào)生成部32的AND電路的輸出Hold_L為高電平時(shí)，構(gòu)成鎖存部33的鎖存電路D_0 D_6為有效(enble)狀態(tài)，按原樣輸出延遲單元DU
DU[6]的輸出CKO CK6。此外，在信號(hào)生成部32的AND電路的輸出Hold_L從高電平轉(zhuǎn)變?yōu)榈碗娖綍r(shí)，鎖存電路D_0 D_6成為無效(disable)狀態(tài)，對(duì)與此時(shí)的延遲單元DU
DU[6]的輸出CKO CK6對(duì)應(yīng)的邏輯狀態(tài)進(jìn)行鎖存。另一方面，在鎖存部33的AND電路的輸出Ho I d_C為高電平時(shí)，構(gòu)成鎖存部33的鎖存電路D_7為有效(enble)狀態(tài)，按原樣輸出延遲單元DU[7]的輸出CK7。此外，在鎖存部33的AND電路的輸出Hold_C從高電平轉(zhuǎn)變?yōu)榈碗娖綍r(shí)，鎖存電路D_7成為無效(disable)狀態(tài)，對(duì)與此時(shí)的延遲單元DU[7]的輸出CK7對(duì)應(yīng)的邏輯狀態(tài)進(jìn)行鎖存?？刂菩盘?hào)Enable是用于控制鎖存部33的AND電路的信號(hào)?？刂菩盘?hào)RST是用于進(jìn)行構(gòu)成計(jì)數(shù)部34的計(jì)數(shù)電路的復(fù)位動(dòng)作的信號(hào)。在本圖中雖然沒有明示對(duì)計(jì)數(shù)部34的計(jì)數(shù)結(jié)果的邏輯狀態(tài)進(jìn)行鎖存的計(jì)數(shù)鎖存電路，但由于使用具有鎖存功能的計(jì)數(shù)電路，所以計(jì)數(shù)電路兼用作計(jì)數(shù)鎖存電路。另外，本結(jié)構(gòu)只不過是一例，不限于此。接著，對(duì)本例的動(dòng)作進(jìn)行說明。圖2示出了本實(shí)施方式的時(shí)間檢測電路的動(dòng)作。首先，輸入周期與延遲部30的延遲時(shí)間大致一致的時(shí)鐘，作為起始脈沖(=StartP)(第一定時(shí))。由此，延遲部30開始進(jìn)行動(dòng)作。構(gòu)成延遲部30的延遲單元DU[O]使起始脈沖(=StartP)反轉(zhuǎn)和延遲之后輸出為輸出CK0，構(gòu)成延遲部30的延遲單元DU[1] DU[7]分別使前級(jí)的延遲單元的輸出反轉(zhuǎn)和延遲之后輸出為輸出CKl CK7。延遲單元DU [O] DU [7]的輸出CKl CK7被輸入到鎖存部33的鎖存電路D_0 D_7。由于反轉(zhuǎn)延遲電路DLY的輸入LO (=Signal)是低電平，信號(hào)生成部32的AND電路的輸出Hold_L是低電平，所以鎖存電路D_0 D_6為無效狀態(tài)，停止動(dòng)作。
另一方面，由于鎖存部33的AND電路的輸出Hold_C為高電平，所以鎖存電路D_7為有效狀態(tài)，按原樣輸出延遲單元DU[7]的輸出CK7。計(jì)數(shù)部34根據(jù)作為鎖存電路D_7的輸出Q7而被輸出的延遲部30的輸出CK7，進(jìn)行計(jì)數(shù)動(dòng)作。在該計(jì)數(shù)動(dòng)作中，隨著輸出CK7的上升或下降，計(jì)數(shù)值增加或減少。從第一定時(shí)起經(jīng)過了作為檢測對(duì)象的“被檢測時(shí)間”之后，信號(hào)生成部32的反轉(zhuǎn)延遲電路DLY的輸入LO (=Signal)反轉(zhuǎn)，從而信號(hào)生成部32的AND電路的輸出Hold_L成為高電平。由此，鎖存電路D_0 D_6成為有效狀態(tài)。從第二定時(shí)起經(jīng)過了與信號(hào)生成部
32的反轉(zhuǎn)延遲電路DLY的延遲時(shí)間一致的時(shí)間之后(第三定時(shí))，信號(hào)生成部32的反轉(zhuǎn)延遲電路DLY的輸出xL0_D反轉(zhuǎn)，信號(hào)生成部32的AND電路的輸出Hold_L成為低電平。由此，鎖存電路D_0 D_6成為無效狀態(tài)。此時(shí)，與延遲單元DU
DU[6]的輸出CKO CK6對(duì)應(yīng)的邏輯狀態(tài)被鎖存部33的鎖存電路D_0 D_6鎖存。此外，由于在上述第三定時(shí)，鎖存部33的AND電路的輸出Hold_C成為低電平，所以鎖存電路D_7成為無效狀態(tài)，與延遲單元DU [7]的輸出CK7對(duì)應(yīng)的邏輯狀態(tài)被鎖存部33的鎖存電路D_7鎖存。通過鎖存電路D_7停止動(dòng)作，由此，計(jì)數(shù)部34對(duì)計(jì)數(shù)值進(jìn)行鎖存。根據(jù)鎖存部33鎖存的邏輯狀態(tài)和計(jì)數(shù)部34鎖存的計(jì)數(shù)值，得到與“被檢測時(shí)間”對(duì)應(yīng)的數(shù)據(jù)。鎖存的數(shù)據(jù)例如被輸出到后級(jí)的運(yùn)算部(未圖示)，進(jìn)行二進(jìn)制化等處理。由于在上述的動(dòng)作中，僅在從第二定時(shí)起到第三定時(shí)為止的期間內(nèi)鎖存電路D_0 D_6動(dòng)作，所以能夠減少鎖存部33中的消耗電流。因此，能夠減少時(shí)間檢測電路的消耗電流。另外，在本例中構(gòu)成為通過對(duì)構(gòu)成鎖存部33的鎖存電路D_0 D_6的動(dòng)作進(jìn)行控制來降低功耗，但也可以構(gòu)成為例如控制鎖存電路0_1 D_5。并且，不必限定于此。(第二實(shí)施方式)接著，對(duì)本發(fā)明的第二實(shí)施方式進(jìn)行說明。圖3示出了本實(shí)施方式的時(shí)間檢測電路的結(jié)構(gòu)的一例。以下，說明本例的結(jié)構(gòu)圖。與圖1中所示的結(jié)構(gòu)不同的是延遲部30的結(jié)構(gòu)。在本實(shí)施方式中，通過將構(gòu)成延遲部30的多個(gè)延遲單元DU[*] (*是O 7)連接成環(huán)狀，來實(shí)現(xiàn)圓環(huán)延遲電路。除此以外與圖1相同，所以省略說明。接著，對(duì)本例的動(dòng)作進(jìn)行說明。圖4示出了本實(shí)施方式的時(shí)間檢測電路的動(dòng)作。與圖2不同的是起始脈沖(=StartP),通過起始脈沖(=StartP)的邏輯狀態(tài)從低電平變化為高電平，由此,延遲部30開始動(dòng)作，根據(jù)來自延遲部30的輸出CK7，進(jìn)行計(jì)數(shù)部34的計(jì)數(shù)動(dòng)作。除此以外與圖2相同，所以省略說明。在第一實(shí)施方式中需要將起始脈沖(=StartP)生成為周期與延遲部30的延遲時(shí)間大致一致的時(shí)鐘，但在本實(shí)施方式中起始脈沖(=StartP)的生成變得容易。因此,延遲部30的控制、即時(shí)間檢測電路的控制變得容易。(第三實(shí)施方式)接著，對(duì)本發(fā)明的第三實(shí)施方式進(jìn)行說明。圖5示出了本實(shí)施方式的時(shí)間檢測電路的結(jié)構(gòu)的一例。以下，對(duì)本例的結(jié)構(gòu)圖進(jìn)行說明。在圖5中省略了延遲部30的圖示。與圖3中所示的結(jié)構(gòu)不同的是追加了比較部31的這一點(diǎn)。比較部31由電壓比較器構(gòu)成，該電壓比較器被輸入作為時(shí)間檢測的對(duì)象的模擬信號(hào)Signal和隨著時(shí)間的經(jīng)過增加或減少的斜波Ramp，輸出表示對(duì)模擬信號(hào)Signal和斜波Ramp進(jìn)行比較的結(jié)果的信號(hào)。由此，生成與模擬信號(hào)Signal對(duì)應(yīng)的時(shí)間間隔(相當(dāng)于圖2的說明中的“被檢測時(shí)間”)。除此以外與圖3相同，所以省略說明。接著，對(duì)本例的動(dòng)作進(jìn)行說明。首先，在與比較部31中的比較開始相關(guān)的定時(shí)(第一定時(shí))，起始脈沖(=StartP)的邏輯狀態(tài)從低電平變化為高電平。由此，延遲部30開始進(jìn)行動(dòng)作。構(gòu)成延遲部30的延遲單元DU
使起始脈沖(=StartP)反轉(zhuǎn)和延遲之后，輸出為輸出CK0，構(gòu)成延遲部30的延遲單元DU[1] DU[7]分別使前級(jí)的延遲單元的輸出反轉(zhuǎn)和延遲之后輸出為輸出CKl CK7。延遲單元DU
DU[7]的輸出CKO CK7被輸入到鎖存部33的鎖存電路D_0 D_7。由于反轉(zhuǎn)延遲電路DLY的輸入CO為低電平，信號(hào)生成部32的AND電路的輸出Hold_L為低電平，所以鎖存電路D_0 D_6為無效狀態(tài)，停止動(dòng)作。另一方面，由于鎖存部33的AND電路的輸出Hold_C是高電平，所以鎖存電路D_7處于有效狀態(tài)，按原樣輸出延遲單元DU[7]的輸出CK7。計(jì)數(shù)部34根據(jù)作為鎖存電路D_7的輸出Q7而被輸出的延遲部30的輸出CK7，進(jìn)行計(jì)數(shù)動(dòng)作。在該計(jì)數(shù)動(dòng)作中，通過輸出CK7的上升或下降，計(jì)數(shù)值增加或減少。在模擬信號(hào)Signal和斜波Ramp大致一致的定時(shí)(第二定時(shí))，比較部31的輸出CO反轉(zhuǎn)而成為高電平。由此，鎖存電路D_0 D_6成為有效狀態(tài)。從第二定時(shí)起經(jīng)過了與信號(hào)生成部32的反轉(zhuǎn)延遲電路DLY的延遲時(shí)間一致的時(shí)間之后(第三定時(shí))，信號(hào)生成部32的反轉(zhuǎn)延遲電路DLY的輸出xC0_D反轉(zhuǎn)，信號(hào)生成部32的AND電路的輸出Hold_L成為低電平。由此，鎖存電路D_0 D_6成為無效狀態(tài)。此時(shí)，與延遲單元DU
DU[6]的輸出CKO CK6對(duì)應(yīng)的邏輯狀態(tài)被鎖存部33的鎖存電路D_0 D_6鎖存。此外，由于在上述第三定時(shí)，鎖存部33的AND電路的輸出Hold_C成為低電平，所以鎖存電路D_7成為無效狀態(tài)，與延遲單元DU [7]的輸出CK7對(duì)應(yīng)的邏輯狀態(tài)被鎖存部33的鎖存電路D_7鎖存。通過鎖存電路D_7停止動(dòng)作，由此，計(jì)數(shù)部34對(duì)計(jì)數(shù)值進(jìn)行鎖存。根據(jù)鎖存部33鎖存的邏輯狀態(tài)和計(jì)數(shù)部34鎖存的計(jì)數(shù)值，得到與從第一定時(shí)起到第二定時(shí)為止的時(shí)間間隔對(duì)應(yīng)的數(shù)據(jù)。鎖存的數(shù)據(jù)例如被輸出到后級(jí)的運(yùn)算部(未圖示)，進(jìn)行二進(jìn)制化等處理。在上述的動(dòng)作中，僅在從第二定時(shí)起到第三定時(shí)為止的期間鎖存電路D_0 D_6動(dòng)作，所以能夠減少鎖存部33中的消耗電流。因此，能夠減少時(shí)間檢測電路的消耗電流。另外，在本例中通過對(duì)構(gòu)成鎖存部33的鎖存電路D_0 D_6的動(dòng)作進(jìn)行控制來降低功耗，但也可以例如對(duì)鎖存電路D_1 D_5進(jìn)行控制。并且，不必限定于此。(第四實(shí)施方式)接著，對(duì)本發(fā)明的第四實(shí)施方式進(jìn)行說明。圖7示出了本實(shí)施方式的固體攝像裝置的結(jié)構(gòu)的一例。以下，對(duì)本例的結(jié)構(gòu)圖進(jìn)行說明。圖7所示的固體攝像裝置I由攝像部
2、垂直選擇部12、讀出電流源部5、模擬部6、延遲部18、斜波部19、列處理部15、水平選擇部14、運(yùn)算部17以及控制部20構(gòu)成。在攝像部2中，生成并輸出與入射的電磁波的大小對(duì)應(yīng)的信號(hào)的多個(gè)單位像素3被配置成矩陣狀。垂直選擇部12選擇攝像部2的各行。讀出電流源部5讀出來自攝像部2的信號(hào)來作為電壓信號(hào)。模擬部6對(duì)從攝像部2讀出的信號(hào)進(jìn)行模擬處理。延遲部18對(duì)應(yīng)于第二、第三實(shí)施方式中說明的延遲部30，具有圓環(huán)延遲電路8。斜波部19生成斜波作為隨著時(shí)間的經(jīng)過而增加或減少的參照信號(hào)。列處理部15通過參照信號(hào)線119與斜波部19連接。水平選擇部14把在列處理部15中生成的數(shù)據(jù)讀出到水平信號(hào)線117。運(yùn)算部17與水平信號(hào)線117連接?？刂撇?0對(duì)各部進(jìn)行控制。在圖7中為了簡便，對(duì)由4行X6列的單位像素3構(gòu)成的攝像部2的情形進(jìn)行了說明，但是現(xiàn)實(shí)中，攝像部2的各行或各列中配置了幾十個(gè)到幾萬個(gè)的單位像素3。另外，雖然沒有圖示，但構(gòu)成攝像部2的單位像素3由光電二極管/光電門/光電晶體管等光電變換元件以及晶體管電路構(gòu)成。在該系統(tǒng)結(jié)構(gòu)中，對(duì)攝像部2的各單位像素3進(jìn)行驅(qū)動(dòng)控制的周邊的驅(qū)動(dòng)系統(tǒng)或信號(hào)處理系統(tǒng)、即垂直選擇部12、水平選擇部14、列處理部15、運(yùn)算部17、延遲部18、斜波部19以及控制部20等周邊電路使用與半導(dǎo)體集成電路制造技術(shù)同樣的技術(shù)，在單晶硅等半導(dǎo)體區(qū)域中與攝像部2 —起一體地形成。以下對(duì)各部進(jìn)行更詳細(xì)的說明。攝像部2中，單位像素3被二維地配置為4行6列，并且對(duì)于該4行6列的像素排列，針對(duì)每一行配線有行控制線11。行控制線11的各一端連接在與垂直選擇部12的各行對(duì)應(yīng)的各輸出端。垂直選擇部12由移位寄存器或譯碼器(decoder)等構(gòu)成，在驅(qū)動(dòng)攝像部2的各像素單元3時(shí)，通過行控制線11進(jìn)行攝像部2的行地址或行掃描的控制。此外，對(duì)于攝像部2的像素排列，針對(duì)每列配線有垂直信號(hào)線13。例如采用匪OS晶體管來構(gòu)成讀出電流源部5。在漏極端子上連接來自攝像部2的垂直信號(hào)線13，對(duì)控制端子適當(dāng)?shù)厥┘铀谕碾妷?，源極端子與GND連接。由此，來自單位像素3的信號(hào)以電壓模式被輸出。另外，雖然在作為電流源而使用了 NMOS晶體管的情況下進(jìn)行了說明，但不必限于此。

雖然省略了詳細(xì)的說明，但對(duì)于通過垂直信號(hào)線13輸入的電壓模式的像素信號(hào)，模擬部6對(duì)剛剛像素復(fù)位(reset)之后的信號(hào)電平(復(fù)位電平)與實(shí)際的信號(hào)電平進(jìn)行差分處理，由此去除噪聲成分，該噪聲成分被稱為作為每個(gè)像素的固定偏差的FPN (=FixedPattern Noise :固定模式噪聲)或復(fù)位噪聲。另外，也可以根據(jù)需要設(shè)置具有信號(hào)放大功能的AGC (=Auto Gain Control,自動(dòng)增益控制)電路等。列處理部15具有例如針對(duì)攝像部2的每個(gè)像素列、即每個(gè)垂直信號(hào)線13設(shè)置的ADC部16，將針對(duì)每個(gè)像素列通過垂直信號(hào)線13從攝像部2的各單位像素3讀出的模擬像素信號(hào)轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù)。另外，在本例中，采用了對(duì)于攝像部2的像素列，以I對(duì)I的對(duì)應(yīng)關(guān)系配置ADC部16的結(jié)構(gòu)，但是這只不過是一例，并不限于該配置關(guān)系。例如，也可以針對(duì)多個(gè)像素列配置一個(gè)ADC部16，采用在多個(gè)像素列之間分時(shí)使用該一個(gè)ADC部16的結(jié)構(gòu)。列處理部15與后述的斜波部19、延遲部18以及運(yùn)算部17 —起構(gòu)成了 AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器將從攝像部2的選擇像素行的單位像素3讀出的模擬像素信號(hào)轉(zhuǎn)換為數(shù)字像素?cái)?shù)據(jù)。延遲部18并不限于作為對(duì)稱振蕩電路(圓環(huán)延遲電路)的VCO (=VoltageControlled Oscillator,電壓控制振蕩器)電路，圓環(huán)延遲電路自身與對(duì)稱振蕩電路同樣地由奇數(shù)個(gè)的延遲單元構(gòu)成，但其輸出也可以等價(jià)地使用偶數(shù)(特別是2的乘方)的所謂非對(duì)稱振蕩電路。而且，圓環(huán)延遲電路自身由偶數(shù)個(gè)(特別是2的乘方)延遲單元構(gòu)成，低位邏輯狀態(tài)的輸出(端子)為偶數(shù)(特別是2的乘方M^RDL (=Ring Delay Line，環(huán)形延遲線)電路構(gòu)成或圓環(huán)延遲電路自身由偶數(shù)個(gè)(特別是2的乘方個(gè))延遲單元構(gòu)成,進(jìn)一步地也可以使用所謂全差動(dòng)型振蕩電路，該全差動(dòng)型振蕩電路構(gòu)成為將構(gòu)成延遲單元的全差動(dòng)型反轉(zhuǎn)電路的最終級(jí)的輸出分別反饋到初級(jí)的輸入的相反側(cè)。另外，作為延遲部18優(yōu)選的是圓環(huán)延遲電路，但不限于此。斜波部19例如由積分電路構(gòu)成，根據(jù)控制部20的控制，生成電平隨著時(shí)間經(jīng)過呈傾斜狀變化的所謂斜波，并通過參照數(shù)據(jù)線119提供給電壓比較部131的輸入端子中的一個(gè)。另外，作為斜波部19，不限于采用積分電路，也可以采用DAC電路。但是，在采用了使用DAC電路數(shù)字地生成斜波的結(jié)構(gòu)的情況下，需要采用使斜波的階梯(step)變細(xì)的結(jié)構(gòu)或采用與此同等的結(jié)構(gòu)。水平選擇部14由移位寄存器或譯碼器等構(gòu)成，進(jìn)行列處理部15的ADC部16的列地址或列掃描的控制。根據(jù)該水平選擇部14的控制，在ADC部16中被AD轉(zhuǎn)換后的數(shù)字?jǐn)?shù)據(jù)被依次讀出到水平信號(hào)線117。運(yùn)算部17根據(jù)被輸出到水平信號(hào)線117的數(shù)字?jǐn)?shù)據(jù)，執(zhí)行二進(jìn)制化等代碼轉(zhuǎn)換，輸出進(jìn)行二進(jìn)制化之后的數(shù)字?jǐn)?shù)據(jù)。此外，運(yùn)算部17也可以內(nèi)置例如黑電平調(diào)整、列偏差修正、顏色處理等信號(hào)處理功能。而且，也可以將η位并行數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)后輸出?？刂撇?0具有TG (=Timing Genertor :定時(shí)發(fā)生器)的功能模塊，以及用于與該TG進(jìn)行通信的功能模塊，該TG提供斜波部19、延遲部18、垂直選擇部12、水平選擇部14、運(yùn)算部17等的各部的動(dòng)作所需要的時(shí)鐘或規(guī)定定時(shí)的脈沖信號(hào)。另外，控制部20也可以與攝像部2或垂直選擇部12以及水平選擇部14等其他功能要素獨(dú)立地，被提供為單獨(dú)的半導(dǎo)體集成電路。此時(shí)，通過由攝像部2或垂直選擇部12以及水平選擇部14等構(gòu)成的攝像器件和控制部20，構(gòu)建作為半導(dǎo)體系統(tǒng)的一例的攝像裝置。該攝像裝置也可以被提供為并入了周邊的信號(hào)處理或電源電路等的攝像模塊。接著，對(duì)ADC部16的結(jié)構(gòu)進(jìn)行說明。ADC部16將從攝像部2的各單位像素3通過垂直信號(hào)線13讀出的各個(gè) 模擬像素信號(hào)與斜波部19提供的用于進(jìn)行AD轉(zhuǎn)換的斜波進(jìn)行比較，由此，生成具有與像素信號(hào)的大小對(duì)應(yīng)的時(shí)間軸方向的大小(脈沖寬度)的時(shí)間間隔。然后，通過將與該時(shí)間間隔對(duì)應(yīng)的數(shù)據(jù)作為與像素信號(hào)的大小對(duì)應(yīng)的數(shù)字?jǐn)?shù)據(jù)，來進(jìn)行AD轉(zhuǎn)換。以下，對(duì)ADC部16的詳細(xì)結(jié)構(gòu)進(jìn)行說明。針對(duì)每個(gè)列設(shè)置了 ADC部16，在圖7中設(shè)置了 6個(gè)ADC部16。各列的ADC部16具有相同的結(jié)構(gòu)。ADC部16由電壓比較部131、鎖存控制部132、鎖存部133以及列計(jì)數(shù)器134構(gòu)成。作為比較部的一例的電壓比較部131將與從攝像部2的單位像素3通過垂直信號(hào)線13輸出的模擬像素信號(hào)對(duì)應(yīng)的信號(hào)電壓，與斜波部19所提供的斜波進(jìn)行比較，由此，將像素信號(hào)的大小轉(zhuǎn)換為作為時(shí)間軸方向的信息的時(shí)間間隔(脈沖寬度)。電壓比較部131的比較輸出例如在斜波電壓比信號(hào)電壓高時(shí)成為低電平，在斜波電壓為信號(hào)電壓以下時(shí)成為高電平。鎖存控制部132根據(jù)電壓比較部131的比較輸出，生成用于控制鎖存部133以及列計(jì)數(shù)器134的控制信號(hào)。鎖存部133具有鎖存電路D_0 D_6以及鎖存電路D_7。接收電壓比較部131的比較輸出，在該比較輸出反轉(zhuǎn)的定時(shí)(第二定時(shí))，構(gòu)成鎖存部133的鎖存電路D_0 D_6成為有效狀態(tài)。在從第二定時(shí)起經(jīng)過了規(guī)定的時(shí)間之后(第三定時(shí))，鎖存部133的各鎖存電路D_0 D_7成為無效狀態(tài)，由此對(duì)在延遲部18中生成的邏輯狀態(tài)進(jìn)行鎖存(保持/存儲(chǔ))。列計(jì)數(shù)部134根據(jù)鎖存部133的鎖存電路D_7的輸出進(jìn)行計(jì)數(shù)。在此，將列計(jì)數(shù)部134假定為兼具了保持列計(jì)數(shù)器134的邏輯狀態(tài)的鎖存功能的計(jì)數(shù)部。在此，鎖存部133的邏輯狀態(tài)表示的低位數(shù)據(jù)信號(hào)例如是8位的數(shù)據(jù)。此外，列計(jì)數(shù)部134的計(jì)數(shù)結(jié)果表示的高位數(shù)據(jù)信號(hào)例如是10位的數(shù)據(jù)。另外，該10位是一例，也可以是不足10位的位數(shù)(例如8位)或超過10位的位數(shù)(例如12位)等。接著，對(duì)本例的動(dòng)作進(jìn)行說明。在此，對(duì)于單位像素3的具體的動(dòng)作省略說明，但如公知的那樣，在單位像素3中輸出復(fù)位電平和信號(hào)電平。輸出的復(fù)位電平和信號(hào)電平被輸出為在模擬部6中進(jìn)行了 CDS處理后的像素輸出信號(hào)。如下地進(jìn)行AD轉(zhuǎn)換。例如將以規(guī)定的斜率下降的斜波與像素輸出信號(hào)進(jìn)行比較，使用基于來自圓環(huán)延遲電路的輸出(例如CK7、即相當(dāng)于圖5中記載的鎖存部33的鎖存電路0_7的輸出Q)的計(jì)數(shù)、和具有固定相位差的多相時(shí)鐘(CK0 CK7、即相當(dāng)于圖5中記載的鎖存部33的鎖存電路D_0 D_7的輸出Q)的邏輯狀態(tài)，對(duì)從與該比較處理的開始相關(guān)的時(shí)刻(第一定時(shí))起，到從像素輸出信號(hào)和斜波的斜波電壓一致的時(shí)刻(第二定時(shí))起經(jīng)過了規(guī)定時(shí)間之后(第三定時(shí))為止的期間進(jìn)行計(jì)測，由此得到與像素輸出信號(hào)對(duì)應(yīng)的數(shù)字?jǐn)?shù)據(jù)。另外，也可以通過第一次讀出動(dòng)作從攝像部2的選擇行的各單位像素3讀出包含像素信號(hào)的噪聲的復(fù)位電平并進(jìn)行AD轉(zhuǎn)換，接著，通過第二次的讀出動(dòng)作來讀出信號(hào)電平并進(jìn)行AD轉(zhuǎn)換，之后數(shù)字地進(jìn)行CDS動(dòng)作，由此得到與像素輸出信號(hào)對(duì)應(yīng)的數(shù)字?jǐn)?shù)據(jù)。而且，不必限于此。在從任意像素行的單位像素3向垂直信號(hào)線13輸出的像素輸出信號(hào)穩(wěn)定之后，控制部20向斜波部19提供生成斜波的控制數(shù)據(jù)。斜波部19接收該控制數(shù)據(jù)而輸出作為總體在時(shí)間上傾斜地變化的斜波，作為施加給電壓比較部131的一個(gè)輸入端子的比較電壓。電壓比較部131開始進(jìn)行該斜波和像素輸出信號(hào)的比較(第一定時(shí))。此外，在該第一定時(shí)，控制部20使向圓環(huán)延遲電路8輸出的起始脈沖從低電平變化為高電平。電壓比較部131對(duì)斜波部19所施加的斜波和像素輸出信號(hào)進(jìn)行比較，在雙方的電壓大致一致時(shí)(第二定時(shí))輸出比較輸出。對(duì)該比較輸出進(jìn)一步進(jìn)行反轉(zhuǎn)或延遲之后進(jìn)行輸出(第三定時(shí))。在第二定時(shí)，根據(jù)電壓比較部131的比較輸出，鎖存部133的鎖存電路D_0 D_6成為有效狀態(tài)，在第三定時(shí)，鎖存部133的鎖存電路D_0 D_7成為無效狀態(tài)，對(duì)與來自延遲部18的輸出對(duì)應(yīng)的邏輯狀態(tài)進(jìn)行鎖存。通過鎖存部133的鎖存電路D_7停止，列計(jì)數(shù)器134對(duì)計(jì)數(shù)值進(jìn)行鎖存。由此，得到與像素輸出信號(hào)對(duì)應(yīng)的數(shù)字?jǐn)?shù)據(jù)(數(shù)據(jù)信號(hào))。當(dāng)經(jīng)過了規(guī)定的期間時(shí)，控制部20停止向斜波部19提供控制數(shù)據(jù)、并停止來自延遲部18的輸出。由此，斜波部19停止生成斜波。此后，通過水平選擇部14經(jīng)由水平信號(hào)線117輸出數(shù)字?jǐn)?shù)據(jù)，并傳送到運(yùn)算部17。在運(yùn)算部17中，通過執(zhí)行二進(jìn)制化處理來得到二進(jìn)制數(shù)據(jù)。另外，也可以是在列處理部15中內(nèi)置運(yùn)算部17的結(jié)構(gòu)。在上述的動(dòng)作中，僅在從第二定時(shí)起到第三定時(shí)為止的期間內(nèi)鎖存電路D_0 D_6動(dòng)作，所以能夠減少鎖存部33中的消耗電流。從而，能夠減少AD轉(zhuǎn)換器的消耗電流，進(jìn)而減少固體攝像裝置的消耗電流。另外，在本例中采用了通過對(duì)構(gòu)成鎖存部133的鎖存電路D_0 D_6的動(dòng)作進(jìn)行控制來降低功耗的結(jié)構(gòu)，但也可以是例如對(duì)鎖存電路0_1 D_5進(jìn)行控制的結(jié)構(gòu)。并且，不必限于此。以上，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行了詳述，但具體的結(jié)構(gòu)不限于上述的實(shí)施方式，也包含不脫離本發(fā)明的主旨的范圍內(nèi)的設(shè)計(jì)變更等。產(chǎn)業(yè)上的可利用性根據(jù)本發(fā)明，通過縮短鎖存部的動(dòng)作時(shí)間，能夠提供減少了消耗電流的時(shí)間檢測電路、AD轉(zhuǎn)換器以及固體攝像裝置。標(biāo)號(hào)說明2攝像部5讀出電流源部6模擬部8圓環(huán)延遲電路12垂直選擇部14水平選擇部15列處理部16ADC 部17運(yùn)算部18延遲部19斜波部(參照信號(hào)生成部)20控制部30延遲部31比較部32信號(hào)生成部(鎖存控制部)33鎖存部34計(jì)數(shù)部(計(jì)數(shù)鎖存部)131電壓比較部(比較部)132鎖存控制部133鎖存部134列計(jì)數(shù)器(計(jì)數(shù)鎖存部)
權(quán)利要求
1.一種時(shí)間檢測電路，該時(shí)間檢測電路具有 延遲部，其具有使輸入信號(hào)延遲后輸出的多個(gè)延遲單元，并在與第一脈沖的輸入相關(guān)的第一定時(shí)開始動(dòng)作； 鎖存部，其對(duì)所述多個(gè)延遲單元的邏輯狀態(tài)進(jìn)行鎖存； 計(jì)數(shù)部，其根據(jù)從所述多個(gè)延遲單元中的任意一個(gè)輸出的時(shí)鐘進(jìn)行計(jì)數(shù)； 計(jì)數(shù)鎖存部，其對(duì)所述計(jì)數(shù)部的狀態(tài)進(jìn)行鎖存；以及 鎖存控制部，其在與第二脈沖的輸入相關(guān)的第二定時(shí)使所述鎖存部有效，在從所述第二定時(shí)起經(jīng)過了規(guī)定的時(shí)間的第三定時(shí)，使所述鎖存部以及所述計(jì)數(shù)鎖存部執(zhí)行鎖存。
2.根據(jù)權(quán)利要求1所述的時(shí)間檢測電路，其中， 所述延遲部是圓環(huán)狀地連接所述多個(gè)延遲單元而成的圓環(huán)延遲電路。
3.根據(jù)權(quán)利要求1所述的時(shí)間檢測電路，其中， 該時(shí)間檢測電路還具有比較部，該比較部輸入規(guī)定的模擬信號(hào)和隨著時(shí)間的經(jīng)過而增加或減少的參照信號(hào)，并在所述參照信號(hào)相對(duì)于所述模擬信號(hào)滿足規(guī)定的條件時(shí)輸出比較信號(hào)， 所述比較信號(hào)輸入到所述鎖存控制部， 所述第一定時(shí)與所述參照信號(hào)輸入到所述比較部的定時(shí)相關(guān)， 所述第二定時(shí)與所述比較信號(hào)輸入到所述鎖存控制部的定時(shí)相關(guān)。
4.根據(jù)權(quán)利要求3所述的時(shí)間檢測電路，其中， 所述延遲部是圓環(huán)狀地連接所述多個(gè)延遲單元而成的圓環(huán)延遲電路。
5.—種AD轉(zhuǎn)換器，該AD轉(zhuǎn)換器具有 時(shí)間檢測電路； 參照信號(hào)生成部，其生成參照信號(hào)； 運(yùn)算部，其根據(jù)鎖存部中鎖存的邏輯狀態(tài)和計(jì)數(shù)鎖存部鎖存的狀態(tài)，生成數(shù)字信號(hào)， 所述時(shí)間檢測電路具有 延遲部，其具有使輸入信號(hào)延遲后輸出的多個(gè)延遲單元，并在與第一脈沖的輸入相關(guān)的第一定時(shí)開始動(dòng)作； 鎖存部，其對(duì)所述多個(gè)延遲單元的邏輯狀態(tài)進(jìn)行鎖存； 計(jì)數(shù)部，其根據(jù)從所述多個(gè)延遲單元中的任意一個(gè)輸出的時(shí)鐘進(jìn)行計(jì)數(shù)； 計(jì)數(shù)鎖存部，其對(duì)所述計(jì)數(shù)部的狀態(tài)進(jìn)行鎖存； 鎖存控制部，其在與第二脈沖的輸入相關(guān)的第二定時(shí)使所述鎖存部有效，在從所述第二定時(shí)起經(jīng)過了規(guī)定時(shí)間的第三定時(shí)，使所述鎖存部以及所述計(jì)數(shù)鎖存部執(zhí)行鎖存；以及比較部，其輸入規(guī)定的模擬信號(hào)和隨著時(shí)間的經(jīng)過而增加或減少的參照信號(hào)，并在所述參照信號(hào)相對(duì)于所述模擬信號(hào)滿足規(guī)定的條件時(shí)輸出比較信號(hào)， 所述比較信號(hào)輸入到所述鎖存控制部， 所述第一定時(shí)與所述參照信號(hào)輸入到所述比較部的定時(shí)相關(guān)， 所述第二定時(shí)與所述比較信號(hào)輸入到所述鎖存控制部的定時(shí)相關(guān)。
6.根據(jù)權(quán)利要求5所述的AD轉(zhuǎn)換器，其中， 所述延遲部是圓環(huán)狀地連接所述多個(gè)延遲單元而成的圓環(huán)延遲電路。
7.—種固體攝像裝置，該固體攝像裝置具有矩陣狀地配置了根據(jù)入射的電磁波的大小而輸出像素信號(hào)的多個(gè)像素的攝像部；以及 輸入與所述像素信號(hào)對(duì)應(yīng)的所述模擬信號(hào)的AD轉(zhuǎn)換器， 所述AD轉(zhuǎn)換器具有 時(shí)間檢測電路； 參照信號(hào)生成部，其生成所述參照信號(hào)； 運(yùn)算部，其根據(jù)所述鎖存部中鎖存的所述邏輯狀態(tài)和由所述計(jì)數(shù)鎖存部鎖存的所述狀態(tài)，生成數(shù)字信號(hào)， 所述時(shí)間檢測電路具有 延遲部，其具有使輸入信號(hào)延遲后輸出的多個(gè)延遲單元，并在與第一脈沖的輸入相關(guān)的第一定時(shí)開始動(dòng)作； 鎖存部，其對(duì)所述多個(gè)延遲單元的邏輯狀態(tài)進(jìn)行鎖存； 計(jì)數(shù)部，其根據(jù)從所述多個(gè)延遲單元中的任意一個(gè)輸出的時(shí)鐘進(jìn)行計(jì)數(shù)； 計(jì)數(shù)鎖存部，其對(duì)所述計(jì)數(shù)部的狀態(tài)進(jìn)行鎖存； 鎖存控制部，其在與第二脈沖的輸入相關(guān)的第二定時(shí)使所述鎖存部有效，在從所述第二定時(shí)起經(jīng)過了規(guī)定時(shí)間的第三定時(shí)，使所述鎖存部以及所述計(jì)數(shù)鎖存部執(zhí)行鎖存；以及比較部，其輸入規(guī)定的模擬信號(hào)和隨著時(shí)間的經(jīng)過而增加或減少的參照信號(hào)，并在所述參照信號(hào)相對(duì)于所述模擬信號(hào)滿足規(guī)定的條件時(shí)輸出比較信號(hào)， 所述比較信號(hào)輸入到所述鎖存控制部， 所述第一定時(shí)與所述參照信號(hào)輸入到所述比較部的定時(shí)相關(guān)， 所述第二定時(shí)與所述比較信號(hào)輸入到所述鎖存控制部的定時(shí)相關(guān)， 針對(duì)構(gòu)成所述攝像部的所述像素的每一列或每多個(gè)列設(shè)置所述比較部、所述鎖存部、所述計(jì)數(shù)部、所述計(jì)數(shù)鎖存部以及所述鎖存控制部。
8.根據(jù)權(quán)利要求7所述的固體攝像裝置，其中， 所述延遲部是圓環(huán)狀地連接所述多個(gè)延遲單元而成的圓環(huán)延遲電路。
全文摘要
本發(fā)明的時(shí)間檢測電路具有延遲部(30)，其具有使輸入信號(hào)(Start P)延遲后輸出的多個(gè)延遲單元(DU)，并在與第一脈沖的輸入相關(guān)的第一定時(shí)開始動(dòng)作；鎖存部(33)，其對(duì)所述多個(gè)延遲單元(DU)的邏輯狀態(tài)進(jìn)行鎖存；計(jì)數(shù)部(34)，其根據(jù)從所述多個(gè)延遲單元中的任意一個(gè)(DU[7])輸出的時(shí)鐘(CK7)進(jìn)行計(jì)數(shù)；以及鎖存控制部(32)，其在與第二脈沖的輸入相關(guān)的第二定時(shí)使所述鎖存部(33)有效，在從所述第二定時(shí)起經(jīng)過了規(guī)定時(shí)間的第三定時(shí)，使所述鎖存部(33)執(zhí)行鎖存。由于構(gòu)成鎖存部(33)的鎖存電路(D_0～D_6)在輸入第二脈沖為止(被檢測時(shí)間的期間)維持無效狀態(tài)(保持狀態(tài))，所以能夠減少鎖存部(33)的消耗電流。
文檔編號(hào)H04N5/378GK103053115SQ201180037919
公開日2013年4月17日 申請(qǐng)日期2011年5月31日 優(yōu)先權(quán)日2010年8月6日
發(fā)明者萩原義雄 申請(qǐng)人:奧林巴斯株式會(huì)社