具有大表面積閘極的vmosfet芯片的制作方法
【專利摘要】一種具有大表面積閘極的VMOSFET芯片，包括：一芯片本體；其中該VMOSFET芯片的源極與門極配置在該芯片本體的上方，而該VMOSFET芯片的汲極則配置在下方；其中該閘極的面積大于3mm×3mm；此面積使得導線可以很容易地安裝到該閘極上。本實用新型將該閘極的面積盡量的加大，以利于半導體封裝時的施工作業(yè)，因此可以節(jié)省人工成本。
【專利說明】
具有大表面積閘極的VMOSFET芯片
技術領域
[0001 ] 本實用新型涉及MOSFET芯片，尤其是一種具有大表面積閘極的VMOSFET芯片。
【背景技術】
[0002]MOSFET (Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應晶體)，即以金屬層的閘極隔著氧化層利用電場的效應來控制半導體的場效應晶體。現(xiàn)有技術中的MOS結構，一般源極、汲極與門極在同一平面。如圖1所示，為一現(xiàn)有的N型MOS結構，為一 MOS芯片I’的截面，其中源極10 ’及汲極30，以高摻雜的N型半導體植入形態(tài)相反的P型基體中，閘極20’則位于該P型基體的上方形成金屬，并以二氧化硅隔離該金屬及該P型基體。應用閘極20’的電壓控制閘極20’與該源極10’、汲極30’之間的電壓差，而在該源極10’及汲極30’形成電流通道，此類型的MOS因為該信道的區(qū)域較窄，所能承載的電流較小，一般較適于信號的處理。
[0003]但是對于功率電流的處理，上述傳統(tǒng)的MOS結構，所能夠承載的電流相當有限，因此發(fā)展出VMOS，即功率MOSFET (PowerMOSFET)。功率MOSFET (PowerMOSFET)導通時只有一種極性的載流子參與導電，是單極性晶體，導電方式與小功率MOS相同，但結構上有較大區(qū)別，一般小功率MOS是橫向?qū)щ娖骷?，而功率MOSFET大都采用垂直導電結構，又稱為VMOSFET(Vertical MOSFET)，此種垂直導電結構可以大大提高MOSFET的耐壓和耐電流能力。
[0004]如圖2所示，VMOS為一種垂直型態(tài)的MOS結構，汲極30’位于VMOS芯片2’的下方，閘極20’及源極10’則位于VMOS芯片2’的上方，所以可以在汲極30’與門極20’之間形成相當大的信道區(qū)域，因此可以承載較大的電流。此類型的芯片適合使用在高功率的操作上。但是此類型的芯片必須將源極10’的面積盡量做得相當大，相對的閘極20’所占的面積也就相當?shù)男?，一般?mm X 2mm以下，甚至小到0.2mm X 0.2mm，對于此類過小的面積，當要將導線連接到閘極20’時，在施工上相當不容易。
[0005]其中該源極及該汲極為高摻雜的N+型半導體區(qū)，其間并用P型半導體及低摻雜的N-型半導體予以隔開；當導通時，該源極及該汲極之間形成電流通道，因為高摻雜的N+型半導體區(qū)所形成的該源極及該汲極所占的面積相當大，所以可以承載相當大的電流。
[0006]其中該源極及該汲極為高摻雜的P+型半導體區(qū)，其間并用N型半導體及低摻雜的P-型半導體予以隔開；當導通時，該源極及該汲極之間形成電流通道，因為高摻雜的P+型半導體區(qū)所形成的該源極及該汲極所占的面積相當大，所以可以承載相當大的電流。
[0007]因此本實用新型希望提出一種嶄新的具有大表面積閘極的VMOSFET芯片，以解決上述現(xiàn)有技術上的缺陷。
【實用新型內(nèi)容】
[0008]所以本實用新型的目的在于解決上述現(xiàn)有技術上的問題，本實用新型提出一種具有大表面積閘極的VMOSFET芯片，將一VMOSFET芯片的閘極的面積盡量的加大，以利于半導體封裝時的施工作業(yè)。因此可以節(jié)省人工成本。
[0009]為達到上述目的，本實用新型提出一種具有大表面積閘極的VMOSFET芯片，包括:一芯片本體;其中該VMOSFET芯片的源極與門極配置在該芯片本體的上方，而該VMOSFET芯片的汲極則配置在下方;其中該閘極的面積大于3mmX3mm;此面積使得導線可以很容易地安裝到該閘極上。其中該閘極配置在該芯片本體上表面的一角落，該源極則填滿該上表面位于該閘極以外的其余區(qū)域，該汲極則填滿該芯片本體的下表面。
[0010]由下文的說明可更進一步了解本實用新型的特征及其優(yōu)點，閱讀時并請參考附圖。
【附圖說明】
[0011]圖1顯示現(xiàn)有的MOS結構的截面示意圖。
[0012]圖2顯示現(xiàn)有的MOS芯片示意圖。
[0013]圖3顯示本實用新型的芯片本體的截面示意圖。
[0014]圖4顯示本實用新型的芯片本體示意圖。
[0015]圖5顯示本實用新型另一實施例的芯片本體的截面示意圖。
[0016]附圖標記說明
[0017](本實用新型)
[0018]I 芯片本體
[0019]10 源極
[0020]20 閘極[0021 ] 30 汲極
[0022](現(xiàn)有技術)
[0023]I’ MOS 芯片
[0024]10’ 源極
[0025]2’ VMOS 芯片
[0026]20’ 閘極
[0027]30’ 汲極。
【具體實施方式】
[0028]現(xiàn)就本實用新型的結構組成及所能產(chǎn)生的功效與優(yōu)點，配合附圖，舉本實用新型的一較佳實施例詳細說明如下。
[0029]請參考圖3至圖5所示，顯示本實用新型的具有大表面積閘極的VMOSFET芯片，包括下列組件:
[0030]一芯片本體I;該芯片本體I的配置截面如圖3所示，其中該VMOSFET芯片的源極1與門極配置在該芯片本體I的上方，而該VMOSFET芯片的汲極30則配置在該芯片本體I的下方。其中該閘極20的面積大于3mmX3mm。此面積使得導線可以很容易地安裝到該閘極20上。
[0031]如圖4所示，該閘極20配置在該芯片本體I上表面的一角落，該源極10則填滿該上表面位于該閘極20以外的其余區(qū)域，該汲極30則填滿該芯片本體I的下表面。
[0032]其中該源極10及該汲極30為高摻雜的N+型半導體區(qū)，其間并用P型半導體及低摻雜的N—型半導體予以隔開。其中該源極10、該汲極30及該閘極20以金屬接點導引出來。當導通時，該源極10及該汲極30之間形成電流通道，因為高摻雜的N+型半導體區(qū)所形成的該源極10及該汲極30所占的面積相當大，所以可以承載相當大的電流。
[0033]本實用新型的另一實施例中，如圖5所示，該源極10及該汲極30為高摻雜的P+型半導體區(qū)，其間并用N型半導體及低摻雜的P—型半導體予以隔開。其中該源極10、該汲極30及該閘極20以金屬接點導引出來。當導通時，該源極10及該汲極30之間形成電流通道，因為高摻雜的P+型半導體區(qū)所形成的該源極10及該汲極30所占的面積相當大，所以可以承載相當大的電流。
[0034]該VMOSFET芯片的工作原理包括兩種狀態(tài):(一)截止狀態(tài):該汲極30與該源極10之間加正電源，該閘極20與該源極10之間電壓為零。當P型基極與N漂移區(qū)之間形成的PN結構反偏，該汲極30與該源極10之間無電流流過。(二)導電狀態(tài):在該閘極20與該源極10之間加正電壓Vgs ο但該閘極20的正電壓會將其下面P型基極中的空乏推開，而將P型基極中的少數(shù)載子一電子吸引到該閘極20下面的P型基極表面，當Vcs大于Vt(開啟電壓或閾值電壓)時，該閘極20下的P型基極表面的電子濃度將超過空乏濃度，使該汲極30和該源極10導電。
[0035]該VMOSFET芯片的汲極伏安特性(輸出特性)包括:截止區(qū)；飽和區(qū)；非飽和區(qū)。VMOSFET工作在開關狀態(tài)時，即在截止區(qū)和非飽和區(qū)之間來回轉(zhuǎn)換。其中該汲極30與該源極10之間有寄生二極管，該汲極30與該源極10之間加反向電壓時器件導通。
[0036]本實用新型的優(yōu)點在于將一VMOSFET芯片的閘極的面積盡量的加大，以利于半導體封裝時的施工作業(yè)。因此可以節(jié)省人工成本。
[0037]綜上所述，本實用新型人性化的體貼設計，相當符合實際需求。其具體改進現(xiàn)有技術的缺陷，相較于現(xiàn)有技術明顯具有突破性的進步優(yōu)點，確實具有功效的增進，且非易于達成。本實用新型未曾公開或揭露于國內(nèi)與國外的文獻與市場上，已符合專利法規(guī)定。
[0038]上述詳細說明是針對本實用新型的一可行實施例的具體說明，但是該實施例并非用以限制本實用新型的保護范圍，凡未脫離本實用新型的技藝精神所為的等效實施或變更，均應包含于本實用新型的保護范圍中。
【主權項】
1.一種具有大表面積閘極的VMOSFET芯片，其特征在于，包括: 一芯片本體； 其中該VMOSFET芯片的源極與門極配置在該芯片本體的上方，而該VMOSFET芯片的汲極則配置在下方;其中該閘極的面積大于3_ X 3mm。2.如權利要求1所述的具有大表面積閘極的VMOSFET芯片，其特征在于，該閘極配置在該芯片本體上表面的一角落，該源極則填滿該上表面位于該閘極以外的其余區(qū)域，該汲極則填滿該芯片本體的下表面。3.如權利要求1所述的具有大表面積閘極的VMOSFET芯片，其特征在于，該源極及該汲極為高摻雜的N+型半導體區(qū)，其間并用P型半導體及低摻雜的N—型半導體予以隔開；當導通時，該源極及該汲極之間形成電流通道，因為高摻雜的N+型半導體區(qū)所形成的該源極及該汲極所占的面積大，以承載大電流。4.如權利要求1所述的具有大表面積閘極的VMOSFET芯片，其特征在于，該源極及該汲極為高摻雜的P+型半導體區(qū)，其間并用N型半導體及低摻雜的P—型半導體予以隔開；當導通時，該源極及該汲極之間形成電流通道，因為高摻雜的P+型半導體區(qū)所形成的該源極及該汲極所占的面積大，以承載大電流。
【文檔編號】H01L23/48GK205680677SQ201620536646
【公開日】2016年11月9日
【申請日】2016年6月3日 公開號201620536646.6, CN 201620536646, CN 205680677 U, CN 205680677U, CN-U-205680677, CN201620536646, CN201620536646.6, CN205680677 U, CN205680677U
【發(fā)明人】張崇健, 費龍慶
【申請人】艾沛迪股份有限公司