用于CMOS的雙軸向拉伸應變的Ge溝道的制作方法
【專利摘要】一種裝置，包括：互補金屬氧化物半導體(CMOS)反相器，該反相器包括n溝道金屬氧化物半導體場效應晶體管(MOSFET)；以及p溝道MOSFET，其中，n溝道MOSFET中的溝道的材料和p溝道MOSFET中的溝道的材料經(jīng)受雙軸向拉伸應變。一種方法，包括：形成n溝道金屬氧化物半導體場效應晶體管(MOSFET)；形成p溝道MOSFET；以及連接n溝道MOSFET和p溝道MOSFET的柵極電極，并且連接n溝道MOSFET和p溝道MOSFET的漏極區(qū)，其中，n溝道MOSFET中的溝道的材料和p溝道MOSFET中的溝道的材料經(jīng)受雙軸向拉伸應變。
【專利說明】
用于CMOS的雙軸向拉伸應變的Ge溝道
技術領域
[0001]半導體器件?！颈尘凹夹g】
[0002]對于過去的十幾年，集成電路中的部件的縮放已經(jīng)成為了在日益增長的半導體產(chǎn)業(yè)背后的驅動力?？s放至越來越小的部件實現(xiàn)了半導體芯片的有限區(qū)域(real estate)上增大密度的功能單元。例如，縮小的晶體管尺寸允許在芯片上含有增加數(shù)量的存儲器件，弓丨起了具有增大容量的產(chǎn)品的制造。然而，對日益增大的容量的推動并不是沒有問題的。對每個器件的性能進行優(yōu)化的必要性變得日益顯著。
[0003]期望增加載流子迀移率(超過硅的載流子迀移率)以繼續(xù)縮放晶體管器件(包括互補金屬氧化物半導體(CMOS)反相器)并產(chǎn)生提高的性能和較低的功率。諸如II1-V族化合物半導體材料之類的有前途的材料為n溝道金屬氧化物半導體場效應晶體管(M0SFET)提供高的電子迀移率，并且鍺基材料為P溝道M0SFET提供高的空穴迀移率。由于II1-V族化合物半導體材料與鍺材料之間的差異，因此在針對亞-10納米(nm)節(jié)點幾何結構的高度縮放的 CMOS反相器中，在硅上集成兩個獨立的系統(tǒng)存在重大挑戰(zhàn)。此外，期望包括有緩沖層、柵極疊置體、接觸部等等的薄膜疊置體對于II1-V族化合物半導體和鍺是不同的，鍺進一步增加了集成用于經(jīng)縮放的CMOS的這些不同的溝道材料的復雜性?！靖綀D說明】
[0004]圖1示出了CMOS反相器的實施例的俯視、側視透視圖。
[0005]圖2示出了CMOS反相器的另一個實施例。
[0006]圖3例示了根據(jù)一個實施方式的計算設備。【具體實施方式】
[0007]描述了半導體器件以及用于形成和使用半導體器件的方法。還描述了 CMOS實施方式(CMOS反相器)的n溝道M0SFET和p溝道M0SFET器件的共同集成，其中，每個晶體管器件都包括經(jīng)受雙軸向拉伸應變的溝道材料。在一個實施例中，n溝道M0SFET和p溝道M0SFET由共同的(common)溝道材料構成，該共同的溝道材料經(jīng)受雙軸向拉伸應變。在一個實施例中，共同的材料是鍺材料。
[0008]圖1示出了CMOS反相器的俯視、側視透視圖。在該實施例中，反相器100包括p溝道 M0SFET 130和n溝道M0SFET 140。在該實施例中，p溝道M0SFET 130和n溝道M0SFET 140中的每個都是平面器件。在圖1中例示出的實施例中，P溝道M0SFET 130和n溝道M0SFET 140中的每個都形成在襯底110上。襯底110例如是單晶硅襯底或絕緣體上硅(S0I)襯底。上層的硅襯底110是緩沖層120J溝道M0SFET 130和n溝道M0SFET 140分別形成在緩沖層120上，并且例如通過諸如氧化物之類的電介質材料的淺溝槽隔離(STI)結構150分隔開。P溝道M0SFET 130包括柵極電極132、源極區(qū)134、漏極區(qū)135和被布置在源極區(qū)134與漏極區(qū)135之間、柵極電極132下方的溝道136。柵極電極132通過被布置在溝道之間的柵極電介質(例如，具有大于二氧化硅(高K材料)的介電常數(shù)的電介質材料)而與溝道136分隔開。N溝道MOSFET 140包括柵極電極142、源極區(qū)144、漏極區(qū)145以及被布置在源極區(qū)144與漏極區(qū)145之間的溝道 146。柵極電極142通過被布置在溝道區(qū)之間的例如高K電介質材料的柵極電介質而與溝道區(qū)分隔開。P溝道MOSFET 130包括適當?shù)負诫s的或構成p型材料的漏極區(qū)135、源極區(qū)134、以及柵極電極132 J溝道MOSFET 140包括適當?shù)負诫s的或構成n型材料的漏極區(qū)145、源極區(qū) 144、以及柵極電極142。通過如所例示的將p溝道MOSFET 130的漏極區(qū)135連接到n溝道 MOSFET 140的漏極區(qū)145以及連接每個柵極電極來形成CMOS反相器100。
[0009]在一個實施例中，緩沖層120被選擇為其材料的晶格常數(shù)高于p溝道MOSFET 130的溝道136和n溝道MOSFET 140的溝道146的材料的晶格常數(shù)。如所例示的，溝道136和溝道146 被布置在緩沖層120上。材料之間的晶格常數(shù)的差異將在溝道136和溝道146中的每個溝道中產(chǎn)生雙軸向拉伸應變。在一個實施例中，用于溝道區(qū)136的材料和用于溝道146的材料是共同的。用于這些溝道的代表性的共同的材料是鍺。鍺中的雙軸向拉伸應變針對電子和空穴兩者修改其帶結構和載流子的有效質量(迀移率)。在一個實施例中，具有大于鍺的晶格常數(shù)的用于緩沖層120的材料是II1-V族化合物半導體材料，例如磷化銦鎵(InGaP)。在一個實施例中，雙軸向拉伸應變水平大于百分之1.5。
[0010]用于形成諸如反相器100之類的CMOS反相器的一種技術是在襯底110上外延地或以其它方式沉積緩沖層120。應當意識到，在鍺上施加(impart)至少百分之1.5的雙軸向拉伸應變的用于緩沖層120的期望的材料可以類似地在襯底110上施加應變。為了減小或抑制襯底110上的任何應變，可以使用漸變式緩沖層，例如在溝道界面處具有其最大的晶格常數(shù)的漸變的II1-V族化合物半導體(例如，InGaP)。[〇〇11]在形成緩沖層120之后，例如可以通過外延沉積來形成溝道136和溝道236以及結區(qū)(源極區(qū)134和漏極區(qū)135以及源極區(qū)234和漏極區(qū)235)。隨后可以針對按照期望摻雜的個體器件和每個器件(柵極電極132、柵極電極232)來引入柵極電介質和柵極電極。制造漏極區(qū)與電極之間的接觸部以形成CMOS反相器。[〇〇12 ]圖2示出了例如在CMOS反相器中的集成的p溝道MOSFET和n溝道MOSFET的另一個實施例。在該實施例中，P溝道MOSFET和n溝道MOSFET均為非平面器件，具體而言，為納米線或納米帶器件。參考圖2,反相器200包括n溝道MOSFET結構230,其包括柵極電極部分232A、 232B、232C和232D;源極區(qū)234;漏極區(qū)235;以及分別被布置在柵極電極之間的溝道236A、 236B和236CXM0S反相器200還包括n溝道MOSFET結構240,其包括柵極電極部分242A、242B、 242C和242D;源極區(qū)244;漏極區(qū)245;以及被布置在柵極電極部分中的相應的柵極電極部分之間的溝道246A、246B和246C。對于p溝道MOSFET結構230,柵極電極部分232A-232D中的每個柵極電極部分都通過諸如高K電介質之類的柵極電介質材料與相應的溝道(溝道236A-236C)分隔開，并且柵極電極和源極區(qū)和漏極區(qū)被摻雜為p型或構成p型。類似地，n溝道 MOSFET 240中的柵極電極部分242A-242D通過柵極電介質材料(例如，高介電常數(shù)材料)與溝道246A-246C中的相應的溝道分隔開，并且柵極電極部分和源極區(qū)和漏極區(qū)被摻雜為n型或構成n型。通過將p溝道MOSFET結構230的漏極區(qū)235連接到n溝道MOSFET結構240的漏極區(qū) 245以及連接該結構的柵極電極來例示CMOS反相器。
[0013]在一個實施例中，用于p溝道MOSFET結構230的溝道236A-236C的材料和用于n溝道MOSFET結構240的溝道246A-246C的材料均經(jīng)受雙軸向拉伸應變。在一個實施例中，用于p溝道M0SFET結構230和n溝道M0SFET結構240兩者的這些溝道的材料是共同的或相同的。代表性的材料是鍺。在一個實施例中，通過柵極電極部分在溝道上施加雙軸向拉伸應變。用于柵極電極的代表性材料包括氮化鈦(TiN)和氮化鉭(TaN)。對于如圖2中所示由納米帶構件構成的溝道，在一個實施例中，該納米帶溝道具有大約15納米或更小的厚度。為了在納米帶溝道上施加雙軸向拉伸應變，在一個實施例中，柵極電極部分具有大于100納米的長度。在另一個實施例中，源極區(qū)和漏極區(qū)充當保留溝道中的應變的錨件。用于源極區(qū)和漏極區(qū)(源極區(qū)234、漏極區(qū)235、源極區(qū)244、漏極區(qū)245)的材料和/或被布置在柵極電極部分與源極區(qū)和漏極區(qū)之間的任何間隔體材料施加應變或用于保留應變。
[0014]圖2中的結構可以以多種方式形成。一種技術是當在諸如硅之類的犧牲材料層之間交替鍺外延層時，對納米帶/納米線溝道236A-236C和246A-246C進行圖案化。隨后可以去除犧牲層以留下懸接在襯底上和上方的支撐件之間的不同平面中的納米帶(236A-236C或 246A-246C)。此時，例如可以通過適當?shù)負诫s懸接的納米線的支撐件來形成源極區(qū)和漏極區(qū)。隨后可以在引入柵極電極材料之后，在納米線中的每條納米線周圍引入諸如高K電介質材料之類的電介質材料。在一個實施例中，可以引入犧牲柵極電極并對其進行圖案化，并隨后以期望的柵極電極材料來替換犧牲柵極電極。還可以在納米帶溝道與源極區(qū)和漏極區(qū)之間增加間隔體。為了形成CMOS反相器，可以制造接觸部，并且連接在p溝道MOSFET的漏極與n 溝道MOSFET的漏極之間并且連接在器件的柵極之間。[〇〇15]以上描述參照了 CMOS反相器的兩個結構實施例。將意識到，從可以制造各種不同的結構實施例的意義上而言，不必限制特定的結構實施例，在這些實施例中，在CMOS反相器的p溝道MOSFET的溝道和n溝道MOSFET的溝道中的每個溝道上施加雙軸向拉伸應變，并且溝道中的每個溝道都具有共同的材料(例如，鍺)。因此，預期到諸如多柵極器件和多橋接溝道器件之類的其它結構實施例。
[0016]圖3例示了根據(jù)一個實施方式的計算設備300。計算設備300容納板302。板302可以包括多個組件，包括，但不限于，處理器304和至少一個通信芯片306。處理器304物理和電氣地耦合到板302。在某些實施方式中，至少一個通信芯片306也物理和電氣地耦合到板302。 在另外的實施方式中，通信芯片306是處理器304的部分。[〇〇17]取決于其應用，計算設備300可以包括其它組件，這些組件可以物理和電氣地耦合到板302,也可以不存在這樣的耦合。這些其它組件包括，但不限于，易失性存儲器(例如， DRAM)、非易失性存儲器(例如，R0M)、閃存、圖形處理器、數(shù)字信號處理器、密碼協(xié)處理器、芯片組、天線、顯示器、觸摸屏顯示器、觸摸屏控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(tǒng)(GPS)設備、羅盤、加速度計、陀螺儀、揚聲器、照相機、以及大容量儲存設備(例如，硬盤驅動、壓縮盤(⑶)、數(shù)字多功能盤(DVD)等等)。[〇〇18]通信芯片306實現(xiàn)了無線通信，以便將數(shù)據(jù)傳送到計算設備300以及從計算設備 300傳送數(shù)據(jù)。術語“無線”及其派生詞可用于描述可通過使用經(jīng)由非固態(tài)介質的經(jīng)調制的電磁輻射來傳送數(shù)據(jù)的電路、設備、系統(tǒng)、方法、技術、通信信道等。該術語并不暗示所關聯(lián)的設備不包含任何線，盡管在某些實施例中它們可能不含有。通信芯片306可以實施多個無線標準或協(xié)議中的任何標準或協(xié)議，這些標準或協(xié)議包括，但不限于，W 1-F i (IE E E 8 0 2.11 系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-D0、HSPA+、HSDPA+、批1^4+、￡06￡、63]?、6?1?、0)1^、101^、0￡(:1'、藍牙、及其衍生物，以及被命名為36、46、56及更高的任何其它無線協(xié)議。計算設備300可以包括多個通信芯片306。例如，第一通信芯片306 可以專用于較短距離無線通信(例如，W1-Fi和藍牙)，并且第二通信芯片306可以專用于較長距離無線通信(例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它)。[〇〇19]計算設備300的處理器304包括封裝在處理器304內的集成電路管芯。在本發(fā)明的某些實施方式中，處理器的集成電路管芯包括如上面所描述的一個或多個器件，例如，例如公共材料(例如，鍺)的雙軸向拉伸應變的晶體管器件的一個或多個CMOS反相器。術語“處理器”可以指代對來自寄存器和/或存儲器的電子數(shù)據(jù)進行處理以便將該電子數(shù)據(jù)轉換成可以儲存在寄存器和/或存儲器中的其它電子數(shù)據(jù)的任何器件或器件的一部分。
[0020]通信芯片306還包括封裝在通信芯片306內的集成電路管芯。根據(jù)另一種實施方式，通信芯片的集成電路管芯包括根據(jù)上面所描述的實施方式所形成的一個或多個器件， 例如CMOS反相器。
[0021]在另外的實施方式中，在計算設備300內所容納的另一個組件可以包括集成電路管芯，該集成電路管芯包括根據(jù)上面所描述的實施方式所形成的一個或多個器件，例如 CMOS反相器。[〇〇22]在各種實施方式中，計算設備300可以是膝上型計算機、上網(wǎng)本、筆記本、超極本、 智能電話、平板電腦、個人數(shù)字助理(PDA)、超級移動PC、移動電話、臺式計算機、服務器、打印機、掃描儀、監(jiān)視器、機頂盒、娛樂控制單元、數(shù)碼相機、便攜式音樂播放器、或數(shù)字視頻錄像機。在另外的實施方式中，計算設備300可以是處理數(shù)據(jù)的任何其它電子設備.
[0023] 示例[〇〇24]以下示例涉及實施例。[〇〇25]示例1是一種裝置，該裝置包括互補金屬氧化物半導體(CMOS)反相器，該反相器包括n溝道金屬氧化物半導體場效應晶體管(M0SFET)和p溝道M0SFET，其中，n溝道M0SFET中的溝道的材料和P溝道M0SFET中的溝道的材料均經(jīng)受雙軸向拉伸應變。[〇〇26] 在示例2中，示例1的裝置的n溝道M0SFET中的溝道的材料和p溝道M0SFET中的溝道的材料是相同的。[〇〇27] 在示例3中，示例1的裝置的n溝道M0SFET中的溝道的材料和p溝道M0SFET中的溝道的材料均是鍺。
[0028]在示例4中，示例1的裝置的n溝道M0SFET和p溝道M0SFET中的每個M0SFET的溝道都被布置在緩沖層上，并且緩沖層包括具有比n溝道M0SFET中的溝道的材料和p溝道M0SFET中的溝道的材料的晶格常數(shù)大的晶格常數(shù)的材料。
[0029]在示例5中，示例4的裝置的緩沖層的材料包括II1-V族化合物半導體材料。
[0030]在示例6中，示例4的裝置的n溝道M0SFET和p溝道M0SFET是平面晶體管。[〇〇31] 在示例7中，示例1的裝置的n溝道M0SFET中的溝道的材料和p溝道M0SFET中的溝道的材料的晶格常數(shù)均小于相應的柵極電極的材料的晶格常數(shù)。[〇〇32]在示例8中，示例7的裝置的相應的柵極電極具有大于100納米的長度。[〇〇33]示例9是一種裝置，該裝置包括n溝道金屬氧化物半導體場效應晶體管(M0SFET)， 其包括柵極電極、源極區(qū)、漏極區(qū)和溝道；以及P溝道M0SFET，其包括柵極電極、源極區(qū)、漏極區(qū)和溝道，其中，n溝道M0SFET的柵極電極耦合到p溝道M0SFET的柵極電極，并且n溝道MOSFET的漏極耦合到p溝道MOSFET的漏極，并且其中，n溝道MOSFET中的溝道的材料和p溝道 M0SFET中的溝道的材料是共同的，并且經(jīng)受雙軸向拉伸應變。
[0034]在示例10中，示例9的裝置中的n溝道MOSFET中的溝道和p溝道MOSFET中的溝道的共同的材料是鍺。
[0035]在示例11中，示例9的裝置中的n溝道MOSFET和p溝道MOSFET中的每個MOSFET的溝道都被布置在緩沖層上，并且緩沖層包括具有比n溝道MOSFET中的溝道和p溝道MOSFET中的溝道的共同的材料的晶格常數(shù)大的晶格常數(shù)的材料。
[0036]在示例12中，示例11的裝置中的緩沖層的材料包括II1-V族化合物半導體材料。
[0037]在示例13中，示例11的裝置的n溝道MOSFET和p溝道MOSFET是平面晶體管。
[0038]在示例14中，示例9的裝置中的n溝道MOSFET中的溝道和p溝道MOSFET中的溝道的共同的材料的晶格常數(shù)小于相應的柵極電極的材料的晶格常數(shù)。
[0039]在示例15中，示例14的裝置中的柵極電極具有大于100納米的長度。
[0040]在示例16中，示例14的裝置中的n溝道MOSFET的溝道和p溝道MOSFET的溝道包括納米帶。
[0041]示例17是一種方法，該方法包括形成n溝道金屬氧化物半導體場效應晶體管 (MOSFET);形成p溝道MOSFET;以及連接n溝道MOSFET和p溝道MOSFET的柵極電極，并且連接n 溝道MOSFET和p溝道MOSFET的漏極區(qū)，其中，n溝道MOSFET中的溝道的材料和p溝道MOSFET中的溝道的材料經(jīng)受雙軸向拉伸應變。
[0042]在示例18中，示例17的裝置中的n溝道MOSFET中的溝道的材料和p溝道MOSFET中的溝道的材料是共同的。
[0043]在示例19中，示例17的方法還包括在襯底上形成緩沖層，該緩沖層被布置為鄰近n 溝道MOSFET的溝道和p溝道MOSFET的溝道，該緩沖層的晶格常數(shù)大于n溝道MOSFET中的溝道和p溝道MOSFET中的溝道的共同的材料的晶格常數(shù)。
[0044]在示例20中，在示例17的方法中的n溝道MOSFET中的溝道和p溝道MOSFET中的溝道的共同的材料是鍺。
[0045]在示例21中，在示例17的方法中的n溝道MOSFET中的溝道和p溝道MOSFET中的溝道的共同的材料的晶格常數(shù)均小于相應的柵極電極的材料的晶格常數(shù)。
[0046]在示例22中，示例21的方法中的相應的柵極電極具有大于100納米的長度。[〇〇47] 在示例23中，示例21的方法中的n溝道MOSFET的溝道和p溝道MOSFET的溝道包括納米帶。[〇〇48]在以上描述中，出于解釋的目的，已經(jīng)闡述了許多具體細節(jié)，以便提供對實施例的透徹理解。然而，對本領域技術人員將顯而易見的是，可以在沒有這些具體細節(jié)中的某些具體細節(jié)的情況下，實施一個或多個其它實施例。所描述的具體實施例并非被提供為限制本發(fā)明而是為了例示本發(fā)明。本發(fā)明的范圍并不由上面提供的特定示例來確定，而僅僅由所附權利要求來確定。在其它實例中，已經(jīng)以框圖形式示出或者未詳細示出公知的結構、器件、和操作，以免使本說明書難以理解。在認為適當?shù)那闆r下，在附圖中重復了附圖標記或附圖標記的端部，以指示對應的或相似的元件，這些元件可以可選地具有類似的特征。
[0049]還應當意識到，貫穿本說明書例如對“一個實施例”、“實施例”、“一個或多個實施例”、或“不同的實施例”的引用表示可以被包括在對本發(fā)明的實施中的特定特征。類似地，應當意識到，在說明書中，為了簡化本公開內容并幫助理解各創(chuàng)造性方面，有時在單個實施例、附圖或者對其描述中將各特征組合在一起。然而，本公開內容的該方法不應當被解釋為反映本發(fā)明需要比在每個權利要求中明確記載的特征更多的特征的意圖。相反，如所附權利要求反映的，創(chuàng)造性方面可以在于少于單個公開的實施例的所有特征中。因此，在【具體實施方式】之前的權利要求在此被明確并入到該【具體實施方式】中，其中每個權利要求都代表其自身作為本發(fā)明的獨立的實施例。
【主權項】
1.一種裝置，包括:互補金屬氧化物半導體(CMOS)反相器，所述CMOS反相器包括n溝道金屬氧化物半導體 場效應晶體管(M0SFET)和p溝道M0SFET，其中，所述n溝道M0SFET中的溝道的材料和所述p溝 道M0SFET中的溝道的材料均經(jīng)受雙軸向拉伸應變。2.根據(jù)權利要求1所述的裝置，其中，所述n溝道M0SFET中的溝道的材料和所述p溝道 M0SFET中的溝道的材料是相同的。3.根據(jù)權利要求1所述的裝置，其中，所述n溝道M0SFET中的溝道的材料和所述p溝道 M0SFET中的溝道的材料均是鍺。4.根據(jù)權利要求1所述的裝置，其中，所述n溝道M0SFET和所述p溝道M0SFET中的每個 M0SFET的溝道都被布置在緩沖層上，并且所述緩沖層包括具有比所述n溝道M0SFET中的溝 道的材料和所述P溝道M0SFET中的溝道的材料的晶格常數(shù)大的晶格常數(shù)的材料。5.根據(jù)權利要求4所述的裝置，其中，所述緩沖層的材料包括II1-V族化合物半導體材 料。6.根據(jù)權利要求4所述的裝置，其中，所述n溝道M0SFET和所述p溝道M0SFET是平面晶體管。7.根據(jù)權利要求1所述的裝置，其中，所述n溝道M0SFET中的溝道的材料和所述p溝道 M0SFET中的溝道的材料的晶格常數(shù)均小于相應的柵極電極的材料的晶格常數(shù)。8.根據(jù)權利要求7所述的裝置，其中，所述相應的柵極電極具有大于100納米的長度。9.一種裝置，包括:n溝道金屬氧化物半導體場效應晶體管(M0SFET)，所述n溝道M0SFET包括柵極電極、源 極區(qū)、漏極區(qū)和溝道；以及p溝道M0SFET，所述p溝道M0SFET包括柵極電極、源極區(qū)、漏極區(qū)和溝道，其中，所述n溝道M0SFET的柵極電極耦合到所述p溝道M0SFET的柵極電極，并且所述n溝 道M0SFET的漏極耦合到所述p溝道M0SFET的漏極，并且其中，所述n溝道M0SFET中的溝道的材料和所述p溝道M0SFET中的溝道的材料是共同 的，并且經(jīng)受雙軸向拉伸應變。10.根據(jù)權利要求9所述的裝置，其中，所述n溝道M0SFET中的溝道和所述p溝道M0SFET 中的溝道的共同的材料是鍺。11.根據(jù)權利要求1所述的裝置，其中，所述n溝道M0SFET和所述p溝道M0SFET中的每個 M0SFET的溝道都被布置在緩沖層上，并且所述緩沖層包括具有比所述n溝道M0SFET中的溝 道和所述P溝道M0SFET中的溝道的所述共同的材料的晶格常數(shù)大的晶格常數(shù)的材料。12.根據(jù)權利要求11所述的裝置，其中，所述緩沖層的材料包括II1-V族化合物半導體 材料。13.根據(jù)權利要求11所述的裝置，其中，所述n溝道M0SFET和所述p溝道M0SFET是平面晶體管。14.根據(jù)權利要求9所述的裝置，其中，所述n溝道M0SFET中的溝道和所述p溝道M0SFET 中的溝道的共同的材料的晶格常數(shù)小于相應的柵極電極的材料的晶格常數(shù)。15.根據(jù)權利要求14所述的裝置，其中，所述柵極電極具有大于100納米的長度。16.根據(jù)權利要求14所述的裝置，其中，所述n溝道M0SFET的溝道和所述p溝道M0SFET的溝道包括納米帶。17.—種方法，所述方法包括:形成n溝道金屬氧化物半導體場效應晶體管(MOSFET);形成P溝道MOSFET;以及連接所述n溝道MOSFET和所述p溝道MOSFET的柵極電極，并且連接所述n溝道MOSFET和 所述P溝道MOSFET的漏極區(qū)，其中，所述n溝道MOSFET中的溝道的材料和所述p溝道MOSFET中的溝道的材料經(jīng)受雙軸 向拉伸應變。18.根據(jù)權利要求17所述的方法，所述n溝道M 0 S F E T中的溝道的材料和所述p溝道 MOSFET中的溝道的材料是共同的。19.根據(jù)權利要求17所述的方法，其中，所述方法還包括:在所述襯底上形成緩沖層，所 述緩沖層被布置為鄰近所述n溝道MOSFET的溝道和所述p溝道MOSFET的溝道，所述緩沖層的 晶格常數(shù)大于所述n溝道MOSFET中的溝道和所述p溝道MOSFET中的溝道的共同的材料的晶格常數(shù)。20.根據(jù)權利要求17所述的方法，其中，所述n溝道MOSFET中的溝道和所述p溝道MOSFET 中的溝道的共同的材料是鍺。21.根據(jù)權利要求17所述的方法，其中，所述n溝道MOSFET中的溝道和所述p溝道MOSFET 中的溝道的共同的材料的晶格常數(shù)均小于相應的柵極電極的材料的晶格常數(shù)。22.根據(jù)權利要求21所述的方法，其中，所述相應的柵極電極具有大于100納米的長度。23.根據(jù)權利要求21所述的方法，其中，所述n溝道MOSFET的溝道和所述p溝道MOSFET的 溝道包括納米帶。
【文檔編號】H01L27/092GK106062953SQ201380081249
【公開日】2016年10月26日
【申請日】2013年12月27日
【發(fā)明人】P·馬吉, N·慕克吉, R·皮拉里塞, W·拉赫馬迪, R·S·周
【申請人】英特爾公司