一種陣列基板及其制備方法
【專利摘要】本發(fā)明公開一種陣列基板的制備方法，通過在一基板上形成柵電極；在柵電極和基板上沉積柵極絕緣層、半導體層、源漏金屬層及鈍化層，通過一道光罩制程對半導體層、源漏金屬層及鈍化層進行圖案化處理以形成半導體圖案、源漏極圖案及接觸孔圖案；在接觸孔圖案及鈍化層上形成ITO像素電極。本發(fā)明還公開一種陣列基板。通過這種方式，本發(fā)明利用一道光罩制程形成半導體圖案、源漏極圖案及接觸孔圖案，使得陣列基板的制程縮減到三道光罩，從而降低制程成本、減小作業(yè)時間，提高生產效率。
【專利說明】
一種陣列基板及其制備方法
技術領域
[0001]本發(fā)明涉及顯示技術領域，尤其涉及一種陣列基板及其制備方法。
【背景技術】
[0002]液晶顯示面板(Liquid crystal displays，LCDs)是一種被廣泛應用的平板顯示器，主要是通過液晶開關調制背光源光場強度來實現畫面顯示。LCDs的制程中包含陣列基板的制程，傳統(tǒng)陣列基板的制程一般采用五道光罩技術或四道光罩技術，五道光罩技術是將柵電極、半導體層、源漏極、鈍化層及透明電極層分別通過一道光罩進行制備；四道光罩技術是將半導體層和源漏極用一道半色調光罩或多灰階光罩同時形成。
[0003]在陣列基板的制程中，采用的光罩次數越多，制程成本越高，相應的作業(yè)時間也越長，生產效率越低。

【發(fā)明內容】

[0004]本發(fā)明的目的在于提供一種陣列基板及其制備方法，旨在解決陣列基板中光罩次數過多而導致制程成本高、作業(yè)時間長、生產效率低的問題。
[0005]為實現上述目的，本發(fā)明提供一種陣列基板的制備方法，該方法包括:
[0006]在一基板上形成柵電極；
[0007]在柵電極和基板上沉積柵極絕緣層、半導體層、源漏金屬層及鈍化層，通過一道光罩制程對半導體層、源漏金屬層及鈍化層進行圖案化處理以形成半導體圖案、源漏極圖案及接觸孔圖案；
[0008]在接觸孔圖案及鈍化層上形成ITO像素電極。
[0009]其中，在柵電極和基板上沉積柵極絕緣層、半導體層、源漏金屬層及鈍化層，通過一道光罩制程對半導體層、源漏金屬層及鈍化層進行圖案化處理以形成半導體圖案、源漏極圖案及接觸孔圖案包括:
[0010]在柵電極和基板上依次沉積柵極絕緣層、半導體層及源漏金屬層，并覆蓋第一光阻；
[0011]利用一光罩對半導體層、源漏金屬層、第一光阻進行圖案化處理以形成半導體圖案、源漏極圖案及剩余的第二光阻，剩余的第二光阻位于源漏金屬層之上；
[0012]在基板上沉積鈍化層，鈍化層覆蓋柵極絕緣層、半導體圖案、源漏極圖案及第二光阻；
[0013]清除第二光阻及第二光阻上的鈍化層以形成接觸孔圖案。
[0014]其中，利用一光罩對半導體層、源漏金屬層、第一光阻進行圖案化處理以形成半導體圖案、源漏極圖案及剩余的第二光阻包括:
[0015]利用一光罩對第一光阻進行曝光，暴露出基板兩端的源漏金屬層，且使第一光阻形成三種不同的厚度，其中三種不同的厚度分別為第一光阻對應半導體圖案的第一區(qū)域光阻的厚度、第一光阻對應源漏極圖案的第二區(qū)域光阻的厚度及第一光阻對應第二光阻的第三區(qū)域光阻的厚度；
[0016]利用干刻和濕刻清除暴露的源漏金屬層及對應的半導體層；
[0017]對第一光阻進行灰化處理以清除對應半導體圖案的第一區(qū)域光阻；
[0018]利用干刻和濕刻清除對應半導體圖案上的源漏金屬層以形成半導體圖案；
[0019]對第二區(qū)域光阻及第三區(qū)域光阻進行灰化處理以形成源漏極圖案，第三區(qū)域光阻剩余第二光阻。
[0020]其中，光罩為多灰階光罩，多灰階光罩具有四種不同的透光率。
[0021]其中，清除第二光阻及第二光阻上的鈍化層以形成接觸孔圖案之前包括:
[0022]利用激光照射第二光阻。
[0023]其中，在柵電極和基板上依次沉積柵極絕緣層、半導體層及源漏金屬層包括:
[0024]利用化學氣相沉積技術在柵電極和基板上依次沉積柵極絕緣層及半導體層；
[0025]利用物理氣相沉淀技術在半導體層上沉積源漏金屬層。
[0026]其中，利用化學氣相沉積技術在柵電極和基板上沉積半導體層包括:
[0027]利用化學氣相沉積技術在柵電極和基板上沉積非晶硅層；
[0028]對非晶硅層進行摻雜形成摻雜非晶硅層。
[0029]其中，在接觸孔圖案及鈍化層上形成ITO像素電極包括:
[0030]在鈍化層上沉積ITO導電層；
[0031]利用第三道光罩制程對ITO導電層進行圖案化處理以形成ITO像素電極。
[0032]其中，在一基板上形成柵電極包括:
[0033]在基板上形成柵金屬層；
[0034]利用第一道光罩制程對柵金屬層進行圖案化處理以形成柵電極。
[0035]為實現上述目的，本發(fā)明還提供一種陣列基板，包括:
[0036]基板及在基板上形成的柵電極；
[0037]形成于柵電極和基板上的柵極絕緣層、半導體層、源漏金屬層、鈍化層，及通過一道光罩制程形成的半導體圖案、源漏極圖案、接觸孔圖案；
[0038]形成于接觸孔圖案與鈍化層上的ITO像素電極。
[0039]有益效益:區(qū)別于現有技術的情況，本發(fā)明通過在一基板上形成柵電極;在柵電極和基板上沉積柵極絕緣層、半導體層、源漏金屬層及鈍化層，通過一道光罩制程對半導體層、源漏金屬層及鈍化層進行圖案化處理以形成半導體圖案、源漏極圖案及接觸孔圖案;在接觸孔圖案及鈍化層上形成ITO像素電極。通過這種方式，本發(fā)明利用一道光罩制程形成半導體圖案、源漏極圖案及接觸孔圖案，使得陣列基板的制程縮減到三道光罩，從而降低制程成本、減小作業(yè)時間，提高生產效率。
【附圖說明】
[0040]圖1是本發(fā)明陣列基板的制備方法第一實施方式的流程示意圖；
[0041]圖2是圖1中步驟SI的具體流程示意圖；
[0042]圖3a_圖3b是圖2各步驟中陣列基板的截面不意圖；
[0043]圖4是圖1中步驟S2的具體流程示意圖；
[0044]圖5a_圖5d是圖4各步驟中陣列基板的截面不意圖；
[0045]圖6是圖1中步驟S3的具體流程不意圖；
[0046]圖7a_圖7b是圖6各步驟中陣列基板的截面不意圖；
[0047]圖8是本發(fā)明陣列基板的制備方法第二實施方式的流程示意圖；
[0048]圖9a_圖9j是圖8各步驟中陣列基板的截面不意圖；
[0049]圖10是本發(fā)明陣列基板第一實施方式的截面示意圖。
【具體實施方式】
[0050]為使本領域的技術人員更好地理解本發(fā)明的技術方案，下面結合附圖和【具體實施方式】對本發(fā)明所提供的一種陣列基板及其制備方法做進一步詳細描述。
[0051]如圖1所示，是本發(fā)明陣列基板的制備方法第一實施方式的流程圖，該陣列基板的制備方法具體包括如下步驟:
[0052]S1:在一基板101上形成柵電極1021;
[0053]具體地，基板101可以是PEN(Polyethylene naphthalene，聚萘二甲酸乙二醇酯)或PET(Polyethylene terephthalate，聚對苯二甲酸乙二醇酯)或PI(Polyimide，聚酰亞胺)或玻璃制成的。
[0054]如圖2所示，該步驟可具體包括:
[0055]SlOl:通過濺鍍等方式在該基板101的上表面形成一柵金屬層102，該柵金屬層102的材料包含但不限于金、銀、銅或鐵等材料，請參閱圖3a;
[0056]S102:利用第一道光罩制程對柵金屬層102進行圖案化處理以形成柵電極1021。
[0057]可以采用黃光制程(如顯影、濕刻、干刻等)通過第一光罩對柵金屬層102進行圖形化處理，此時，處理后的柵金屬層102可以作為柵電極1021。該柵電極1021是底柵電極1021，可以位于基板101上表面的中部，請參閱圖3b。
[0058]底柵電極1021的俯視圖的圖案包括但不限于:直線圖案、曲線圖案、多邊形圖案、圓形圖案、橢圓形圖案或星形圖案等圖案，可以理解，具體的圖案形狀可根據實際使用來確定，本發(fā)明的實施方案在此不作具體限定。
[0059]S2:在柵電極1021和基板101上沉積柵極絕緣層103、半導體層104、源漏金屬層105及鈍化層107，通過一道光罩制程對半導體層104、源漏金屬層105及鈍化層107進行圖案化處理以形成半導體圖案1041、源漏極圖案1051及接觸孔圖案108;
[0060]具體地，如圖4所示，該步驟可包括:
[0061]S103:在柵電極1021和基板101上依次沉積柵極絕緣層103、半導體層104及源漏金屬層105，并覆蓋第一光阻106;
[0062]請查閱圖5a，可選利用化學氣相沉積法在柵電極1021和基板101上首先沉積柵極絕緣層103，柵極絕緣層103包覆柵電極1021，柵極絕緣層103遠離柵電極1021的上表面可選為一平整面；
[0063]然后在柵極絕緣層103上沉積半導體層104，可選在柵極絕緣層103上首先沉積第一層的非晶硅(a-Si)半導體材料(圖中未示出)，在非晶硅層上沉積高摻雜的硅的層，例如N+層，形成非晶硅半導體層104;
[0064]再通過物理氣相沉積法等方式在非晶硅半導體層104上形成源漏金屬層105，源漏金屬層105包括但不限于:鋁、銅、鈷、鈦等金屬；
[0065]在源漏金屬層105上覆蓋第一光阻106，光阻是一種光敏性物質，經曝光、顯影后留下的部分對底層起保護作用，然后進行蝕刻脫膜并最終可獲得需要的圖案。
[0066]S104:利用一光罩對半導體層104、源漏金屬層105、第一光阻106進行圖案化處理以形成半導體圖案1041、源漏極圖案1051及剩余的第二光阻1061，剩余的第二光阻1061位于源漏金屬層105之上；
[0067]在傳統(tǒng)制程中，形成半導體圖案1041、源漏極圖案1051、接觸孔圖案108中需要用到三道光罩，而在步驟S104中，請參閱圖5b，利用一道光罩即可形成半導體圖案1041、源漏極圖案1051，而第一光阻106曝光顯影后剩余的第二光阻1061可為后續(xù)形成接觸孔圖案108做準備，大大縮減了制程流程，降低制程成本。
[0068]這里光罩可選多灰階光罩，多灰階光罩具有3中以上不同的透光率，對光阻進行曝光顯影后可以形成不同的光阻厚度，為半導體層104、源漏金屬層105及第一光阻106的圖案化處理做準備。
[0069]其中，半導體圖案1041包括溝道1043、摻雜區(qū)1042及存儲電容部分(圖中未示出)，源漏極圖案1051包括源極1052、漏極1053和數據線(圖中未示出)，第二光阻1061位于源漏極圖案1051的漏極1053上。
[0070]S105:在基板101上沉積鈍化層107，鈍化層107覆蓋柵極絕緣層103、半導體圖案1041、源漏極圖案1051及第二光阻1061;
[0071]請參閱圖5c，利用化學氣相沉積法在基板101上沉積鈍化層107，鈍化層107覆蓋兩端暴露的柵極絕緣層103、源漏極圖案1051、半導體圖案1041中的溝道1043、及第二光阻1061。
[0072]S106:清除第二光阻1061及第二光阻1061上的鈍化層107以形成接觸孔圖案108。
[0073]利用拔起微影(lift-off)制程對第二光阻1061及第二光阻1061上的鈍化層107進行清除，lift-off制程是通過突起的光阻圖形使鈍化層107在需要形成接觸孔圖案108的位置上有突起，再用去光阻的方式將第二光阻1061部分拔起，也就是清除，同時第二光阻1061上的鈍化層107也被清除，第二光阻1061所在的位置上形成凹陷，也就形成需要的接觸孔圖案108，請參閱圖5d。
[0074]利用lift-off制程形成接觸孔圖案108的過程中，為了提高效率，可在第二光阻1061被清除前，利用激光照射第二光阻1061，從而使得第二光阻1061更容易被清除。
[0075]另外，在利用lift-off制程形成接觸孔圖案108時，即使形成的接觸孔圖案108出現不整齊的現象，也不會影響陣列基板的顯示效果，這主要是由于接觸孔圖案108主要起到連接源漏極與像素電極的作用，并不對顯示效果造成影響；而且利用這種方式形成的所有接觸孔圖案108的尺寸接近，也就不存在去光阻時均勻性差的問題。
[0076]S3:在接觸孔圖案108及鈍化層107上形成ITO像素電極110。
[0077]具體地，如圖6所示，該步驟可包括:
[0078]S107:在鈍化層107上沉積ITO導電層109 ；
[0079 ] 利用物理氣相沉積法在鈍化層107上沉積ITO導電層109，如圖7a所示。
[0080]S108:利用第三道光罩制程對ITO導電層109進行圖案化處理以形成ITO像素電極HO。
[0081]第三道光罩制程可選采用黃光制程，包括顯影、濕刻、干刻等工藝，通過第三光罩對ITO導電層109進行圖案化處理，處理后的ITO導電層109可以作為像素電極110使用，如圖713所示。
[0082]在對ITO導電層109進行圖案化處理時，需要使得處理后的圖案邊緣整齊，并且ITO像素電極110控制在一定的寬度，從而使得組合后的顯示面板的亮度均勻，不會產生各種痕跡，本實施方式中，第三道光罩制程采用傳統(tǒng)的黃光制程，可使形成的ITO像素電極110獲得與傳統(tǒng)的五道光罩或四道光罩技術中相同的顯示效果，不存在現有技術中利用lift-off制程制作ITO像素電極時出現的圖案邊緣不整齊、線寬不易控制及顯示不均的問題。
[0083]可以看出，本發(fā)明陣列基板101第一實施方式，通過在一基板101上形成柵電極1021;在柵電極1021和基板101上沉積柵極絕緣層103、半導體層104、源漏金屬層105及鈍化層107，通過一道光罩制程對半導體層104、源漏金屬層105及鈍化層107進行圖案化處理以形成半導體圖案1041、源漏極圖案1051及接觸孔圖案108;在接觸孔圖案108及鈍化層107上形成ITO像素電極110。通過這種方式，本發(fā)明利用一道光罩制程形成半導體圖案1041、源漏極圖案1051及接觸孔圖案108，使得陣列基板的制程縮減到三道光罩，從而降低制程成本、減小作業(yè)時間，提高生產效率。
[0084]如圖8所示，是本發(fā)明陣列基板的制備方法第二實施方式，圖9a_圖9j是本實施方式中各步驟的截面示意圖，請參閱圖8和圖9，該陣列基板的制備方法具體包括如下步驟:
[0085]S201:在一基板201上形成柵電極202;
[0086]具體地，基板201可以是PEN(Polyethylene naphthalene，聚萘二甲酸乙二醇酯)或PET(Polyethylene terephthalate，聚對苯二甲酸乙二醇酯)或PI(Polyimide，聚酰亞胺)制成的。
[0087]通過濺鍍等方式在該基板201的上表面形成一柵金屬層(圖中為示出)，柵金屬層的材料包含但不限于金、銀、銅或鐵等材料;利用第一道光罩制程對柵金屬層進行圖案化處理以形成柵電極202，如圖9a所示。
[0088]S202:在柵電極202和基板201上依次沉積柵極絕緣層203、半導體層204及源漏金屬層205，并覆蓋第一光阻206;
[0089]請查閱圖％，可選利用化學氣相沉積法在柵電極202和基板201上首先沉積柵極絕緣層203，柵極絕緣層203包覆柵電極202，柵極絕緣層203遠離柵電極202的上表面可選為一平整面；
[0090]然后在柵極絕緣層203上沉積半導體層204，可選在柵極絕緣層203上首先沉積第一層的非晶硅(a-Si)半導體材料(圖中為示出)，然后在非晶硅層上沉積高摻雜的硅的層，例如N+層，形成非晶硅半導體層204 ；
[0091]再通過物理氣相沉積法等方式在非晶硅半導體層204上形成源漏金屬層205，源漏金屬層205包括但不限于:鋁、銅、鈷、鈦等金屬；
[0092]在源漏金屬層205上覆蓋第一光阻206，光阻是一種光敏性物質，經曝光、顯影后留下的部分對底層起保護作用，然后進行蝕刻脫膜并最終可獲得需要的圖案。
[0093]S203:利用一光罩30對第一光阻206進行曝光，暴露出基板201兩端的源漏金屬層205，且使第一光阻206形成三種不同的厚度，其中三種不同的厚度分別為第一光阻206對應半導體圖案2041的第一區(qū)域光阻2061的厚度、第一光阻206對應源漏極圖案2051的第二區(qū)域光阻2062的厚度及第一光阻206對應第二光阻2064的第三區(qū)域光阻2063的厚度；
[0094]請參閱圖9c，光罩30選用多灰階光罩30，多灰階光罩30具有四種不同的透光率，多灰階光罩30的兩端為不透膜31，對第一光阻206進行曝光后使得不透膜31對應的區(qū)域被清除，多灰階光罩31的中間區(qū)域包含三種不同透光率的材料32/33/34，使第一光阻206曝光后形成三種不同的厚度，其中第一區(qū)域光阻2061的厚度最小、第三區(qū)域光阻2063的厚度最大，第二區(qū)域光阻2062的厚度位于這兩者之間。
[0095]為了便于說明問題，以具體數字進行舉例，并不表示任何限定。比如，令第一區(qū)域光阻2061的厚度為0.5μπι，第二區(qū)域光阻2062的厚度為Ιμπι，第三區(qū)域光阻2063的厚度為2.5μπι。
[0096]S204:利用干刻和濕刻清除暴露的源漏金屬層205及對應的半導體層204;
[0097]請參閱圖9d，利用一次濕刻清除兩端的暴露的源漏金屬層205，再利用一次干刻清除兩端源漏金屬層205下方的半導體層204，使得位于兩端的柵極絕緣層203暴露。
[0098]S205:對第一光阻206進行灰化處理以清除對應半導體圖案2041的第一區(qū)域光阻2061；
[0099]請參閱圖9e，利用氧燒光阻對具有三種不同膜厚的第一光阻206進行灰化處理，清除對第一區(qū)域光阻2061，清除的厚度為0.5μπι，因此清除后第二區(qū)域光阻2062的剩余厚度為0.5μπι，第三區(qū)域光阻2063的剩余厚度為2μπι。
[0100]S206:利用干刻和濕刻清除對應半導體圖案2041上的源漏金屬層205以形成半導體圖案2041;
[0101]請參閱圖9f，利用一次干刻和一次濕刻清除掉位于原第一區(qū)域光阻2061下方的源漏金屬層205，同時清除掉位于源漏極金屬層下方的高摻雜的硅的層，暴露出溝道2043和摻雜區(qū)2042，形成半導體圖案2041，半導體圖案2041包括溝道2043、摻雜區(qū)2042及存儲電容部分(圖中未不出)。
[0102]S207:對第二區(qū)域光阻2062及第三區(qū)域光阻2063進行灰化處理以形成源漏極圖案2051，第三區(qū)域光阻2063剩余第二光阻2064;
[0103]請參閱圖9g，利用氧燒光阻對第二區(qū)域光阻2062及第三區(qū)域光阻2063進行灰化處理，形成源漏極圖案2051，源漏極圖案2051包括源極2052、漏極2053和數據線(圖中未示出)。
[0104]清除的第二區(qū)域光阻2062的厚度為0.5μπι，因此第三區(qū)域光阻2063的剩余厚度為1.5μ??，剩余的第三區(qū)域光阻2063稱為第二光阻2064，第二光阻2064位于源漏極圖案2051的漏極2053上。
[0105]S208:在基板201上沉積鈍化層207，鈍化層207覆蓋柵極絕緣層203、半導體圖案2041、源漏極圖案2051及第二光阻2064;
[0106]請參閱圖9h，利用化學氣相沉積法在基板201上沉積鈍化層207，鈍化層207覆蓋兩端暴露的柵極絕緣層203、源漏極圖案2051、半導體圖案2041中的溝道2043、及第二光阻2064。
[0107]S209:清除第二光阻2064及第二光阻2064上的鈍化層207以形成接觸孔圖案208;
[0108]請參閱圖9i，利用拔起微影(lift-off)制程對第二光阻2064及第二光阻2064上的鈍化層207進行清除，lift-off制程是通過突起的光阻圖形使鈍化層207在需要形成接觸孔圖案208的位置上有突起，再用去光阻的方式將第二光阻2064部分拔起，也就是清除，同時第二光阻2064上的鈍化層207也被清除，第二光阻2064所在的位置上形成凹陷，也就形成需要的接觸孔圖案208。
[0109]利用lift-off制程形成接觸孔圖案208的過程中，為了提高效率，可在第二光阻2064被清除前，利用激光照射第二光阻2064，從而使得第二光阻2064更容易被清除。
[0110]另外，在利用lift-off制程形成接觸孔圖案208時，即使形成的接觸孔圖案208出現不整齊的現象，也不會影響陣列基板的顯示效果，這主要是由于接觸孔圖案208主要起到連接源漏極與像素電極的作用，并不對顯示效果造成影響；而且利用這種方式形成的所有接觸孔圖案208的尺寸接近，也就不存在光阻去除時均勻性差的問題。
[0111]S210:在接觸孔圖案208及鈍化層207上形成ITO像素電極209。
[0?12]請參閱圖9 j，可選利用物理氣相沉積法在純化層207上沉積ITO導電層(圖中未不出)，利用第三道光罩制程對ITO導電層進行圖案化處理以形成ITO像素電極209。
[0113]第三道光罩制程可選采用黃光制程，包括顯影、濕刻、干刻等工藝，通過第三光罩對ITO導電層進行圖案化處理，處理后的ITO導電層可以作為ITO像素電極209使用。
[0114]可以看出，本實施方式中，通過第一道光罩制程在一基板201上形成柵電極202，通過第二光罩制程對半導體層204、柵源金屬層及鈍化層207進行圖案化處理以形成半導體圖案2041、柵源極2052圖案及接觸孔圖案208，通過第三道光罩制程形成ITO像素電極209，最終完成陣列基板的制備。通過這種方式，陣列基板的制程縮減到三道光罩，從而降低制程成本、減小作業(yè)時間，提高生產效率。
[0115]如圖10所示，本發(fā)明陣列基板第一實施方式，包括:
[0116]基板401及在基板上形成的柵電極402;
[0117]形成于柵電極402和基板401上的柵極絕緣層403、半導體層404、源漏金屬層405、鈍化層406，及通過一道光罩制程形成的半導體圖案404、源漏極圖案405、接觸孔圖案407;
[0118]形成于接觸孔圖案407與鈍化層406上的ITO像素電極408。
[0119]本發(fā)明陣列基板第二實施方式，提供一顯示面板，包括上述任一實施方式中的陣列基板。
[0120]以上所述僅為本發(fā)明的實施方式，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發(fā)明的專利保護范圍。
【主權項】
1.一種陣列基板的制備方法，其特征在于，所述方法包括: 在一基板上形成柵電極； 在所述柵電極和所述基板上沉積柵極絕緣層、半導體層、源漏金屬層及鈍化層，通過一道光罩制程對所述半導體層、源漏金屬層及鈍化層進行圖案化處理以形成半導體圖案、源漏極圖案及接觸孔圖案； 在所述接觸孔圖案及所述鈍化層上形成ITO像素電極。2.根據權利要求1所述的方法，其特征在于，所述在所述柵電極和所述基板上沉積柵極絕緣層、半導體層、源漏金屬層及鈍化層，通過一道光罩制程對所述半導體層、源漏金屬層及鈍化層進行圖案化處理以形成半導體圖案、源漏極圖案及接觸孔圖案包括: 在所述柵電極和所述基板上依次沉積所述柵極絕緣層、所述半導體層及所述源漏金屬層，并覆蓋第一光阻； 利用一光罩對所述半導體層、所述源漏金屬層、所述第一光阻進行圖案化處理以形成所述半導體圖案、所述源漏極圖案及剩余的第二光阻，所述剩余的第二光阻位于所述源漏金屬層之上； 在所述基板上沉積鈍化層，所述鈍化層覆蓋所述柵極絕緣層、所述半導體圖案、所述源漏極圖案及所述第二光阻； 清除所述第二光阻及所述第二光阻上的鈍化層以形成所述接觸孔圖案。3.根據權利要求2所述的方法，其特征在于，所述利用一光罩對所述半導體層、所述源漏金屬層、所述第一光阻進行圖案化處理以形成所述半導體圖案、所述源漏極圖案及剩余的第二光阻包括: 利用一光罩對所述第一光阻進行曝光，暴露出所述基板兩端的所述源漏金屬層，且使所述第一光阻形成三種不同的厚度，其中所述三種不同的厚度分別為所述第一光阻對應所述半導體圖案的第一區(qū)域光阻的厚度、所述第一光阻對應所述源漏極圖案的第二區(qū)域光阻的厚度及所述第一光阻對應所述第二光阻的第三區(qū)域光阻的厚度； 利用干刻和濕刻清除暴露的源漏金屬層及對應的所述半導體層； 對所述第一光阻進行灰化處理以清除對應所述半導體圖案的第一區(qū)域光阻； 利用干刻和濕刻清除對應所述半導體圖案上的所述源漏金屬層以形成所述半導體圖案； 對所述第二區(qū)域光阻及所述第三區(qū)域光阻進行灰化處理以形成所述源漏極圖案，所述第三區(qū)域光阻剩余所述第二光阻。4.根據權利要求3所述的方法，其特征在于， 所述光罩為多灰階光罩，所述多灰階光罩具有四種不同的透光率。5.根據權利要求2所述的方法，其特征在于，所述清除所述第二光阻及所述第二光阻上的鈍化層以形成所述接觸孔圖案之前包括: 利用激光照射所述第二光阻。6.根據權利要求2所述的方法，其特征在于，所述在所述柵電極和所述基板上依次沉積所述柵極絕緣層、所述半導體層及所述源漏金屬層包括: 利用化學氣相沉積技術在所述柵電極和所述基板上依次沉積所述柵極絕緣層及所述半導體層； 利用物理氣相沉淀技術在所述半導體層上沉積所述源漏金屬層。7.根據權利要求6所述的方法，其特征在于，所述利用化學氣相沉積技術在所述柵電極和所述基板上沉積所述半導體層包括: 利用化學氣相沉積技術在所述柵電極和所述基板上沉積非晶硅層； 對所述非晶硅層進行摻雜形成摻雜非晶硅層。8.根據權利要求1所述的方法，其特征在于，所述在所述接觸孔圖案及所述鈍化層上形成ITO像素電極包括: 在所述鈍化層上沉積ITO導電層； 利用第三道光罩制程對所述ITO導電層進行圖案化處理以形成所述ITO像素電極。9.根據權利要求1所述的方法，其特征在于，所述在一基板上形成柵電極包括: 在所述基板上形成柵金屬層； 利用第一道光罩制程對所述柵金屬層進行圖案化處理以形成所述柵電極。10.一種陣列基板，其特征在于，包括: 基板及在基板上形成的柵電極； 形成于所述柵電極和所述基板上的柵極絕緣層、半導體層、源漏金屬層、鈍化層，及通過一道光罩制程形成的半導體圖案、源漏極圖案、接觸孔圖案； 形成于所述接觸孔圖案與所述鈍化層上的ITO像素電極。
【文檔編號】H01L21/84GK105977210SQ201610340811
【公開日】2016年9月28日
【申請日】2016年5月20日
【發(fā)明人】徐洪遠
【申請人】深圳市華星光電技術有限公司