本發(fā)明涉及以單結(jié)晶硅晶圓(single crystal silicon wafer)貼合制作的SOI(Silicon on Insulator)基板，更詳細(xì)涉及使用于制作高周波用裝置等的SOI基板的評(píng)估。

背景技術(shù)：

由于行動(dòng)裝置與無(wú)線通信急速地普及，作為通訊接口的主要用途的RF(Radio Frequency；高周波)裝置引起注意，被認(rèn)為往后也會(huì)發(fā)展。近年于攜帶裝置與個(gè)人計(jì)算機(jī)上采用低耗電量裝置的情形持續(xù)地進(jìn)展，在此狀況下，使用SOI基板則有減低泄漏電流(leakage current)所致的降低耗電量的好處。而且，被認(rèn)為以SoC(System on a Chip)等來(lái)組裝RF裝置，在RF晶體管(transistor)的特性上，使用SOI晶圓有減少裝置間串音(cross talk)的優(yōu)點(diǎn)。

在此，串音是裝置間的非期望的電子訊號(hào)的傳遞。例如通過(guò)裝置配線間的電容器(capacitor)或是晶圓傳遞電子訊號(hào)。雖然晶圓的電阻越高串音會(huì)越少，但實(shí)際上，無(wú)法極端地提高裝置形成部的晶圓電阻。

然而，使用SOI基板則因于SOI層與基底晶圓(base wafer)間存在嵌入的氧化膜層(BOX層)的緣故，可減少串音的發(fā)生。另外，于成為BOX層基底的基底晶圓未制作裝置，即不受制作裝置上的限制而可使用高電阻的晶圓，借此可提升高周波的特性。

但是，使用高電阻晶圓的情形下，依照于SOI層制作的源極(Source)、漏極(Drain)與其他電子電路的配置，施加電場(chǎng)(electric field)于BOX層，有在BOX層與基底晶圓的接口上產(chǎn)生反轉(zhuǎn)層(inversion layer)的案例。在這樣的情形下，因?yàn)闀?huì)對(duì)高周波特性帶來(lái)不良的影響，不論是否使用高電阻晶圓，皆無(wú)法得到期望的高周波特性。再者，一般來(lái)說(shuō)，高電阻使用1000Ω·cm以上的基板者較多。

作為其對(duì)策，借由提高接口狀態(tài)密度(interface state density，以下也被稱(chēng)為Dit)，使載體(carrier)被捕捉于接口狀態(tài)(Interface state)而防止反轉(zhuǎn)層所致的高周波特性的劣化。

作為這樣的技術(shù)，已知例如：于BOX層與基底晶圓的交界面，導(dǎo)入多晶硅(polysilicon)層與氮氧化物之類(lèi)的中間層(陷阱層)，不讓反轉(zhuǎn)層形成，可得到有良好高周波特性的SOI晶圓的技術(shù)(例如專(zhuān)利文獻(xiàn)1，2、非專(zhuān)利文獻(xiàn)1)。

另外，使用與成為SOI層的硅晶圓擁有不同表面定向(surface orientation)的硅晶圓作為基底晶圓，防止高周波特性劣化的方法等也已被介紹(例如專(zhuān)利文獻(xiàn)3)。

上述技術(shù)是為了得到良好的高周波特性所必須的技術(shù)。評(píng)估其技術(shù)時(shí)，例如：雖可用展布電阻分析(spreading resistance analysis,SRA)或其他方法測(cè)定基板的電阻，但沒(méi)有直接測(cè)定BOX層正下方的陷阱層(機(jī)能層)的特性的評(píng)估方法。因此，存在只有以制作實(shí)際的裝置測(cè)定漏功率等而評(píng)估高周波特性的方法的問(wèn)題。

〔現(xiàn)有技術(shù)文獻(xiàn)〕

〔專(zhuān)利文獻(xiàn)〕

〔專(zhuān)利文獻(xiàn)1〕日本特表2007-507093號(hào)公報(bào)

〔專(zhuān)利文獻(xiàn)2〕日本特表2007-507100號(hào)公報(bào)

〔專(zhuān)利文獻(xiàn)3〕日本特表2009-231376號(hào)公報(bào)

〔非專(zhuān)利文獻(xiàn)〕

〔非專(zhuān)利文獻(xiàn)1〕D.Lederer et.al.,“Effective resistivity of fully-processed SOI substrates”Solid-State Electronics.,49,491(2005).

〔非專(zhuān)利文獻(xiàn)2〕SEMICONDUCTOR MATERIAL AND DEVICE CHARACTERZATION,D.K.Schroder,JOHNWILEY&SONS,INC.,PUBLICATION 2006

〔非專(zhuān)利文獻(xiàn)3〕H.J.Hovel,“Si film electrical characterization in SOI substrates by the HgFET technique”,Solid-State Electron,47,1311(2003)

技術(shù)實(shí)現(xiàn)要素：

〔發(fā)明所欲解決的問(wèn)題〕

鑒于上述的問(wèn)題，本發(fā)明的目的是提供不形成實(shí)際的裝置來(lái)測(cè)定高周波特性，而盡可能以簡(jiǎn)單的方法評(píng)估適合高周波裝置的SOI基板的方法。

〔解決問(wèn)題的技術(shù)手段〕

為達(dá)成上述的目的，本發(fā)明提供一種SOI基板的評(píng)估方法，用于對(duì)評(píng)估對(duì)象的SOI基板施加高周波時(shí)評(píng)估高周波特性的方法，包含下列步驟：

預(yù)先于測(cè)定用SOI基板形成裝置，求取該測(cè)定用SOI基板的接口狀態(tài)密度與施加高周波時(shí)的漏功率的關(guān)系，或是將該接口狀態(tài)密度換算為電阻而求取該換算的電阻與該漏功率的關(guān)系；

測(cè)定該評(píng)估對(duì)象SOI基板的接口狀態(tài)密度而求取接口狀態(tài)密度，或是求取基于該接口狀態(tài)密度所換算得出的電阻；以及

借由該經(jīng)測(cè)定的該評(píng)估對(duì)象的SOI基板的該接口狀態(tài)密度，基于該預(yù)先求取的接口狀態(tài)密度與漏功率的關(guān)系，評(píng)估該評(píng)估對(duì)象的SOI基板的漏功率，或是借由該經(jīng)測(cè)定的該評(píng)估對(duì)象的SOI基板的該接口狀態(tài)密度所換算的電阻，基于預(yù)先求取的電阻與漏功率的關(guān)系，評(píng)估該評(píng)估對(duì)象的SOI基板的漏功率。

這種方法不透過(guò)實(shí)際形成裝置來(lái)測(cè)定高周波特性，可于SOI基板的階段簡(jiǎn)單地評(píng)估適合高周波裝置的SOI基板。

〔對(duì)照現(xiàn)有技術(shù)的功效〕

如上述說(shuō)明，本發(fā)明能夠不制作實(shí)際的裝置，而簡(jiǎn)單地評(píng)估SOI基板是否適合高周波用裝置。另外，由晶圓規(guī)范換算成一般的電阻，以簡(jiǎn)單的數(shù)值規(guī)定作為指標(biāo)的電阻也變得可行。

附圖簡(jiǎn)要說(shuō)明

圖1是顯示關(guān)于本發(fā)明的測(cè)定用及評(píng)估用的SOI基板的一個(gè)實(shí)施方式的概略圖。

圖2是比較于SOI基板的BOX層的正下方有無(wú)陷阱層的一個(gè)實(shí)施方式。

圖3是顯示于本發(fā)明預(yù)先求取的測(cè)定用SOI基板的接口狀態(tài)密度與施加高周波時(shí)的漏功率的關(guān)系的一個(gè)實(shí)施方式的圖。

圖4是顯示于本發(fā)明預(yù)先求取的將接口狀態(tài)密度換算成電阻的該經(jīng)換算的電阻與漏功率的關(guān)系的一個(gè)實(shí)施方式的圖。

圖5是顯示關(guān)于本發(fā)明的經(jīng)由擬金屬氧化物半導(dǎo)體場(chǎng)效晶體管(Pseudo-MOSFET)算出接口狀態(tài)密度的一個(gè)實(shí)施方式的圖。

具體實(shí)施方式

以下關(guān)于本發(fā)明進(jìn)行詳細(xì)說(shuō)明，但本發(fā)明并不限定于此。

(第1實(shí)施例)

于第1實(shí)施例，于最初利用測(cè)定用SOI基板，進(jìn)行預(yù)先求取接口狀態(tài)密度與施加高周波時(shí)的漏功率的關(guān)系的步驟。

測(cè)定用SOI基板是為準(zhǔn)備出與評(píng)估用SOI基板5相同的物品，該物品具有：如圖1所示的SOI層1、氧化硅膜的BOX層2、基底晶圓4及抑制BOX層2與基底晶圓4交界處的載體的產(chǎn)生的陷阱層3。

然后，測(cè)定該測(cè)定用SOI基板5的接口狀態(tài)密度，求取接口狀態(tài)密度。再者，接口狀態(tài)密度的測(cè)定可用記載于非專(zhuān)利文獻(xiàn)2及3的使用水銀電極的疑似MOSFET法進(jìn)行?；蚴?，在用堿性液體去除SOI層時(shí)，以記載于非專(zhuān)利文獻(xiàn)2的CV法測(cè)定接口狀態(tài)密度。

此外，于測(cè)定用SOI基板上形成裝置，施加高周波，測(cè)定此時(shí)的漏功率。

利用這樣所測(cè)定的SOI基板5的接口狀態(tài)密度與施加高周波時(shí)的漏功率，預(yù)先求取二者間的相關(guān)關(guān)系。

接下來(lái)，進(jìn)行測(cè)定評(píng)估對(duì)象的SOI基板的接口狀態(tài)密度而求取接口狀態(tài)密度的步驟。

首先，準(zhǔn)備成為評(píng)估對(duì)象的SOI基板。成為評(píng)估對(duì)象的SOI基板也如圖1所示是具有SOI層1、BOX層2、陷阱層3及基底晶圓4的SOI基板5。測(cè)定此評(píng)估對(duì)象的SOI基板5的接口狀態(tài)密度，求取接口狀態(tài)密度。再者，接口狀態(tài)密度的測(cè)定，可借由如同上述的使用水銀電極的疑似MOSFET法或是CV法測(cè)定。

接下來(lái)，進(jìn)行評(píng)估該評(píng)估對(duì)象的SOI基板的漏功率的步驟。

如同上述，基于預(yù)先求取測(cè)定用SOI基板的接口狀態(tài)密度與漏功率的關(guān)系，以測(cè)定的評(píng)估用SOI基板的接口狀態(tài)密度，可預(yù)測(cè)并評(píng)估該評(píng)估用SOI基板的漏功率進(jìn)行評(píng)估。

如此一來(lái)，本發(fā)明不用在評(píng)估用的SOI基板上制作實(shí)際的裝置，就可評(píng)估SOI基板的漏功率，即可評(píng)估高周波的特性。

(第2實(shí)施例)

第2實(shí)施例中，最初預(yù)先進(jìn)行基于測(cè)定用SOI基板的接口狀態(tài)密度的測(cè)定結(jié)果，求取換算的電阻與漏功率的關(guān)系的步驟。

將接口狀態(tài)密度換算成電阻，可依下述的方法進(jìn)行。

從公式1的關(guān)系，能夠從接口狀態(tài)密度求取SSL(Subthreshold Slope)的值。此時(shí)，SSL是如圖5所示定義出電流(I_d)增加一位數(shù)時(shí)的電壓(V_g)的變化。再者，C_ox表示BOX層容量，C_Si表示SOI層容量。

將該SSL定義成由接口狀態(tài)密度求取的電阻RD(與公式2的電阻部分的V/I相當(dāng))，從此電阻RD換算成通常的電阻。此時(shí)的換算系數(shù)可借由高周波測(cè)定的結(jié)果求取(公式2、3)。再者，ρ表示電阻率，R_SP表示展布電阻。

【公式1】

【公式2】

【公式3】

r：探針尖端半徑

此外，于測(cè)定用SOI基板上形成裝置，施加高周波，測(cè)定此時(shí)的漏功率。

通過(guò)利用基于接口狀態(tài)密度的測(cè)定結(jié)果所換算的電阻，及借由測(cè)定求得的施加高周波時(shí)的漏功率的方式，預(yù)先求得兩者間的相關(guān)關(guān)系。

進(jìn)行借由經(jīng)測(cè)定的評(píng)估對(duì)象的SOI基板的接口狀態(tài)密度所換算的電阻，基于預(yù)先求取的電阻與漏功率的關(guān)系，對(duì)評(píng)估對(duì)象SOI基板的漏功率進(jìn)行評(píng)估的步驟。

此時(shí)，測(cè)定評(píng)估對(duì)象的SOI基板的接口狀態(tài)密度，將得到的接口狀態(tài)密度，與上述同樣地?fù)Q算成電阻。

如此一來(lái)，從評(píng)估用的SOI基板的接口狀態(tài)密度所換算的電阻，基于預(yù)先求取的電阻與漏功率的關(guān)系，可預(yù)測(cè)并評(píng)估該評(píng)估對(duì)象的SOI基板的漏功率。

如此一來(lái)，借由本發(fā)明，不用于評(píng)估用的SOI基板上實(shí)際地制作裝置，即可評(píng)估SOI基板的漏功率。此外，因接口狀態(tài)密度換算成電阻的緣故，以電阻作為一基準(zhǔn)來(lái)表示基板的特性也變得可能。

以下，以本發(fā)明的實(shí)施例對(duì)本發(fā)明進(jìn)行更具體的說(shuō)明，但本發(fā)明并不限定于此。

將摻有電阻率1000Ω·cm的硼的直徑200mm的單結(jié)晶硅晶圓作為基底晶圓，對(duì)于該基底晶圓，將作為原料氣體的三氯硅烷(Trichlorosilane)而以1150℃、生長(zhǎng)時(shí)間3分鐘，生長(zhǎng)3μm的多結(jié)晶層。之后，將甲硅烷(monosilane)作為原料，而以570℃、生長(zhǎng)時(shí)間90分鐘，生長(zhǎng)0.5μm的多結(jié)晶層，作為陷阱層。

對(duì)于該晶圓，于摻有電阻率1000Ω·cm的硼的直徑200mm的硅晶圓上，以Pyro氛圍1150℃、6小時(shí)的處理，形成1000nm的氧化膜，貼合作為BOX層的接合晶圓(bond wafer)，進(jìn)行結(jié)合熱處理。之后，借由研磨使SOI層薄膜化成160nm，制作SOI基板。并以同樣的方法制作多個(gè)SOI基板。

經(jīng)改變接口狀態(tài)密度的多個(gè)SOI基板的接口狀態(tài)密度，利用記載于非專(zhuān)利文獻(xiàn)2、3中的使用水銀電極的疑似MOSFET法測(cè)定。

接下來(lái)，為了測(cè)定漏功率，于用堿性蝕刻(alkaline etching)去除SOI基板的SOI層時(shí)，將Al以2μm的厚度氣相沉積于此。并且進(jìn)行光刻(Photolithography)，形成CPW(Coplanar Waveguides)。

測(cè)定漏功率的裝置，于測(cè)定用的SOI基板上，150μm×50μm的Al電極以各電極間間隔100μm所形成。

然后，施加高周波于經(jīng)形成裝置的測(cè)定用SOI基板，針對(duì)輸入電源測(cè)定Al電極間的漏功率。以施加的高周波的頻率在1×10⁸～1×10¹¹Hz的范圍進(jìn)行測(cè)定。由漏功率的頻率相關(guān)性數(shù)據(jù)中，采用被認(rèn)為良好反映出基板的差異的1GHz(1×10⁹HZ)作為漏功率的代表值，求取圖3的關(guān)系。

此外，如同上述基于測(cè)定、求出的接口狀態(tài)密度，求取換算的電阻。

此時(shí)，厚度160nm的SOI層容量Csi為6.53×10^-8F、厚度100nm的BOX層Cox為7.195×10^-8F。代入公式1，求得接口狀態(tài)密度為1×10¹²cm^-2eV^-1時(shí)，SSL為0.15；接口狀態(tài)密度為1×10¹¹cm^-2eV^-1時(shí)，SSL為0.015；接口狀態(tài)密度為1×10¹⁰cm^-2eV^-1時(shí)，SSL為0.0015。

進(jìn)一步，于這次的范例中，以與高周波的關(guān)系將SSL換算成電阻時(shí)的系數(shù)設(shè)定為10000，將SSL換算成電阻。如此一來(lái)，基于施加1GHz時(shí)測(cè)定的BOX層與基底晶圓的接口狀態(tài)密度，求取換算的電阻。并求取上述換算的電阻與漏功率之間的關(guān)系，表示于圖4。

之后，與上述相同的方法制作評(píng)估對(duì)象的SOI基板。針對(duì)評(píng)估對(duì)象的SOI基板，其接口狀態(tài)密度以疑似MOSFET法測(cè)定。自該經(jīng)測(cè)定的接口狀態(tài)密度，基于預(yù)先求取的圖3的接口狀態(tài)密度與漏功率的關(guān)系，可對(duì)施加高周波于該評(píng)估對(duì)象的SOI基板時(shí)的漏功率進(jìn)行評(píng)估。

再者，基于該經(jīng)測(cè)定的評(píng)估用SOI基板的接口狀態(tài)密度，如同上述求取換算的電阻。由該換算的電阻，基于預(yù)先求取的圖4的電阻與漏功率的關(guān)系，可對(duì)施加高周波于該評(píng)估對(duì)象的SOI基板時(shí)的漏功率進(jìn)行評(píng)估。

如同上述，由于預(yù)先求取接口狀態(tài)密度與漏功率的關(guān)系，或是電阻與漏功率的關(guān)系，利用此關(guān)系，不形成如圖2所示般因陷阱層的有無(wú)所致的漏功率的差異等的裝置，從評(píng)估用的SOI基板的接口狀態(tài)密度或接口狀態(tài)密度換算的電阻來(lái)預(yù)測(cè)，可進(jìn)行正確地評(píng)估。其結(jié)果，可用簡(jiǎn)單的方法作出正確的評(píng)估。

再者，本發(fā)明并不限定于上述的實(shí)施例。上述實(shí)施例為舉例說(shuō)明，具有與本發(fā)明的申請(qǐng)專(zhuān)利范圍所記載的技術(shù)思想實(shí)質(zhì)上同樣的構(gòu)成，產(chǎn)生相同的功效，不論為何物皆包含在本發(fā)明的技術(shù)范圍內(nèi)。