鰭式場效應晶體管及其形成方法
【專利摘要】一種鰭式場效應晶體管及其形成方法，其中，該晶體管的形成方法包括：提供襯底，包括PMOS和NMOS區(qū)域，PMOS區(qū)域具有第一鰭部，NMOS區(qū)域具有第二鰭部；形成橫跨第一鰭部的第一柵極結構、橫跨第二鰭部的第二柵極結構；在第一柵極結構兩側的第一鰭部表面形成第一應力層和其上的第一覆蓋層；在第二柵極結構兩側的第二鰭部表面形成第二應力層和其上的第二覆蓋層；對第一覆蓋層進行第一勢壘降低離子注入；對第二覆蓋層進行第二勢壘降低離子注入；之后，在第一覆蓋層上形成第一金屬層；在第二覆蓋層上形成第二金屬層；對第一金屬層進行第一退火形成第一接觸層；對第二金屬層進行第二退火形成第二接觸層。采用本發(fā)明方法提高了鰭式場效應晶體管性能。
【專利說明】
鰭式場效應晶體管及其形成方法
技術領域
[0001]本發(fā)明涉及半導體制造領域，尤其涉及鰭式場效應晶體管及其形成方法。
【背景技術】
[0002]隨著半導體產業(yè)向更低的技術節(jié)點的發(fā)展，漸漸開始從平面CMOS晶體管向三維鰭式場效應晶體管(FinFET)過渡。FinFET中，柵極結構至少可以從兩側對溝道進行控制，具有比平面MOSFET器件強得多的柵對溝道的控制能力，能夠很好的抑制短溝道效應。而且相對其它器件具有更好的與現(xiàn)有的集成電路生產技術的兼容性。
[0003]參考圖1至圖6，現(xiàn)有技術中的鰭式場效應晶體管的形成方法如下:
[0004]首先，參考圖1和圖2，提供半導體襯底，半導體襯底包括PMOS區(qū)域A和NMOS區(qū)域B，PMOS區(qū)域具有第一鰭部11a，NMOS區(qū)域具有第二鰭部lib。具體如下:
[0005]PMOS區(qū)域A的半導體襯底包括具有至少兩個分立的凸起結構的硅襯底1la和位于凸起結構之間的絕緣層102a，絕緣層102a低于凸起結構102a。高于絕緣層102a的凸起結構為第一鰭部11a。
[0006]NMOS區(qū)域B的半導體襯底包括具有至少兩個分立的凸起結構的硅襯底1lb和位于凸起結構之間的絕緣層102b，絕緣層102b低于凸起結構102b。高于絕緣層102b的凸起結構為第二鰭部lib。
[0007]接著，形成橫跨第一鰭部Ila和第二鰭部Ilb的柵極結構12。其中柵極結構12包括柵氧層121和位于柵氧層121之上的柵極層122。
[0008]接著，在PMOS區(qū)域A的半導體襯底、第一鰭部Ila的頂部和側壁、在NMOS區(qū)域B的半導體襯底、第二鰭部Ilb的頂部和側壁、柵極結構12的頂部和側壁形成第一側墻材料層13’。第一側墻材料層13’包括位于底部的氧化硅層(圖未示)和位于氧化硅層之上的氮化硅層(圖未示)。
[0009]接著，繼續(xù)參考圖2，對柵極結構12兩側的第一鰭部Ila和第二鰭部Ilb進行LDD離子注入和Halo離子注入，之后，進行退火處理，在柵極結構12兩側的第一鰭部Ila和第二鰭部Ilb內分別形成LDD離子注入區(qū)和Halo離子注入區(qū)。
[0010]接著，參考圖3，形成LDD離子注入區(qū)和Halo離子注入區(qū)后，在第一側墻材料層13’上形成第二側墻材料層(圖未示)。第二側墻材料層的材料為氮化硅。
[0011]接著，對第一側墻材料層13’和第二側墻材料層進行回刻，在柵極結構12周圍形成柵極側墻(圖未示)，在第一鰭部Ila周圍形成第一鰭部側墻，在第二鰭部Ilb周圍形成第二鰭部側墻。
[0012]其中，第一鰭部側墻包括氧化硅側墻(圖未示)和位于氧化硅側墻上的氮化硅側墻(圖未示)。氮化硅側墻是由第一側墻材料層13’中的氮化硅層和第二側墻材料層組成。
[0013]其中第二鰭部側墻包括氧化硅側墻13b和位于氧化硅側墻13b上的氮化硅側墻14bο氮化硅側墻14b也是由第一側墻材料層13’中的氮化硅層和第二側墻材料層組成。
[0014]接著，繼續(xù)參考圖3，在PMOS區(qū)域A、第一鰭部Ila頂部、第一鰭部側墻頂部和側壁形成圖案化的第一光阻層(圖未示)，第一光阻層露出NMOS區(qū)域B。
[0015]在第二鰭部Ilb表面原位摻雜生長有第一源漏離子的碳化硅層15b，形成了 N型鰭式場效應晶體管的源極和漏極。其中，第一源漏離子為磷離子。
[0016]接著，參考圖4，在碳化娃層15b的表面外延生長第一娃帽(Si Cap)層16b。
[0017]接著，參考圖5，灰化去除第一光阻層。在NMOS區(qū)域B、第一硅帽層16b上形成圖案化的第二光阻層(圖未示)，第二光阻層露出PMOS區(qū)域A。
[0018]之后，去除柵極結構12兩側的第一鰭部11a，絕緣層102a與剩余的凸起結構相平。
[0019]接著，參考圖6，在PMOS區(qū)域A剩余的凸起結構頂面原位摻雜生長有第二源漏離子的鍺硅層15a，形成了 P型鰭式場效應晶體管的源極和漏極。其中，第二源漏離子為硼離子。然后，在鍺硅層15a的表面外延生長第二硅帽(Si Cap)層16a。
[0020]接著，去除圖案化的第二光阻層。
[0021]之后，在第一娃帽層16b上形成第一金屬層(圖未不)，在第二娃帽層16a上形成第二金屬層(圖未示)，對第一金屬層和第二金屬層進行退火，第一金屬層與第一硅帽層16b恪合形成第一金屬娃化物層(圖未不)。第二金屬層與第二娃帽層16a恪合形成第二金屬硅化物層(圖未示)。
[0022]采用現(xiàn)有技術的方法形成的鰭式場效應晶體管的性能不佳。

【發(fā)明內容】

[0023]本發(fā)明解決的問題是采用現(xiàn)有技術的方法形成的鰭式場效應晶體管的性能不佳。
[0024]為解決上述問題，本發(fā)明提供一種鰭式場效應晶體管的形成方法，包括:
[0025]提供半導體襯底，半導體襯底包括PMOS區(qū)域和NMOS區(qū)域，PMOS區(qū)域具有第一鰭部，NMOS區(qū)域具有第二鰭部；
[0026]形成橫跨第一鰭部的第一柵極結構；
[0027]形成橫跨第二鰭部的第二柵極結構；
[0028]在第一柵極結構兩側的第一鰭部表面形成第一應力層和位于第一應力層上的第一覆蓋層；
[0029]在第二柵極結構兩側的第二鰭部表面形成第二應力層和位于第二應力層上的第二覆蓋層；
[0030]對第一覆蓋層進行第一勢皇降低離子注入；
[0031]對第二覆蓋層進行第二勢皇降低離子注入；
[0032]在摻雜有第一勢皇降低離子的第一覆蓋層上形成第一金屬層；
[0033]在摻雜有第二勢皇降低離子的第二覆蓋層上形成第二金屬層；
[0034]對第一金屬層進行第一退火處理，形成第一接觸層；
[0035]對第二金屬層進行第二退火處理，形成第二接觸層。
[0036]可選的，第一勢皇降低離子包括鋁離子、鎵離子、鍺離子和銦離子中的至少一種。
[0037]可選的，第一勢皇降低離子為鋁離子、鎵離子和銦離子中的至少一種時，第一勢皇降低離子的注入劑量為大于等于lE13atom/cm2且小于等于lE15atom/cm2;第一勢皇降低離子的注入能量為大于等于5KeV且小于等于30KeV。
[0038]可選的，第二勢皇降低離子包括硫離子、砸離子、砷離子、銻離子和鍺離子中的至少一種。
[0039]可選的，第二勢皇降低離子為硫離子、砸離子、砷離子、銻離子中的至少一種時，第二勢皇降低離子摻雜劑量為大于等于lE13atom/cm2且小于等于lE15atom/cm2;第二勢皇降低離子的注入能量為大于等于5KeV且小于等于30KeV。
[0040]可選的，第一勢皇降低離子和第二勢皇降低離子類型相同時，第一勢皇降低離子注入和第二勢皇降低離子注入同時進行。
[0041]可選的，第一勢皇降低離子和第二勢皇降低離子都為鍺離子。
[0042]可選的，鍺離子的注入劑量為大于等于lE13atom/cm2且小于等于lE14atom/cm 2，注入能量為大于等于5KeV且小于等于30KeV。
[0043]可選的，對第一覆蓋層進行第一勢皇降低離子注入包括:
[0044]在NMOS區(qū)域的半導體襯底和第二覆蓋層上形成圖案化的第一光阻層，第一光阻層露出第一覆蓋層；
[0045]以第一光阻層為掩膜，對第一覆蓋層進行第一勢皇降低離子注入。
[0046]可選的，對第二覆蓋層進行第二勢皇降低離子注入包括:
[0047]在PMOS區(qū)域的半導體襯底和第一覆蓋層上形成圖案化的第二光阻層，第二光阻層露出第二覆蓋層；
[0048]以第二光阻層為掩膜，對第二覆蓋層進行第二勢皇降低離子注入。
[0049]可選的，對第一覆蓋層進行第一勢皇降低離子注入的同時還包括對第一覆蓋層進行硼離子注入。
[0050]可選的，所述硼離子注入的劑量大于所述第一勢皇降低離子注入的劑量。
[0051]可選的，對第二覆蓋層進行第二勢皇降低離子注入的同時還包括對第二覆蓋層進行磷離子注入。
[0052]可選的，所述磷離子注入的劑量大于所述第二勢皇降低離子注入的劑量。
[0053]可選的，所述第一覆蓋層和所述第二覆蓋層的材料為硅。
[0054]可選的，所述第一接觸層和所述第二接觸層的材料為金屬硅化物。
[0055]可選的，形成第一應力層和位于第一應力層上的第一覆蓋層的步驟之后，形成第二應力層和位于第二應力層上的第二覆蓋層。
[0056]可選的，所述第一應力層的材料為鍺硅，所述第二應力層的材料為碳化硅。
[0057]為解決上述問題，本發(fā)明提供一種鰭式場效應晶體管，包括:
[0058]包括PMOS區(qū)域和NMOS區(qū)域的半導體襯底，PMOS區(qū)域具有第一鰭部，NMOS區(qū)域具有第二鰭部；
[0059]橫跨第一鰭部的第一柵極結構；
[0060]橫跨第二鰭部的第二柵極結構；
[0061 ] 位于第一柵極結構兩側的第一鰭部內的第一應力層；
[0062]位于第二柵極結構兩側的第二鰭部內的第二應力層；
[0063]位于第一應力層上的第一接觸層；
[0064]位于第二應力層上的第二接觸層；
[0065]第一接觸層的底部界面具有第一電偶極子層；
[0066]第二接觸層的底部界面具有第二電偶極子層。
[0067]可選的，第一電偶極子層包括鋁離子、鎵離子、鍺離子和銦離子中的至少一種注入離子形成的第一電偶極子層；第二電偶極子層包括硫離子、砸離子、砷離子、銻離子和鍺離子中的至少一種注入離子形成的第二電偶極子層。
[0068]與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:
[0069]對第一金屬層進行第一退火處理形成第一接觸層的過程中，注入至第一覆蓋層的第一勢皇降低離子會發(fā)生在第一接觸層的固溶度值小，在第一覆蓋層的固溶度值大的現(xiàn)象。因此，形成第一接觸層的過程中，大量的第一勢皇降低離子在第一接觸層的底部邊界析出，并且在第一接觸層的底部邊界形成第一電偶極子(dipole)層。該第一電偶極子層會產生一個和電子運動方向相同的電場，從而降低了肖特基勢皇寬度和高度，進而降低了后續(xù)形成的P型鰭式場效應晶體管的源極和漏極上的寄生電阻，提高了后續(xù)形成的P型鰭式場效應晶體管的性能。
[0070]對第二金屬層進行第二退火處理形成第二接觸層的過程中，注入至第二覆蓋層的第二勢皇降低離子會發(fā)生在第二接觸層的固溶度值小，在第二覆蓋層的固溶度值大的現(xiàn)象。因此，形成第二接觸層的過程中，大量的第二勢皇降低離子會在第二接觸層的底部邊界析出，并且在第二接觸層的底部邊界形成第二電偶極子層。該第二電偶極子層會產生一個和電子運動方向相同的電場，從而降低了肖特基勢皇寬度和高度，進而降低了后續(xù)形成的N型鰭式場效應晶體管的源極和漏極上的寄生電阻，提高了后續(xù)形成的N型鰭式場效應晶體管的性能。
【附圖說明】
[0071]圖1是現(xiàn)有技術中的PMOS區(qū)域和NMOS區(qū)域的半導體襯底及在其上形成有柵極結構和側墻材料層的立體結構示意圖；
[0072]圖2是沿圖1中CC方向的剖面結構示意圖；
[0073]圖3至圖6是繼圖2的步驟之后形成的現(xiàn)有技術的鰭式場效應晶體管的剖面流程結構示意圖；
[0074]圖7是現(xiàn)有技術中的PMOS區(qū)域和NMOS區(qū)域的半導體襯底及在其上形成有柵極結構和側墻材料層的立體結構示意圖；
[0075]圖8是沿圖7中DD方向的剖面結構示意圖；
[0076]圖9至圖20是繼圖8的步驟之后形成的本發(fā)明具體實施例的鰭式場效應晶體管的剖面流程結構示意圖。
【具體實施方式】
[0077]經過發(fā)現(xiàn)和分析，采用現(xiàn)有技術的方法形成的鰭式場效應晶體管的性能不佳的原因為在鰭式場效應晶體管的源極和漏極上形成的金屬硅化物層的寄生電阻太大。
[0078]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。
[0079]首先，結合參考圖7和圖8，提供半導體襯底，半導體襯底包括PMOS區(qū)域A和NMOS區(qū)域B，PMOS區(qū)域具有第一鰭部21a，NMOS區(qū)域具有第二鰭部21b。具體如下:
[0080]PMOS區(qū)域A的半導體襯底包括具有至少兩個分立的凸起結構的硅襯底201a和位于凸起結構之間的絕緣層202a，絕緣層202a低于凸起結構202a。高于絕緣層202a的凸起結構為第一鰭部21a。
[0081]NMOS區(qū)域B的半導體襯底包括具有至少兩個分立的凸起結構的硅襯底201b和位于凸起結構之間的絕緣層202b，絕緣層202b低于凸起結構202b。高于絕緣層202b的凸起結構為第二鰭部21b。
[0082]接著，形成橫跨第一鰭部21a的第一柵極結構22a，橫跨第二鰭部21b的第二柵極結構22b。第一柵極結構22a包括第一柵介質層和位于第一柵介質層上的第一柵極層。第二柵極結構22b包括第二柵介質層221b和位于第二柵介質層221b之上的第二柵極層222b。本實施例中，第一柵介質層和第二柵介質層都為高k柵介質層，高k柵介質層為Hf02、Al203、ZrO2, HfS1, HfS1N, HfTaO和HfZrO中的一種。第一柵極層和第二柵極層222b的材料為多晶娃。
[0083]其他實施例中，第一柵極結構22a和第二柵極結構22b為同一個柵極結構，也屬于本發(fā)明的保護范圍。
[0084]接著，繼續(xù)參考圖8，在PMOS區(qū)域A的半導體襯底、第一鰭部21a、第二柵極結構22a的頂部和側壁、在NMOS區(qū)域B的半導體襯底、第二鰭部21b的頂部和側壁、第二柵極結構22b的頂部和側壁形成第一側墻材料層23’。第一側墻材料層23’包括位于底部的氧化硅層(圖未示)和位于氧化硅層之上的氮化硅層(圖未示)。
[0085]接著，對第一柵極結構22a兩側的第一鰭部21a、第二柵極結構22b兩側的第二鰭部21b分別進行LDD離子注入和Halo離子注入，之后，進行相應的退火處理，在第一柵極結構22a兩側的第一鰭部21a內、第二柵極結構22b兩側的第二鰭部21b內分別形成LDD離子注入區(qū)和Halo離子注入區(qū)。
[0086]接著，參考圖9，形成LDD離子注入區(qū)和Halo離子注入區(qū)后，在第一側墻材料層23’上形成第二側墻材料層(圖未示)。第二側墻材料層的材料為氮化硅。
[0087]接著，對第一側墻材料層23’和第二側墻材料層進行回刻，在第一柵極結構22a周圍形成第一柵極側墻(圖未示)，在第二柵極結構22b周圍形成第二柵極側墻(圖未示)，在第一鰭部21a周圍形成第一鰭部側墻，在第二鰭部21b周圍形成第二鰭部側墻。
[0088]其中，第一鰭部側墻包括氧化硅側墻23a和位于氧化硅側墻23a上的氮化硅側墻24a。氮化硅側墻24a是由第一側墻材料層23’中的氮化硅層和第二側墻材料層組成。
[0089]其中第二鰭部側墻包括氧化硅側墻23b和位于氧化硅側墻23b上的氮化硅側墻24bο氮化硅側墻24b也是由第一側墻材料層23’中的氮化硅層和第二側墻材料層組成。
[0090]接著，參考圖7、圖10至圖12，在第一柵極結構兩側的第一鰭部21a表面形成第一應力層25a和位于第一應力層25a上的第一覆蓋層26a。包括下列步驟:
[0091]參考圖10，在NMOS區(qū)域B的半導體襯底上、第二鰭部21b的頂部、第二鰭部側墻的頂部和側壁形成圖案化的第一掩膜層(圖未示)，圖案化的第一掩膜層露出PMOS區(qū)域A。本實施例中，圖案化的第一掩膜層的材料為光刻膠。
[0092]接著，從第一鰭部21a頂部降低第一柵極結構兩側的第一鰭部21a的高度至第一預設高度Hl，并且從第一鰭部側墻頂部降低第一鰭部側墻的高度至第一預設高度Hl。
[0093]本實施例中，原始鰭部高度為H(參考圖12)，第一預設高度Hl大于等于1/3H且小于等于2/3H。
[0094]本實施例中，先將第一鰭部側墻中的氮化硅側墻24a自上而下干法刻蝕去除高度h(圖未示)，去除高度h與第一預設高度Hl之和小于原始鰭部高度H。接著將露出的氧化硅側墻23a干法刻蝕去除高度h，接著將露出的鰭部21干法刻蝕去除高度h。依次循環(huán)重復第一鰭部側墻中的氮化硅側墻24a去除高度h、氧化硅側墻23a去除高度h和第一鰭部21a去除高度h的步驟，直至將第一鰭部側墻和第一鰭部21a的高度減小至第一預設高度Hl。
[0095]本實施例中，之所以采用上述循環(huán)刻蝕的方法將將第一鰭部側墻和第一鰭部21a的高度減小至第一預設高度H1，原因如下:使得最終剩余的第一鰭部21a的頂面光滑平坦。后續(xù)步驟中，在最終剩余的第一鰭部21a上的光滑平坦的弧面上形成第一應力層的形狀規(guī)貝1J，能夠更好的對后續(xù)形成P型鰭式場效應晶體管施加壓應力，從而提高后續(xù)形成的P型魚耆式場效應晶體管的載流子的遷移率，進一步提尚后續(xù)形成的P型鑛式場效應晶體管的性會K。
[0096]另外，在最終剩余的第一鰭部21a的光滑平坦頂面上形成形狀規(guī)則的第一應力層，可以防止在相鄰的第一鰭部上的第一應力層相連生長的現(xiàn)象，從而可以避免后續(xù)工藝中會存在第一源極金屬插塞間短路連接情況或者存在第一漏極金屬插塞間的短路連接情況。
[0097]需要說明的是⑴本實施例中，剩余的第一鰭部的周圍具有第一鰭部側墻的原因如下:第一鰭部側墻可以防止后續(xù)在該剩余的第一鰭部上形成的第一應力層的體積過大。體積太大的第一應力層一方面對溝道不能施加有效的壓應力。另一方面，如果第一柵極結構為多晶硅柵極結構，體積太大的第一應力層高于該多晶硅柵極結構的幾率會很大。則后續(xù)工藝中，采用化學機械研磨形成第一金屬柵極結構的過程中，化學機械研磨會在第一應力層上停止，并不會在第一金屬柵極結構處停止，從而使得第一金屬柵極結構的厚度增加，影響后續(xù)形成的P型鰭式場效應晶體管的性能。再者，相鄰的剩余鰭部上如果形成體積過大的第一應力層，則該體積過大的第一應力層會相連，同樣會發(fā)生第一源極金屬插塞之間或者第一漏極金屬插塞之間的短路連接的現(xiàn)象。
[0098](2)本實施例中，剩余鰭部的高度與剩余鰭部側墻的高度相等，原因如下:剩余鰭部的高度如果高于鰭部側墻，則后續(xù)在剩余鰭部上生長形成第一應力層的速度會很快，形成的第一應力層的致密性欠佳，性能略差，后續(xù)對溝道施加的應力略小。剩余鰭部的高度如果低于鰭部側墻，則第一應力層生長至與鰭部側墻相平處的生長難度較大，生長速度非常慢。
[0099](3)更進一步的，剩余鰭部的高度與剩余鰭部側墻的高度都為第一預設高度Hl的原因如下:后續(xù)工藝中，在該高度的鰭部上形成的第一應力層與溝道的距離最為合適，因此，可以對后續(xù)形成的P型鰭式場效應晶體管施加最佳效果的壓應力，而且，在該剩余鰭部上形成的第一應力層的效率最高。
[0100]其他實施例中，去除高度h與第一預設高度Hl之和等于原始鰭部高度，也屬于本發(fā)明的保護范圍。這樣，就可以不用進行依次重復第一鰭部側墻中的氮化硅側墻去除高度h、氧化硅側墻去除高度h和第一鰭部21a去除高度h的步驟，只需要進行一個循環(huán)就可以實現(xiàn)將第一鰭部和第一鰭部側墻的高度降低至第一預設高度Hl。
[0101]其他實施例中，第一預設高度Hl等于零，這時，剩余的凸起結構的頂部與絕緣層202相平。后續(xù)工藝中，在剩余的凸起結構的頂面形成鍺硅層，也屬于本發(fā)明的保護范圍。
[0102]接著，參考圖11，在剩余的第一鰭部21a表面形成第一應力層25a。
[0103]本實施例中，第一應力層25a的材料為鍺硅。且第一應力層25a內具有第一源漏摻雜離子，第一源漏摻雜離子為硼離子。
[0104]本實施例中，形成具有第一源漏摻雜離子的第一應力層25a的方法為:原位摻雜生長。之所以采用原位摻雜生長的方法形成具有第一源漏摻雜離子的第一應力層25a，是因為，該生長工藝相對于離子注入工藝容易控制，能夠實現(xiàn)梯度摻雜。
[0105]接著，參考圖12，在第一應力層25a上形成第一覆蓋層26a。
[0106]本實施例中，第一覆蓋層26a的材料為硅。
[0107]形成第一覆蓋層26a的方法為外延生長。
[0108]在第一應力層25a上形成第一覆蓋層26a后，灰化去除圖案化的第一掩膜層。
[0109]接著，結合參考圖7，圖13至圖16，在第二柵極結構兩側的第二鰭部21b表面形成第二應力層25b和位于第二應力層25b上的第二覆蓋層26b。包括下列步驟:
[0110]參考圖13，在PMOS區(qū)域A的半導體襯底上、第一鰭部21a的頂部、第一鰭部側墻的頂部和側壁形成圖案化的第二掩膜層(圖未示)，圖案化的第二掩膜層露出NMOS區(qū)域B。本實施例中，圖案化的第二掩膜層的材料為光刻膠。
[0111]接著，先將第二鰭部側墻中的氮化硅側墻24b自上而下去除部分高度至第二預設高度H2。去除方法為干法刻蝕?？涛g氣體薄CHF3，稀釋氣體包括氬氣。具體工藝條件為:0冊3的流量為Isccm?200sccm ;氬氣的流量為1sccm?500sccm ;處理壓力為:10?200mTorr，處理頻率為0.1Hz?100Hz ;源功率為50W?500W ;偏置功率為:0W?200W ；占空比為10%?90%。
[0112]形成第二預設高度H2的氮化硅側墻24后，第二鰭部側墻中的氧化硅側墻23a暴露出來，將鰭部側墻中的氧化硅側墻23a自上而下去除部分高度至剩余的氮化硅側墻24b處，形成剩余的氧化硅側墻23a。剩余的氧化硅側墻23的高度也為第二預設高度H2。
[0113]本實施例中，去除氧化硅側墻23a至第二預設高度H2的方法為干法刻蝕。亥I」蝕氣體包括C4F8，稀釋氣體包括氬氣。具體工藝條件為=C4F8的流量為5SCCm?200SCCm;氬氣的流量為1sccm?500sccm ;處理壓力為:10?200mTorr，處理頻率為0.1Hz?100Hz ;源功率為50W?500W ;偏置功率為:0W?200W ;占空比為10%?90%。
[0114]采用上述條件將第二鰭部側墻的部分高度自上而下降低至第二預設高度H2后，被第二鰭部側墻包圍的第二鰭部21b會露出。而且，露出的第二鰭部21b的頂面呈向下凹陷，且凹陷面為只有一個弧度的規(guī)則弧面。因此，露出第二鰭部21b的頂面均勻光滑。例如，露出的第二鰭部21b頂部為一個規(guī)則的碗狀凹坑，該碗狀凹坑的內側壁均勻光滑。上述工藝條件需要精確控制，任何一項不符合要求，都不能使露出的第二鰭部21b的頂面呈規(guī)則的、光滑均勻的下凹弧面。
[0115]之后，參考圖14，將露出的第二鰭部21b的頂部進行干法刻蝕去除，剩余的第二鰭部21b的高度為第三預設高度H3。其中，去除第二氮化硅側墻前的原始第二鰭部高度為H。
[0116]本實施例中，將第二鰭部21b頂部去除的原因如下:
[0117]參考圖8，對第二柵極結構兩側的第二鰭部21b進行LDD離子注入和Halo離子注入的過程中，會對第二鰭部21b的頂部造成嚴重的晶格損傷，而且，相應的退火處理也很難對第二鰭部21b的頂部晶格損傷進行修復。原因為:對于平面晶體管來說，LDD離子注入和Halo離子注入會對襯底表面造成的損傷，相應的退火工藝能夠進行及時修復。因為，該襯底內部具有大量的單晶硅，可以在退火的過程中擴散生長至受損的襯底處。然而，對于鰭式場效應晶體管來說，第二鰭部21b的特征尺寸太小，第二鰭部21b頂部在LDD離子注入和Halo離子注入的過程中受損后，即使進行相應的退火處理，硅襯底201中的單晶硅沿凸起結構的底部至鰭部的頂部方向修復生長非常困難，因此，硅襯底201中的單晶硅很難修復生長至第二鰭部21b的頂部。這樣，在第二鰭部21b的頂部形成位錯缺陷(Twin defect)，影響后續(xù)形成的N型的鰭式場效應晶體管的性能。
[0118]因此，本實施例中，需要將第二鰭部頂部受損部分去除，可以消除位錯缺陷，從而提尚后續(xù)形成的N型鑛式場效應晶體管的性能。
[0119]更進一步的，剩余第二鰭部21b的第三預設高度H3為大于等于2/3H且小于等于5/6H。也就是說，第二鰭部頂部的被去除高度為大于等于1/6H且小于等于1/3H。第二鰭部21b如果被去除的太多，影響溝道的大小，從而會影響后續(xù)形成的N型鰭式場效應晶體管的性能。第二鰭部21b如果被去除的太少，第二鰭部21頂部的位錯缺陷消除不夠，同樣會影響后續(xù)形成的N型鰭式場效應晶體管的性能。
[0120]需要說明的是:⑴剩余的第二鰭部21b的頂部也為呈向下凹陷，且凹陷面為只有一個弧度的規(guī)則弧面，且弧面均勻光滑。原因如下:
[0121]后續(xù)工藝中，在剩余的第二鰭部21b的均勻光滑的頂面上形成第二應力層的形狀規(guī)則，能夠更好的對后續(xù)形成N型鰭式場效應晶體管施加拉應力，從而提高后續(xù)形成的N型魚耆式場效應晶體管的載流子的遷移率，進一步提尚后續(xù)形成的N型鑛式場效應晶體管的性會K。
[0122]另外，在剩余的第二鰭部21b的有規(guī)則、光滑均勻的頂面上形成的第二應力層的形狀規(guī)則，不會發(fā)生相鄰的第二鰭部上的第二應力層相連生長的現(xiàn)象，從而可以避免后續(xù)形成的第二源極金屬插塞之間或者第二漏極金屬插塞之間的短路連接的現(xiàn)象出現(xiàn)。
[0123](2)本實施例中，第二鰭部側墻的高度低于剩余的第二鰭部21b的高度，原因如下:后續(xù)工藝中，會在剩余的第二鰭部21b上原位摻雜生長或外延生長第二應力層，而正因為后續(xù)形成的鰭式場效應晶體管的類型為N型，則第二應力層的材料為碳化硅。而碳化硅在剩余的第二鰭部21b的生長過程是非常緩慢的。第二鰭部側墻的高度低于剩余的第二鰭部21b的高度，可以使剩余的第二鰭部的頂部完全露出，從而容易提高在剩余第二鰭部21b上生長第二應力層的速度，進而還可以加大第二應力層的體積，以提高后續(xù)形成的N型鰭式場效應晶體管的性能。
[0124]更進一步的，本實施例中，剩余的第二鰭部側墻的第二預設高度H2大于第一預設高度Hl且小于第三預設高度H3。之所以將鰭部側墻的高度降低至第二預設高度H2，原因如下:如果將第二鰭部側墻的高度降低的太大，則后續(xù)在剩余第二鰭部21b上形成的第二應力層的體積會過大，容易造成相鄰的第二鰭部21上生長形成的第二應力層相互連接的現(xiàn)象。如果將第二鰭部側墻的高度降低的過小，則在相鄰的剩余第二鰭部21b上生長形成的第二應力層的速度會很慢，從而影響后續(xù)形成的N型鰭式場效應晶體管的性能。另一方面，在該位置處生長形成的第二應力層能夠對溝道施加最佳效果的拉應力，而且生長的時間最短。
[0125]其他實施例中，剩余第二鰭部側墻的高度等于剩余第二鰭部的高度，也屬于本發(fā)明的保護范圍。
[0126]接著，參考圖15，在剩余的第二鰭部21b表面形成第二應力層25b。
[0127]本實施例中，第二應力層25b的材料為碳化硅。且第二應力層25b內具有第二源漏摻雜離子，第二源漏摻雜離子為磷離子。
[0128]本實施例中，形成具有第二源漏摻雜離子的第二應力層25b的方法為:原位摻雜生長。之所以采用原位摻雜生長的方法形成具有第二源漏摻雜離子的第二應力層25b，是因為，該生長工藝相對于離子注入工藝容易控制，能夠實現(xiàn)梯度摻雜。
[0129]接著，參考圖16，在第二應力層25b上形成第二覆蓋層26b。
[0130]本實施例中，第二覆蓋層26b的材料為硅。
[0131]形成第二覆蓋層26b的方法為外延生長。
[0132]在第二應力層25b上形成第二覆蓋層26b后，灰化去除圖案化的第二掩膜層。
[0133]需要說明的是，本實施例中，需要先執(zhí)行形成第一應力層25a和位于第一應力層25a上的第一覆蓋層26a的步驟，然后再執(zhí)行形成第二應力層25b和位于第二應力層25b上的第二覆蓋層26b的步驟。原因如下:
[0134](I)第一應力層25a的材料為鍺硅，第二應力層的材料為碳化硅。形成第二應力層25b的溫度遠低于形成第一應力層25a的溫度。如果先形成需要低溫操作的第二應力層25b，后續(xù)再形成第一應力層25a中的高溫操作會影響已經形成好的半導體結構的性能，例如，會影響注入離子的區(qū)域的大小等。
[0135](2)如果先形成第二應力層25b，在形成第一應力層25a的過程中，反應氣體中的前驅體會釋放大量的氫，該大量的氫會影響第二應力層25b的形成質量，從而會影響后續(xù)的鰭式場效應晶體管的性能。
[0136]當然，其他實施例中，先形成第二應力層25b和位于第二應力層25b上的第二覆蓋層26b，然后再形成第一應力層25a和位于第二應力層25a上的第一覆蓋層26a，也屬于本發(fā)明的保護范圍。
[0137]接著，參考圖17，對第一應力層25a進行第一源漏離子注入。具體如下:
[0138]在NMOS區(qū)域B的半導體襯底上和第二應力層25b上形成圖案化的第三掩膜層(圖未示)，圖案化的第三掩膜層露出PMOS區(qū)域A。本實施例中，圖案化的第三掩膜層的材料為光刻膠。
[0139]之后，以圖案化的第三掩膜層為掩膜，對第一應力層25a進行第一源漏離子注入。本實施例中，第一源漏離子為硼離子。
[0140]對第一應力層25a進行第一源漏離子注入，可以進一步使更多的第一源漏離子處于第一應力層25a晶格中的非替代位上，后續(xù)第二退火處理過程中，該第一源漏離子被激活，占據第一應力層25a的晶格。因為，第一應力層25a的接觸電阻與摻入第一源漏離子的劑量(p-type doping concentrat1n)成反比，所以在第一應力層25a中注入劑量較大的第一源漏離子注入，可以進一步降低第一應力層25a的接觸電阻。
[0141]接著，灰化去除圖案化的第三掩膜層。
[0142]接著，參考圖18，對第二應力層25b進行第二源漏離子注入。具體如下:
[0143]在PMOS區(qū)域A的半導體襯底上和第一應力層25a上形成圖案化的第四掩膜層(圖未示)，圖案化的第四掩膜層露出NMOS區(qū)域B。本實施例中，圖案化的第四掩膜層的材料為光刻膠。
[0144]之后，以圖案化的第四掩膜層為掩膜，對第二應力層25a進行第二源漏離子注入。本實施例中，第二源漏離子為磷離子。
[0145]對第二應力層25b進行第二源漏離子注入，可以進一步使更多的第二源漏離子處于第二應力層25b晶格中的非替代位上，后續(xù)第二退火處理過程中，該第二源漏離子被激活，占據第二應力層25b的晶格。因為，第二應力層25a的接觸電阻與摻入第二源漏離子的劑量(n-type doping concentrat1n)成反比，所以在第二應力層25b中注入劑量較大的第二源漏離子注入，可以進一步降低第二應力層25b的接觸電阻。
[0146]接著，灰化去除圖案化的第四掩膜層。
[0147]其他實施例中，先對第二應力層25b進行第二源漏離子注入，再對第一應力層25a進行第一源漏離子注入也屬于本發(fā)明的保護范圍。
[0148]當然，其他實施例中，不對第一應力層25a進行第一源漏離子注入、不對第二應力層25b進行第二源漏離子注入，也屬于本發(fā)明的保護范圍。
[0149]接著，對摻雜有第一源漏離子的第一應力層25a和對摻雜有第二源漏離子的第二應力層25b進行源漏退火處理，以激活第一應力層25a中的第一源漏離子和第二應力層25b中的第二源漏離子。分別對應形成第一源級和第一漏極、第二源級和第二漏極。
[0150]接著，參考圖19，對第一覆蓋層26a進行第一勢皇降低離子注入。具體步驟包括:[0151 ] 在NMOS區(qū)域B的半導體襯底上和第二覆蓋層26b上形成圖案化的第一光阻層(圖未示)，圖案化的第一光阻層露出PMOS區(qū)域A。本實施例中，圖案化的第一光阻層的材料為光刻膠。
[0152]本實施例中，第一勢皇降低離子包括鋁離子、鎵離子、鍺離子和銦離子中的至少一種。
[0153]當第一勢皇降低離子為鋁離子、鎵離子和銦離子中的至少一種時，第一勢皇降低離子的注入劑量為大于等于lE13atom/cm2且小于等于lE15atom/cm2;第一勢皇降低離子的注入能量為大于等于5KeV且小于等于30KeV。其中，當第一勢皇降低離子為鋁離子時，鋁離子的注入能量為5KeV且小于等于20KeV。
[0154]當第一勢皇降低離子為鍺離子時，第一勢皇降低離子的注入劑量為大于等于lE13atom/cm2且小于等于lE14atom/cm2。鍺離子的注入能量為5KeV且小于等于30KeV。
[0155]本實施例中，對第一覆蓋層26a進行第一勢皇降低離子注入的同時，還對第一覆蓋層26a進行硼離子注入。而且，硼離子的注入劑量大于第一勢皇降低離子的注入劑量。原因如下:硼離子的注入可以使硼離子處于第一覆蓋層26a晶格中的非替代位上，形成第一接觸層的第一退火處理過程中，硼離子被激活，占據第一覆蓋層26a的晶格。因為，第一覆蓋層26a的接觸電阻與注入硼離子的劑量(p-tpe doping concentrat1n)成反比，所以在第一覆蓋層26a中注入有硼離子，并且增大硼離子的注入劑量可以降低第一覆蓋層26a的接觸電阻。
[0156]其他實施例中，對第一覆蓋層進行第一勢皇降低離子注入的同時，不對第一覆蓋層進行硼離子注入。也屬于本發(fā)明的保護范圍。因為，后續(xù)的第一退火工藝中，第一應力層中的硼離子會擴散至第一覆蓋層中。
[0157]對第一覆蓋層26a進行第一勢皇降低離子注入后，灰化去除圖案化的第一光阻層。
[0158]接著，參考圖20，對第二覆蓋層26b進行第二勢皇降低離子注入。具體步驟包括:
[0159]在PMOS區(qū)域A的半導體襯底上和第一應力層25b上形成圖案化的第二光阻層(圖未示)，圖案化的第二光阻層露出NMOS區(qū)域B。本實施例中，圖案化的第二光阻層的材料為光刻膠。
[0160]本實施例中，第二勢皇降低離子包括硫離子、砸離子、砷離子、銻離子和鍺離子中的至少一種。
[0161]第二勢皇降低離子為硫離子、砸離子、砷離子、銻離子中的至少一種時，第二勢皇降低離子摻雜劑量為大于等于lE13atom/cm2且小于等于lE15atom/cm2;第二勢皇降低離子的注入能量為大于等于5KeV且小于等于30KeV。其中，當第二勢皇降低離子為硫離子時，硫離子的注入能量為2KeV且小于等于15KeV。
[0162]當第二勢皇降低離子為鍺離子時，第一勢皇降低離子的注入劑量為大于等于lE13atom/cm2且小于等于lE14atom/cm2。鍺離子的注入能量為5KeV且小于等于30KeV。
[0163]本實施例中，對第二覆蓋層26b進行第二勢皇降低離子注入的同時，還對第二覆蓋層26b進行磷離子注入。而且，磷離子的注入劑量大于第二勢皇降低離子的注入劑量。原因如下:磷離子的注入可以使磷離子處于第二覆蓋層26b晶格中的非替代位上，形成第二接觸層的第二退火處理過程中，磷離子被激活，占據第二覆蓋層26b的晶格。因為，第二覆蓋層26b的接觸電阻與注入磷離子的劑量(n-type doping concentrat1n)成反比，所以在第二覆蓋層26b中注入有磷離子，并且增大磷離子的注入劑量可以降低第二覆蓋層26b的接觸電阻。
[0164]其他實施例中，對第二覆蓋層進行第二勢皇降低離子注入的同時，不對第二覆蓋層進行硼離子注入。也屬于本發(fā)明的保護范圍。因為，后續(xù)的退火工藝中，第二應力層中的硼離子會擴散至第二覆蓋層中。
[0165]對第二覆蓋層26b進行第二勢皇降低離子注入后，灰化去除圖案化的第二光阻層。
[0166]其他實施例中，可以先對第二覆蓋層進行第二勢皇降低離子注入，然后，再對第一覆蓋層進行第一勢皇降低離子注入，也屬于本發(fā)明的保護范圍。
[0167]接著，在NMOS區(qū)域B的半導體襯底、第二覆蓋層26b、在PMOS區(qū)域A的半導體襯底和第一覆蓋層26a上形成第一介質層，第一介質層與第一柵極結構和第二柵極結構相平。第一介質層的材料為氧化硅或者低k介質層。
[0168]接著，去除第一柵極結構中的第一柵極層和第二柵極結構中的第二柵極層，在第一介質層中形成第一柵極凹槽和第二柵極凹槽。第一柵極凹槽底部露出第一柵介質層，第二柵極凹槽底部露出第二柵介質層。
[0169]接著，在第一柵極凹槽內形成第一金屬柵極，第一金屬柵極與第一柵介質層形成第一金屬柵極結構。在第二柵極凹槽內形成第二金屬柵極，第二金屬柵極與第二柵介質層形成第二金屬柵極結構。
[0170]接著，在第一介質層、第一金屬柵極和第二金屬柵極上形成第二介質層。在第一介質層和第二介質層內形成第一通孔和第二通孔，第一通孔的底部露出第一覆蓋層26a，第二通孔的底部露出第二覆蓋層26b。
[0171]接著，在第一覆蓋層26a上形成第一金屬層(圖未示)，在第二覆蓋層26b上形成第二金屬層(圖未不)。
[0172]本實施例中，第一金屬層和第二金屬層同時形成。
[0173]本實施例中，第一金屬層和第二金屬層的材料為鎳金屬。鎳金屬層的方法為化學氣相沉積法或者為物理濺射法。本實施例中，之所以選擇鎳金屬，是因為:后續(xù)退火工藝中形成的鎳硅化物顆粒比較小，低電阻相被完全成核并且長大。另外，正因為鎳硅化物顆粒比較小，它的電接觸也比較容易形成。
[0174]其他實施例中，金屬層還可以為鈷金屬、鉬金屬、鉑金屬、鉭金屬、鈦金屬或鎢金屬等難熔金屬，也屬于本發(fā)明的保護范圍。
[0175]接著，對第一金屬層進行第一退火處理，形成第一接觸層(圖未示)，對第二金屬層進行第二退火處理，形成第二接觸層(圖未示)。
[0176]本實施例中，第一退火處理與第二退火處理為同一退火處理，可以同時進行。其他實施例中，第一退火處理與第二退火處理為不同的退火處理，不同時進行也屬于本發(fā)明的保護范圍。
[0177]本實施例中，第一接觸層和第二接觸層的材料為金屬硅化物。具體材料為鎳硅化物(NiSi2)。第一退火處理和第二退火處理為快速熱退火(RTA)處理。具體溫度范圍為大于等于150°C且小于等于900°C。
[0178]形成第一接觸層的過程如下:第一金屬層與第一覆蓋層26a在一起發(fā)生反應，具體為第一金屬層與第一覆蓋層26a熔合形成硅化物，也就是說，形成第一接觸層，以減小后續(xù)工藝形成的第一源極金屬插塞、第一漏極金屬插塞與對應的第一源極、第一漏極之間的接觸電阻。
[0179]本實施例中，第一覆蓋層26a的厚度大于第一接觸層的厚度。正因為，第一覆蓋層26a內離子注入有硼離子，才使第一覆蓋層26a的阻值減小。后續(xù)工藝形成的第一源極金屬插塞和第一漏極金屬插塞與對應的第一源極和第一漏極之間的接觸電阻值也不會受到影響。
[0180]本實施例中，對第一覆蓋層26a進行第一勢皇降低離子注入的原因如下:
[0181]在形成第一接觸層的退火處理的過程中，摻入第一覆蓋層26a的第一勢皇降低離子會發(fā)生在第一接觸層的固溶度值小，在第一覆蓋層26a的固溶度值大的現(xiàn)象。因此，形成接觸電阻減小層的過程中，大量的第一勢皇降低離子會在第一接觸層的底部邊界析出。也就是說，會在第一接觸層與第一覆蓋層26a的界面析出，并且在第一接觸層與第一覆蓋層26a的界面形成第一電偶極子(dipole)層，該電偶極子層會產生一個和電子運動方向相同的電場，從而降低了第一覆蓋層26a內的載流子向金屬躍迀的勢皇寬度和高度至載流子可以直接向金屬躍進，也就是說，降低了肖特基勢皇寬度和肖特基勢皇高度(SchottkyBarrier Height，ΦΒη)，進而降低了后續(xù)形成的P型鰭式場效應晶體管的第一源極和第一漏極上的寄生電阻P C，提高了后續(xù)形成的P型鰭式場效應晶體管的性能。
[0182]需要說明的是，(I)摻入第一覆蓋層26a的勢皇降低離子為鋁離子、鎵離子和銦離子中的至少一種時，勢皇降低離子的劑量為大于等于lE13atom/cm2且小于等于lE15atom/cm2。第一勢皇降低離子的注入能量為大于等于5KeV且小于等于30KeV。其中，當第一勢皇降低離子為一種以上的離子種類時，則第一勢皇降低離子的劑量為一種以上離子的總劑量，第一勢皇降低離子的注入能量為一種以上離子的總注入能量。第一勢皇降低離子的劑量、注入能量如果太大，容易在第一覆蓋層26a內引入過多的晶格缺陷，從而影響后續(xù)形成的P型鰭式場效應晶體管的性能。第一勢皇降低離子的劑量如果太小，注入能量如果太小，降低了后續(xù)形成的P型鰭式場效應晶體管的第一源極和第一漏極上的寄生電阻的效果不是最佳。
[0183](2)如果第一勢皇降低離子為鍺離子，則第一覆蓋層26a在第一退火處理工藝不容易形成金屬硅化物層。因此，注入至第一覆蓋層26a的鍺離子的劑量要小。本實施例為大于等于lE13atom/cm2且小于等于lE14atom/cm2。如果摻入第一覆蓋層26a的鍺離子的劑量太大，除了會在第一覆蓋層26a內引入過多的缺陷外，還不利于后續(xù)金屬硅化物的形成。如果摻入第一覆蓋層26a的鍺離子的劑量太小降低了后續(xù)形成的P型鰭式場效應晶體管的第一源極和第一漏極上的寄生電阻的效果不是最佳。
[0184](3)如果第一勢皇降低離子為鍺離子與其他第一勢皇降低離子的混合物，則第一勢皇降低離子的總劑量為大于等于lE13atom/cm2且小于等于lE15atom/cm2。其中，相對于其他第一勢皇降低離子，鍺離子的劑量的含量最少。
[0185](4)為什么不在第一應力層25a中摻雜第一勢皇降低離子的原因如下:只有在形成金屬硅化物的快速熱退火處理的過程中，第一勢皇降低離子只在第一接觸層與第一覆蓋層26a的界面析出，并且在第一接觸層與第一覆蓋層26a的界面形成電偶極子。因此，如果在第一應力層中注入有第一勢皇降低離子，并不會被析出，從而也不會產生電偶極子。
[0186]當然，其他實施例中，第一接觸層的厚度等于第一覆蓋層26a的厚度也屬于本發(fā)明的保護范圍。則形成第一接觸層的過程中，大量的第一勢皇降低離子會在第一接觸層的底部邊界析出。也就是說，會在第一接觸層與第一應力層25a的界面析出，并且在第一接觸層與第一應力層25a的界面形成電偶極子(dipole)層，該電偶極子層會產生一個和電子運動方向相同的電場，從而降低了第一應力層25a內的載流子向金屬躍迀的勢皇寬度，也就是說，降低了肖特基勢皇寬度，進而降低了后續(xù)形成的P型鰭式場效應晶體管的源極和漏極上的寄生電阻，提高了后續(xù)形成的P型鰭式場效應晶體管的性能。也屬于本發(fā)明的保護范圍。
[0187]形成第二接觸層的過程如下:第二金屬層與第二覆蓋層26b在一起發(fā)生反應，具體為第二金屬層與第二覆蓋層26b熔合形成金屬硅化物，也就是說，形成第二接觸層，以減小后續(xù)工藝形成的第二源極金屬插塞、第二漏極金屬差值與第二源極、第二漏極之間的接觸電阻。
[0188]本實施例中，第二覆蓋層26b的厚度大于第二接觸層的厚度。正因為，第二覆蓋層26b內離子注入有硼離子，才使第二覆蓋層26b的阻值減小。后續(xù)工藝形成的第二源極金屬插塞和第二漏極金屬插塞與對應的第二源極和第二漏極之間的接觸電阻值也不會受到影響。
[0189]本實施例中，對第二覆蓋層26a進行第二勢皇降低離子注入的原因如下:
[0190]在形成第二接觸層的退火處理的過程中，摻入第二覆蓋層26b的第二勢皇降低離子會發(fā)生在第二接觸層的固溶度值小，在第二覆蓋層26b的固溶度值大的現(xiàn)象。因此，形成接觸電阻減小層的過程中，大量的第二勢皇降低離子會在第二接觸層的底部邊界析出，形成第二勢皇降低離子層。也就是說，會在第二接觸層與第二覆蓋層26a的界面析出，并且在第二接觸層與第二覆蓋層26a的界面形成電偶極子(dipole)層，該電偶極子層會產生一個和電子運動方向相同的電場，從而降低了第二覆蓋層26a內的載流子向金屬躍迀的勢皇寬度和高度至載流子可以直接向金屬躍進，也就是說，降低了肖特基勢皇寬度和肖特基勢皇高度(Schottky Barrier Height，ΦΒη)，進而降低了后續(xù)形成的P型鰭式場效應晶體管的源極和漏極上的寄生電阻P C，提高了后續(xù)形成的P型鰭式場效應晶體管的性能。
[0191]需要說明的是，(I)摻入第二覆蓋層26b的勢皇降低離子為硫離子、砸離子、砷離子、銻離子中的至少一種時，勢皇降低離子的劑量為大于等于lE13atom/cm2且小于等于lE15atom/cm2。第二勢皇降低離子的注入能量為大于等于5KeV且小于等于30KeV。其中，當第二勢皇降低離子為一種以上的離子種類時，則第二勢皇降低離子的劑量為一種以上離子的總劑量，第二勢皇降低離子的注入能量為一種以上離子的總注入能量。第二勢皇降低離子的劑量、注入能量如果太大，容易在第二覆蓋層26b內引入過多的晶格缺陷，從而影響后續(xù)形成的N型鰭式場效應晶體管的性能。第二勢皇降低離子的劑量如果太小，注入能量如果太小，降低了后續(xù)形成的N型鰭式場效應晶體管的第二源極和第二漏極上的寄生電阻的效果不是最佳。
[0192](2)如果第二勢皇降低離子為鍺離子，則第二覆蓋層26b在第二退火處理工藝不容易形成金屬硅化物層。因此，注入至第二覆蓋層26b的鍺離子的劑量要小。本實施例為大于等于lE13atom/cm2且小于等于lE14atom/cm2。如果摻入第二覆蓋層26b的鍺離子的劑量太大，除了會在第二覆蓋層26b內引入過多的缺陷外，還不利于后續(xù)金屬硅化物的形成。如果摻入第二覆蓋層26b的鍺離子的劑量太小降低了后續(xù)形成的N型鰭式場效應晶體管的第二源極和第二漏極上的寄生電阻的效果不是最佳。
[0193](3)如果第二勢皇降低離子為鍺離子與其他第二勢皇降低離子的混合物，則第二勢皇降低離子的總劑量為大于等于lE13atom/cm2且小于等于lE15atom/cm2。其中，相對于其他第二勢皇降低離子，鍺離子的劑量的含量最少。
[0194](4)為什么不在第二應力層25b中摻雜第二勢皇降低離子的原因如下:只有在形成金屬硅化物的快速熱退火處理的過程中，第二勢皇降低離子只在第二接觸層與第二覆蓋層26b的界面析出，并且在第二接觸層與第二覆蓋層26a的界面形成電偶極子。因此，如果在第二應力層中注入有第二勢皇降低離子，并不會被析出，從而也不會產生電偶極子。
[0195]當然，其他實施例中，第二接觸層的厚度等于第二覆蓋層26b的厚度也屬于本發(fā)明的保護范圍。則形成第二接觸層的過程中，大量的第二勢皇降低離子會在第二接觸層的底部邊界析出。也就是說，會在第二接觸層與第二應力層25a的界面析出，并且在第二接觸層與第二應力層25a的界面形成電偶極子(dipole)層，該電偶極子層會產生一個和電子運動方向相同的電場，從而降低了第二應力層25a內的載流子向金屬躍迀的勢皇寬度，也就是說，降低了肖特基勢皇寬度，進而降低了后續(xù)形成的N型鰭式場效應晶體管的源極和漏極上的寄生電阻，提高了后續(xù)形成的N型鰭式場效應晶體管的性能。也屬于本發(fā)明的保護范圍。
[0196]需要繼續(xù)說明的是，(I)當第一勢皇降低離子類型與第二勢皇降低離子類型相同時，例如都為鍺離子時，第一勢皇降低離子注入和第一勢皇降低離子注入同時進行。從而可以省略形成第一光阻層和第二光阻層的工藝步驟。
[0197](2)本實施例中，對摻雜有第一源漏離子的第一應力層25a和對摻雜有第二源漏離子的第二應力層25b進行源漏退火處理之后，再對第一覆蓋層26a進行第一勢皇降低離子注入和對第二覆蓋層26b進行第二勢皇降低離子注入。原因如下:
[0198]如果先對第一覆蓋層26a進行第一勢皇降低離子注入，再進行上述源漏退火，會使得注入至第一覆蓋層26a的第一勢皇降低離子從而在后續(xù)的第一接觸層的第一退火工藝中，無法形成第一電偶極子(dipole)層，從而無法降低P型鰭式場效應晶體管的第一源極和第一漏極上的寄生電阻PC。
[0199]同理，如果先對第二覆蓋層26b進行第二勢皇降低離子注入，再進行上述源漏退火，會使得注入至第二覆蓋層26b的第二勢皇降低離子從而在后續(xù)的第二接觸層的第二退火工藝中，無法形成第二電偶極子(dipole)層，從而無法降低N型鰭式場效應晶體管的第二源極和第二漏極上的寄生電阻PC。
[0200]接著，采用第一鎢金屬層填充第一通孔形成第一源級金屬插塞和第一漏極金屬插塞。采用第二鎢金屬層填充第二通孔形成第二源級金屬插塞和第二漏極金屬插塞。
[0201]參考圖20，本發(fā)明還提供一種鰭式場效應晶體管，包括:
[0202]包括PMOS區(qū)域和NMOS區(qū)域的半導體襯底，PMOS區(qū)域具有第一鰭部21a，NMOS區(qū)域具有第二鰭部21b;
[0203]橫跨第一鰭部21a的第一柵極結構22a(參考圖7);
[0204]橫跨第二鰭部21b的第二柵極結構22b (參考圖7);
[0205]位于第一柵極結構兩側的第一鰭部21a內的第一應力層25a ;
[0206]位于第二柵極結構兩側的第二鰭部21b內的第二應力層25b ；
[0207]位于第一應力層25a上的第一接觸層；
[0208]位于第二應力層25a上的第二接觸層；
[0209]第一接觸層的底部界面具有第一電偶極子層；
[0210]第二接觸層的底部界面具有第二電偶極子層。
[0211]本實施例中，第一電偶極子層包括鋁離子、鎵離子、鍺離子和銦離子中的至少一種注入離子形成的第一電偶極子層；第二電偶極子層包括硫離子、砸離子、砷離子、銻離子和鍺離子中的至少一種注入離子形成的第二電偶極子層。
[0212]具體請參考形成鰭式場效應晶體管的方法的實施例。
[0213]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
【主權項】
1.一種鰭式場效應晶體管的形成方法，其特征在于，包括: 提供半導體襯底，半導體襯底包括PMOS區(qū)域和NMOS區(qū)域，PMOS區(qū)域具有第一鰭部，NMOS區(qū)域具有第二鰭部； 形成橫跨第一鰭部的第一柵極結構； 形成橫跨第二鰭部的第二柵極結構； 在第一柵極結構兩側的第一鰭部表面形成第一應力層和位于第一應力層上的第一覆蓋層； 在第二柵極結構兩側的第二鰭部表面形成第二應力層和位于第二應力層上的第二覆蓋層； 對第一覆蓋層進行第一勢皇降低離子注入； 對第二覆蓋層進行第二勢皇降低離子注入； 在摻雜有第一勢皇降低離子的第一覆蓋層上形成第一金屬層； 在摻雜有第二勢皇降低離子的第二覆蓋層上形成第二金屬層； 對第一金屬層進行第一退火處理，形成第一接觸層； 對第二金屬層進行第二退火處理，形成第二接觸層。2.如權利要求1所述的形成方法，其特征在于，第一勢皇降低離子包括鋁離子、鎵離子、鍺離子和銦離子中的至少一種。3.如權利要求1所述的形成方法，其特征在于，第一勢皇降低離子為鋁離子、鎵離子和銦離子中的至少一種時，第一勢皇降低離子的注入劑量為大于等于lE13atom/cm2且小于等于lE15atom/cm2;第一勢皇降低離子的注入能量為大于等于5KeV且小于等于30KeV。4.如權利要求1所述的形成方法，其特征在于，第二勢皇降低離子包括硫離子、砸離子、砷離子、銻離子和鍺離子中的至少一種。5.如權利要求1所述的形成方法，其特征在于，第二勢皇降低離子為硫離子、砸離子、砷離子、銻離子中的至少一種時，第二勢皇降低離子摻雜劑量為大于等于lE13atom/cm2且小于等于lE15atom/cm2;第二勢皇降低離子的注入能量為大于等于5KeV且小于等于30KeVo6.如權利要求1所述的形成方法，其特征在于，第一勢皇降低離子和第二勢皇降低離子類型相同時，第一勢皇降低離子注入和第二勢皇降低離子注入同時進行。7.如權利要求6所述的形成方法，其特征在于，第一勢皇降低離子和第二勢皇降低離子都為鍺離子。8.如權利要求2或4或7所述的形成方法，其特征在于，鍺離子的注入劑量為大于等于lE13atom/cm2且小于等于lE14atom/cm2，注入能量為大于等于5KeV且小于等于30KeV。9.如權利要求1所述的形成方法，其特征在于，對第一覆蓋層進行第一勢皇降低離子注入包括: 在NMOS區(qū)域的半導體襯底和第二覆蓋層上形成圖案化的第一光阻層，第一光阻層露出第一覆蓋層； 以第一光阻層為掩膜，對第一覆蓋層進行第一勢皇降低離子注入。10.如權利要求1所述的形成方法，其特征在于，對第二覆蓋層進行第二勢皇降低離子注入包括: 在PMOS區(qū)域的半導體襯底和第一覆蓋層上形成圖案化的第二光阻層，第二光阻層露出第二覆蓋層； 以第二光阻層為掩膜，對第二覆蓋層進行第二勢皇降低離子注入。11.如權利要求1所述的形成方法，其特征在于，對第一覆蓋層進行第一勢皇降低離子注入的同時還包括對第一覆蓋層進行硼離子注入。12.如權利要求11所述的形成方法，其特征在于，所述硼離子注入的劑量大于所述第一勢皇降低離子注入的劑量。13.如權利要求1所述的形成方法，其特征在于，對第二覆蓋層進行第二勢皇降低離子注入的同時還包括對第二覆蓋層進行磷離子注入。14.如權利要求13所述的形成方法，其特征在于，所述磷離子注入的劑量大于所述第二勢皇降低離子注入的劑量。15.如權利要求1所述的形成方法，其特征在于，所述第一覆蓋層和所述第二覆蓋層的材料為硅。16.如權利要求15所述的形成方法，其特征在于，所述第一接觸層和所述第二接觸層的材料為金屬硅化物。17.如權利要求1所述的形成方法，其特征在于，形成第一應力層和位于第一應力層上的第一覆蓋層的步驟之后，形成第二應力層和位于第二應力層上的第二覆蓋層。18.如權利要求1所述的形成方法，其特征在于，所述第一應力層的材料為鍺硅，所述第二應力層的材料為碳化硅。19.一種鰭式場效應晶體管，包括: 包括PMOS區(qū)域和NMOS區(qū)域的半導體襯底，PMOS區(qū)域具有第一鰭部，NMOS區(qū)域具有第二鰭部； 橫跨第一鰭部的第一柵極結構； 橫跨第二鰭部的第二柵極結構； 位于第一柵極結構兩側的第一鰭部內的第一應力層； 位于第二柵極結構兩側的第二鰭部內的第二應力層； 位于第一應力層上的第一接觸層； 位于第二應力層上的第二接觸層； 其特征在于， 第一接觸層的底部界面具有第一電偶極子層； 第二接觸層的底部界面具有第二電偶極子層。20.如權利要求19所述的晶體管，其特征在于，第一電偶極子層包括鋁離子、鎵離子、鍺離子和銦離子中的至少一種注入離子形成的第一電偶極子層；第二電偶極子層包括硫離子、砸離子、砷離子、銻離子和鍺離子中的至少一種注入離子形成的第二電偶極子層。
【文檔編號】H01L21/28GK105826257SQ201510005174
【公開日】2016年8月3日
【申請日】2015年1月6日
【發(fā)明人】李勇, 衛(wèi)承青
【申請人】中芯國際集成電路制造(上海)有限公司