半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本說(shuō)明書(shū)中所公開(kāi)的技術(shù)涉及一種具有被配置在溝槽內(nèi)的柵電極的半導(dǎo)體裝置。
【背景技術(shù)】
[0002]專利文獻(xiàn)I公開(kāi)了一種具有被配置在溝槽內(nèi)的柵電極的MOSFET(Metallic OxideSemiconductor Field Effect Transistor，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。該MOSFET的半導(dǎo)體基板內(nèi)形成有η型的源極區(qū)域、P型的體區(qū)、η型的漂移區(qū)。即，該MOSFET為η溝道型。當(dāng)將預(yù)定的電位施加于柵電極時(shí)，與柵絕緣膜相鄰的體區(qū)會(huì)反轉(zhuǎn)為η型，并且電流會(huì)穿過(guò)反轉(zhuǎn)為η型的區(qū)域(即溝道)而流通。
[0003]在先技術(shù)文獻(xiàn)
[0004]專利文獻(xiàn)
[0005]專利文獻(xiàn)I:日本特開(kāi)2006-128507號(hào)公報(bào)

【發(fā)明內(nèi)容】

[0006]發(fā)明所要解決的課題
[0007]在專利文獻(xiàn)I的MOSFET中，溝道長(zhǎng)度根據(jù)體區(qū)的厚度而發(fā)生變化。即，越減薄體區(qū)的厚度，則溝道長(zhǎng)度變得越短，在MOSFET中產(chǎn)生的損耗變得越小。此外，體區(qū)的厚度也會(huì)影響到擊穿電壓。即，當(dāng)在將MOSFET斷開(kāi)的狀態(tài)下使漏極電壓上升時(shí)，耗盡層會(huì)從體區(qū)與漂移區(qū)的界面伸展到體區(qū)內(nèi)。當(dāng)進(jìn)一步使漏極電壓上升時(shí)，耗盡層會(huì)到達(dá)源極區(qū)域。即，會(huì)產(chǎn)生源極區(qū)域與漂移區(qū)之間通過(guò)耗盡層而被連接的狀態(tài)(所謂的擊穿)。當(dāng)產(chǎn)生擊穿時(shí)，會(huì)產(chǎn)生漏電流，而成為問(wèn)題。產(chǎn)生擊穿時(shí)的漏極電壓為擊穿電壓。體區(qū)的厚度越厚，則擊穿電壓變得越高(即，被改善)。即，為了縮短溝道長(zhǎng)度而需要減薄體區(qū)的厚度，另一方面，為了增高擊穿電壓而需要增厚體區(qū)的厚度。如此，現(xiàn)有技術(shù)中溝道長(zhǎng)度與擊穿電壓處于此消彼長(zhǎng)的關(guān)系。該此消彼長(zhǎng)的關(guān)系在P溝道型的MOSFET或IGBT等具有柵電極的各種半導(dǎo)體裝置中也同樣會(huì)產(chǎn)生。因而，在說(shuō)明書(shū)中提供一種能夠?qū)υ摯讼碎L(zhǎng)的關(guān)系進(jìn)行改善的技術(shù)。
[0008]用于解決課題的方法
[0009]本說(shuō)明書(shū)所公開(kāi)的半導(dǎo)體裝置具有:半導(dǎo)體基板，其在表面上形成有溝槽;柵絕緣層，其覆蓋所述溝槽的內(nèi)表面;柵電極，其被配置在所述溝槽內(nèi)。在所述溝槽的側(cè)面上形成有高低差。所述溝槽的所述側(cè)面具有:位于與所述高低差相比靠上側(cè)的上部側(cè)面;所述高低差的表面；以及位于與所述高低差相比靠下側(cè)的下部側(cè)面。所述半導(dǎo)體基板具有第一區(qū)域、體區(qū)、第二區(qū)域、側(cè)部區(qū)域。所述第一區(qū)域?yàn)樵谒錾喜總?cè)面處與所述柵絕緣層相接的第一導(dǎo)電型的區(qū)域。所述體區(qū)為，以從與所述第一區(qū)域相接的位置跨至與所述高低差相比靠下側(cè)的位置的方式而被配置，并且在所述第一區(qū)域的下側(cè)的所述上部側(cè)面處與所述柵絕緣層相接的第二導(dǎo)電型的區(qū)域。所述第二區(qū)域?yàn)?，被配置于所述體區(qū)的下側(cè)，并在所述下部側(cè)面處與所述柵絕緣層相接的第一導(dǎo)電型的區(qū)域。所述側(cè)部區(qū)域?yàn)椋谒龈叩筒畹谋砻嫣幣c所述柵絕緣層相接，并與所述第二區(qū)域相連的第一導(dǎo)電型的區(qū)域。
[0010]另外，在本說(shuō)明書(shū)中，“上側(cè)”的含義為形成有溝槽的半導(dǎo)體基板的表面?zhèn)?，“下?cè)”的含義為與形成有溝槽的半導(dǎo)體基板的表面為相反側(cè)的表面?zhèn)取?br>[0011]在該半導(dǎo)體裝置中，在溝槽的側(cè)面上形成有高低差，在該高低差的位置處形成有第一導(dǎo)電型的側(cè)部區(qū)域。側(cè)部區(qū)域與體區(qū)的下側(cè)的第二區(qū)域相連。由于體區(qū)的下端位于與高低差相比靠下側(cè)處，因此側(cè)部區(qū)域以從第二區(qū)域向上側(cè)突出的方式而被配置。該半導(dǎo)體裝置通過(guò)在第一區(qū)域與側(cè)部區(qū)域之間的體區(qū)內(nèi)形成溝道來(lái)進(jìn)行開(kāi)關(guān)。即，溝道長(zhǎng)度通過(guò)從第一區(qū)域至側(cè)部區(qū)域的距離而被規(guī)定。由于側(cè)部區(qū)域與體區(qū)的下端相比向上側(cè)突出，因此溝道長(zhǎng)度與體區(qū)的厚度(即，從體區(qū)的下端到第一區(qū)域的距離)相比較短。即，在該半導(dǎo)體裝置中，能夠?qū)系篱L(zhǎng)度設(shè)定為與體區(qū)的厚度相比較小的值。此外，當(dāng)將該半導(dǎo)體裝置斷開(kāi)時(shí)，耗盡層會(huì)從第二區(qū)域與體區(qū)的界面向體區(qū)內(nèi)伸展。因此，擊穿電壓通過(guò)體區(qū)的厚度(即，從體區(qū)的下端到第一區(qū)域的距離)而被規(guī)定。如上所述，體區(qū)的厚度與溝道長(zhǎng)相比較長(zhǎng)。即，能夠獨(dú)立于溝道長(zhǎng)度而改善擊穿電壓。如上文所說(shuō)明的那樣，根據(jù)該半導(dǎo)體裝置，能夠克服現(xiàn)有的溝道長(zhǎng)度與擊穿電壓的此消彼長(zhǎng)的關(guān)系而改善溝道長(zhǎng)度與擊穿電壓。例如，在將溝道長(zhǎng)度設(shè)為與現(xiàn)有技術(shù)相同的情況下，能夠?qū)舸╇妷涸O(shè)為與現(xiàn)有技術(shù)相比較高。此外，例如，在將擊穿電壓設(shè)為與現(xiàn)有技術(shù)相等的情況下，能夠?qū)系篱L(zhǎng)度設(shè)為與現(xiàn)有技術(shù)相比較短。
[0012]此外，本說(shuō)明書(shū)提供一種方法，其為制造半導(dǎo)體裝置的方法。該方法具有溝槽形成工序、側(cè)部區(qū)域形成工序、柵絕緣層形成工序、柵電極形成工序、第一區(qū)域形成工序。在所述溝槽形成工序中，在具有第一導(dǎo)電型的第二區(qū)域和被配置在所述第二區(qū)域上的第二導(dǎo)電型的體區(qū)的半導(dǎo)體基板上形成溝槽，所述溝槽貫穿所述體區(qū)并到達(dá)至所述第二區(qū)域，且在與所述第二區(qū)域相比靠上側(cè)的側(cè)面上具有高低差。在所述側(cè)部區(qū)域形成工序中，通過(guò)向所述高低差的表面注入第一導(dǎo)電型雜質(zhì)，從而形成在所述高低差的表面上露出并與所述第二區(qū)域相連的第一導(dǎo)電型的側(cè)部區(qū)域。在所述柵絕緣層形成工序中，形成覆蓋所述溝槽的內(nèi)表面的柵絕緣層。在所述柵電極形成工序中，在所述溝槽內(nèi)形成柵電極。在所述第一區(qū)域形成工序中，所述半導(dǎo)體基板中形成第一導(dǎo)電型的第一區(qū)域。在所述半導(dǎo)體裝置中，所述第一區(qū)域在位于與所述高低差相比靠上側(cè)的所述溝槽的所述側(cè)面處與所述柵絕緣層相接。
[0013]根據(jù)該方法，能夠制造出具有側(cè)部區(qū)域的半導(dǎo)體裝置。
【附圖說(shuō)明】
[0014]圖1為實(shí)施例1的半導(dǎo)體裝置10的縱剖面圖。
[0015]圖2為上部區(qū)域26b以及下部區(qū)域26c形成后的半導(dǎo)體基板12的縱剖視圖。
[0016]圖3為溝槽34形成后的半導(dǎo)體基板12的縱剖視圖。
[0017]圖4為P型離子注入工序中的半導(dǎo)體基板12的縱剖視圖。
[0018]圖5為底部絕緣層38a形成后的半導(dǎo)體基板12的縱剖視圖。
[0019]圖6為η型離子注入工序中的半導(dǎo)體基板12的縱剖視圖。
[0020]圖7為側(cè)部絕緣膜38b及柵電極40形成后的半導(dǎo)體基板12的縱剖視圖。
[0021 ]圖8為源極區(qū)域22以及高濃度區(qū)域26a形成后的半導(dǎo)體基板12的縱剖視圖。
[0022]圖9為實(shí)施例2的半導(dǎo)體裝置的縱剖視圖。
[0023]圖10為實(shí)施例3的半導(dǎo)體裝置的縱剖視圖。
[0024]圖11為低濃度區(qū)域26d形成后的半導(dǎo)體基板12的縱剖視圖。
[0025]圖12為溝槽134形成后的半導(dǎo)體基板12的縱剖視圖。
[0026]圖13為溝槽34形成后的半導(dǎo)體基板12的縱剖視圖。
[0027]圖14為η型離子注入工序中的半導(dǎo)體基板12的縱剖視圖。
【具體實(shí)施方式】
[0028]實(shí)施例1
[0029]如圖1所示，實(shí)施例1所涉及的半導(dǎo)體裝置10具有半導(dǎo)體基板12、被形成在半導(dǎo)體基板12的表面12a以及背面12b上的電極、絕緣層等。半導(dǎo)體基板12通過(guò)4Η型的S i C而被構(gòu)成。
[0030]在半導(dǎo)體基板12的表面12a上形成有源極電極80。在半導(dǎo)體基板12的背面12b上形成有漏極電極84。漏極電極84覆蓋背面12b的大致全部區(qū)域。
[0031]各溝槽34具有側(cè)面50。在溝槽34的側(cè)面50上形成有高低差35。溝槽34的側(cè)面50具有與高低差35相比靠上側(cè)的上部側(cè)面50a、高低差35的表面50b、與高低差35相比靠下側(cè)的下部側(cè)面50c。高低差35的表面50b以隨著靠近溝槽34的寬度方向上的中心Cl而向下側(cè)位移的方式傾斜。即，被形成在溝槽34的兩側(cè)的側(cè)面50上的一組高低差35的表面50b傾斜為錐形形狀。雖然上部側(cè)面50a與下部側(cè)面50c略微傾斜為錐形形狀，但仍沿