封裝結(jié)構(gòu)及其制法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于一種半導(dǎo)體結(jié)構(gòu)及其制法，尤指一種半導(dǎo)體封裝結(jié)構(gòu)及其制法。
【背景技術(shù)】
[0002]隨著電子產(chǎn)品逐漸朝微型化發(fā)展，印刷電路板(PCB)表面可供設(shè)置半導(dǎo)體封裝件的面積越來(lái)越小，因此遂發(fā)展出一種半導(dǎo)體封裝件的立體堆棧技術(shù)，其通過(guò)于一半導(dǎo)體封裝件上迭置另一半導(dǎo)體封裝件，而成為一層迭式封裝結(jié)構(gòu)(package on package, POP)，以符合高密度組件設(shè)置的要求。
[0003]請(qǐng)參閱圖1，其為現(xiàn)有的層迭式封裝結(jié)構(gòu)的剖視圖。主要在一芯片11周圍設(shè)置封膠層(molding compound) 12，并在該芯片11的主動(dòng)面設(shè)置增層線路層13與焊球14，以及在封膠層12中設(shè)置導(dǎo)通孔(Through package via, TPV) 15，另進(jìn)一步在芯片11的非主動(dòng)面設(shè)置線路層16，以使該線路層16可透過(guò)導(dǎo)通孔15與增層線路層13電性連接。
[0004]然而，在前述導(dǎo)通孔制作時(shí)，是使用激光鉆孔技術(shù)，但由于該封膠層中填充有封膠粒子(compound filler)，所以在鉆孔后，因?yàn)樵撔┓饽z粒子的阻礙或破損，造成導(dǎo)通孔側(cè)壁粗糙度過(guò)粗，衍生后續(xù)線路電鍍困難及電性不連續(xù)等問(wèn)題。相對(duì)地，如降低封膠粒子尺寸雖可改善鉆孔孔壁粗糙問(wèn)題，但卻會(huì)造成封裝結(jié)構(gòu)強(qiáng)度不足問(wèn)題。
[0005]因此，如何克服上述現(xiàn)有技術(shù)的種種問(wèn)題，實(shí)已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0006]鑒于上述現(xiàn)有技術(shù)的缺失，本發(fā)明提供一種封裝結(jié)構(gòu)及其制法，避免現(xiàn)有制程直接在封膠層鉆孔時(shí)因封膠層中填充有封膠粒子所導(dǎo)致孔壁粗糙問(wèn)題。
[0007]本發(fā)明的封裝結(jié)構(gòu)的制法，包括:提供第一載板，并將至少一半導(dǎo)體芯片以其主動(dòng)面接置于該第一載板上；于該第一載板上形成一阻層，并圖案化該阻層；于該第一載板上形成一封膠層，并使該封膠層覆蓋該半導(dǎo)體芯片及該圖案化阻層；以及薄化該封膠層，以外露出該半導(dǎo)體芯片非主動(dòng)面及圖案化阻層。藉以構(gòu)成本發(fā)明的封裝結(jié)構(gòu)。
[0008]后續(xù)還可在該封裝結(jié)構(gòu)上進(jìn)行增層線路制程，于該封膠層、半導(dǎo)體芯片非主動(dòng)面及圖案化阻層上覆蓋第二載板；移除該第一載板，以外露出該半導(dǎo)體芯片主動(dòng)面、圖案化阻層及封膠層；于該半導(dǎo)體芯片主動(dòng)面、圖案化阻層及封膠層上形成第一增層線路層，并使該第一增層線路層電性連接至該半導(dǎo)體芯片主動(dòng)面；于該第一增層線路層上覆蓋第三載板；移除該第二載板，以外露出該半導(dǎo)體芯片非主動(dòng)面、圖案化阻層及封膠層；對(duì)應(yīng)該圖案化阻層處鉆孔形成導(dǎo)通孔，以外露出第一增層線路層部分；于該半導(dǎo)體芯片非主動(dòng)面、圖案化阻層及封膠層上形成第二增層線路層，并于該圖案化阻層導(dǎo)通孔處形成導(dǎo)電通孔，以使該第二增層線路層透過(guò)該導(dǎo)電通孔電性連接至該第一增層線路層；以及移除該第三載板，并于該第一增層線路層上植設(shè)焊球。該阻層為感光的光阻層。
[0009]本發(fā)明還提供一種封裝結(jié)構(gòu)，包括:一封膠層；至少一半導(dǎo)體芯片，該半導(dǎo)體芯片具有相對(duì)的主動(dòng)面及非主動(dòng)面，且該半導(dǎo)體芯片嵌埋于該封膠層中，并使該半導(dǎo)體芯片主動(dòng)面及非主動(dòng)面外露出該封膠層；以及一圖案化阻層，該圖案化阻層具有相對(duì)的第一表面及第二表面，且該圖案化阻層嵌埋于該封膠層中，并使該圖案化阻層的第一表面及第二表面外露出該封膠層。
[0010]另外該封裝結(jié)構(gòu)還可包括:第一增層線路層，該第一增層線路層形成于該封膠層、半導(dǎo)體芯片主動(dòng)面及圖案化阻層第一表面上，且該第一增層線路層電性連接至該半導(dǎo)體芯片主動(dòng)面；第二增層線路層，該第二增層線路層形成于該封膠層、半導(dǎo)體芯片非主動(dòng)面及圖案化阻層第二表面上，且該第二增層線路層透過(guò)形成于該圖案化阻層中的導(dǎo)電通孔電性連接至該第一增層線路層；以及焊球，其設(shè)于該第一增層線路層上。
[0011]因此，本發(fā)明的封裝結(jié)構(gòu)及其制法，以阻層取代部分的封膠層，并在該阻層鉆孔形成導(dǎo)通孔，從而得到較細(xì)致的鉆孔效果，避免現(xiàn)有制程直接在封膠層鉆孔時(shí)，因封膠層中填充有封膠粒子所導(dǎo)致孔壁粗糙及衍生后續(xù)線路電鍍困難及電性不連續(xù)等問(wèn)題。
【附圖說(shuō)明】
[0012]圖1為現(xiàn)有層迭式封裝結(jié)構(gòu)的剖面示意圖；
[0013]圖2A至圖2K為本發(fā)明的封裝結(jié)構(gòu)及其制法示意圖；以及
[0014]圖2E’為對(duì)應(yīng)圖2E的另一實(shí)施態(tài)樣示意圖。
[0015]主要組件符號(hào)說(shuō)明
[0016]11芯片
[0017]12封膠層
[0018]13增層線路層
[0019]14焊球
[0020]15導(dǎo)通孔
[0021]16線路層
[0022]20a第一載板
[0023]20b第二載板
[0024]20c第三載板
[0025]200a第一離形層
[0026]200b第二離形層
[0027]200c第三離形層
[0028]21半導(dǎo)體芯片
[0029]21a主動(dòng)面
[0030]21b非主動(dòng)面
[0031]22封膠層
[0032]23第一增層線路層
[0033]24焊球
[0034]27阻層
[0035]271第一表面
[0036]272第二表面
[0037]27a導(dǎo)通孔
[0038]27b導(dǎo)電通孔。
【具體實(shí)施方式】
[0039]以下藉由特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)及功效。
[0040]須知，本說(shuō)明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用于配合說(shuō)明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用于限定本發(fā)明可實(shí)施的限定條件，所以不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時(shí)，本說(shuō)明書中所引用的如“上”、“第一”、“第二”、“頂”及“底”等用語(yǔ)，也僅為便于敘述的明了，而非用于限定本發(fā)明可實(shí)施的范圍，其相對(duì)關(guān)系的改變或調(diào)整，在無(wú)實(shí)質(zhì)變更技術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實(shí)施的范疇。
[0041]請(qǐng)參閱圖2A至圖2K，其為本發(fā)明的封裝結(jié)構(gòu)的制法示意圖。
[0042]如圖2A所不，在一第一載板20a上設(shè)置第一離形層200a，并于該第一離形層200a上接置至少一半導(dǎo)體芯片21，其中該半導(dǎo)體芯片21具有一相對(duì)的主動(dòng)面21a及非主動(dòng)面21b，且該半導(dǎo)體芯片21以其主動(dòng)21a面接置于該第一載板20a的第一離形層200a上；該第一離形層200a設(shè)置目的為方便后續(xù)該半導(dǎo)體芯片21與該第一載板20a分離。
[0043]如圖2B及圖2C所示，于該第一載板20a及半導(dǎo)體芯片21上覆蓋一阻層27，該阻層為一光阻層，并圖案化該阻層27，以使該圖案化阻層27形成有多個(gè)開(kāi)口而外露出半導(dǎo)體芯片21及部分第一離形層200a。該阻層27例如為負(fù)型感光光阻層。
[0044]如圖2D所示，于該第一載板20a上形成一封膠層22，并使該封膠層22覆蓋該半導(dǎo)體芯片21及該圖案化阻層27，藉以將該半導(dǎo)體芯片21及圖案化阻層27嵌埋于該封膠層22中。該封膠層中填充有封膠粒子，且該封膠粒子的顆粒尺寸需夠大以提供足夠結(jié)構(gòu)強(qiáng)度。
[0045]如圖2E所示，透過(guò)研磨或切割等方式薄化該封膠層22，以外露出該半導(dǎo)體芯片21非主動(dòng)面21b及圖案化阻層27的第二表面272，其中該半導(dǎo)體芯片21非主動(dòng)面21b、圖案化阻層27的第二表面272與封膠層22表面齊平。
[0046]請(qǐng)參閱圖2E’，之后即可移除該離形層200a及第一載板20a，以構(gòu)成本發(fā)明的封裝結(jié)構(gòu)。
[0047]因此，本發(fā)明的封裝結(jié)構(gòu)包括:一封膠層22 ;至少一半導(dǎo)體芯片21，具有相對(duì)的主動(dòng)面21a及非主動(dòng)面21b，且該半導(dǎo)體芯片21嵌埋于該封膠層22中，并使該半導(dǎo)體芯片21主動(dòng)面21a及非主動(dòng)面21b外露出該封膠層22 ;以及一圖案化阻層27，具有相對(duì)的第一表面271及第二表面272，且該圖案化阻層27嵌埋于該封膠層22中，并使該圖案化阻層27的第一表面271及第二表面272外露出該封膠層22。
[0048]后續(xù)可在該封裝結(jié)構(gòu)上進(jìn)行增層線路制程。
[0049]如圖2F所示，于該封膠層22、半導(dǎo)體芯片21非主動(dòng)面21b及圖案化阻層27第二表面上覆蓋第二離形層200b及第二