封裝結構及其制法
【技術領域】
[0001]本發(fā)明涉及一種封裝結構，尤指一種覆晶式封裝結構及其制法。
【背景技術】
[0002]隨著電子產(chǎn)業(yè)的發(fā)達，現(xiàn)今的電子產(chǎn)品已趨向輕薄短小與功能多樣化的方向設計，半導體封裝技術也隨之開發(fā)出不同的封裝型態(tài)。為滿足半導體裝置的高積集度(Integrat1n)以及微型化(Miniaturizat1n)需求，除傳統(tǒng)打線式(Wire bonding)的半導體封裝技術外，也可藉由覆晶(Flip chip)方式，以提升布線密度。
[0003]圖1A至圖1B為現(xiàn)有覆晶式封裝結構I的剖視示意圖。
[0004]如圖1A所示，一半導體晶片11藉由多個焊錫凸塊13結合至一封裝基板10上。
[0005]如圖1B所示，形成底膠12于該半導體晶片11與該封裝基板10之間，以包覆該些焊錫凸塊13。
[0006]然而，形成該底膠12時由外向內(nèi)灌注，所以該底膠12不易流入該封裝基板10較中間的區(qū)域，因而無法完整包覆該區(qū)域的焊錫凸塊13。因此，遂發(fā)展出一種直接壓合非導電性絕緣膜(Non-conductive Film，簡稱NCF)以減少底膠固化時間的NCF制程。
[0007]圖1A’至圖1C’為現(xiàn)有晶片尺寸封裝(Chip Scale Package,簡稱CSP)的覆晶式封裝結構I’的制法的剖視示意圖。
[0008]如圖1A’所示，形成一非導電性絕緣膜(NCF) 12’于一晶圓11’上，再將該晶圓11’與該非導電性絕緣膜12’沿切割路徑S進行切單制程，以取得多個具有該非導電性絕緣膜12’的晶片11。
[0009]如圖1B’所示，提供一具有電性接觸墊100的封裝基板10，且形成焊錫凸塊13于該電性接觸墊100上。
[0010]于進行切單制程時，該非導電性絕緣膜12’的邊緣會產(chǎn)生應力集中現(xiàn)象而導致其發(fā)生碎裂(如圖1B’所示的裂痕k)，且切割用的刀具于長期使用后容易鈍化，導致該非導電性絕緣膜12’的邊緣會發(fā)生切割不良的情形，也會使該非導電性絕緣膜12’發(fā)生碎裂。
[0011]如圖1C’所示，將該晶片11以該非導電性絕緣膜12’熱壓貼合于該封裝基板10上，令該晶片11的電極墊110結合該焊錫凸塊13以電性連接該電性接觸墊100，而制成該封裝結構1’，且該非導電性絕緣膜12’未接觸該絕緣保護層101。
[0012]然而，現(xiàn)有封裝結構I’的制法中，由于該非導電性絕緣膜12’的邊緣會發(fā)生碎裂，所以當進行熱壓貼合制程后，該非導電性絕緣膜12’的邊緣會產(chǎn)生空隙(void) 120，使該晶片11與該封裝基板10之間并無法完全密封，即該空隙120位于該晶片11與該封裝基板10之間，因而容易滲入水氣，以致于后續(xù)制程中容易發(fā)生爆米花現(xiàn)象(Popcorn)，致使產(chǎn)品良率降低。
[0013]因此，如何克服上述現(xiàn)有技術的種種問題，實已成為目前業(yè)界亟待克服的難題。
【發(fā)明內(nèi)容】
[0014]鑒于上述現(xiàn)有技術的種種缺失，本發(fā)明提供一種封裝結構及其制法，可避免后續(xù)制程中發(fā)生爆米花現(xiàn)象，以提聞廣品良率。
[0015]本發(fā)明的封裝結構，包括:封裝基板，其具有一絕緣保護層；電子元件，其設于該封裝基板上，且該電子元件具有相對的作用面與非作用面，該作用面具有多個電極墊并結合于該封裝基板上；以及絕緣膜，其形成于該電子元件與該封裝基板之間，以包覆該些導電元件，且該絕緣保護層位于對應該絕緣膜的邊緣。
[0016]本發(fā)明還提供一種封裝結構的制法，包括:提供一具有相對的作用面與非作用面的電子元件，該電子元件的作用面具有多個電極墊，且一絕緣膜覆蓋該作用面與該些電極墊，該絕緣膜具有至少一縫隙；以及將該電子元件以該絕緣膜結合至一具有一絕緣保護層的封裝基板上，且該絕緣保護層位于對應該絕緣膜的邊緣。
[0017]前述的制法中，該電子元件的制程包括:形成該絕緣膜于一基材上，再將該基材與該絕緣膜進行切單制程。
[0018]前述的封裝結構及其制法中，該絕緣膜為非導電性絕緣膜。
[0019]前述的封裝結構及其制法中，該絕緣保護層為防焊層。
[0020]前述的封裝結構及其制法中，該電子元件為主動元件、被動元件或其組合者。
[0021]前述的封裝結構及其制法中，該絕緣保護層圍繞該絕緣膜的邊緣。
[0022]前述的封裝結構及其制法中，該絕緣膜堆迭于該絕緣保護層上。
[0023]前述的封裝結構及其制法中，該絕緣保護層的上視狀為凹凸狀。該絕緣保護層具有溝槽。該絕緣保護層為階梯狀。
[0024]前述的封裝結構及其制法中，結合該電子元件與該封裝基板之前，該封裝基板具有相對的第一表面與第二表面，該些導電元件與該絕緣保護層形成于該第一表面上。因此，結合該電子元件與該封裝基板之后，該絕緣膜結合至該封裝基板的第一表面上。
[0025]另外，前述的封裝結構及其制法中，結合該電子元件與該封裝基板之前，該封裝基板還具有線路層，該線路層具有多個電性接觸墊與導電跡線，該絕緣保護層外露該些電性接觸墊。例如，結合該電子元件與該封裝基板之前，該絕緣保護層還外露部分該導電跡線，則結合該電子元件與該封裝基板之后，該絕緣膜還結合至部分該導電跡線上。
[0026]由上可知，本發(fā)明的封裝結構及其制法，藉由該絕緣膜結合至該絕緣保護層上，以填補該絕緣膜的邊緣的空隙，使該電子元件與該封裝基板之間能有效密封，即該電子元件與該封裝基板之間沒有空隙，因而不易滲入水氣，所以相較于現(xiàn)有技術，本發(fā)明可避免后續(xù)制程中發(fā)生爆米花現(xiàn)象，以提聞廣品良率。
【附圖說明】
[0027]圖1A至圖1B為現(xiàn)有覆晶式封裝結構的制法的剖視示意圖；
[0028]圖1A’至圖1C’為現(xiàn)有覆晶式封裝結構的另一制法的剖視示意圖；
[0029]圖2A至圖2C為本發(fā)明封裝結構的制法的剖視示意圖；其中，圖2B’為圖2B的另一實施例，圖2C’及圖2C”為圖2C的其它實施例；
[0030]圖3A至圖3E為本發(fā)明的絕緣保護層的不同實施例的上視示意圖；其中，圖3E’為圖3E的剖面圖；以及
[0031 ] 圖4為圖2C的其它實施例。
[0032]符號說明
[0033]1,1，，2，2，，2” 封裝結構
[0034]10, 20封裝基板
[0035]100, 200電性接觸墊
[0036]101，201，201a_201e, 201e’，401 絕緣保護層
[0037]11晶片
[0038]11，晶圓
[0039]110,210電極墊
[0040]12底膠
[0041]12’非導電性絕緣膜
[0042]120空隙
[0043]13焊錫凸塊
[0044]20a第一表面
[0045]20b第二表面
[0046]20’線路層
[0047]202導電跡線
[0048]21電子元件
[0049]21，基材
[0050]21a作用面
[0051]21b非作用面
[0052]22,22’絕緣膜
[0053]23導電元件
[0054]301溝槽
[0055]k裂痕
[0056]S切割路徑
[0057]t縫隙
[0058]r寬度。
【具體實施方式】
[0059]以下藉由特定的具體實施例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點及功效。
[0060]須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用于配合說明書所揭示的內(nèi)容，以供本領域技術人員的了解與閱讀，并非用于限定本發(fā)明可實施的限定條件，所以不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應仍落在本發(fā)明所揭示的技術內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“第一”、“第二”、及“一”等用語，也僅為便于敘述的明了，而非用于限定本發(fā)明可實施的范圍，其相對關系的改變或調(diào)整，在無實質變更技術內(nèi)容下，當也視為本發(fā)明可實施的范疇。
[0061]圖2A至圖2C為本發(fā)明的封裝結構2的制法的剖視示意圖。
[0062]如圖2A所示，形成一絕緣膜22于一基材21’上，以令該絕緣膜22’覆蓋該基材21’，再將該基材21’與該絕緣膜22’沿切割路徑S進行切單制程，以取得多個具有該絕緣膜22’的電子元件21。
[0063]于本實施例中，該電子元件21為主動元件、被動元件或其組合者,且該主動元件例如為晶片，而該被動元件例如為電阻、電容及電感。
[0064]此外，該電子元件21具有相對的作用面21a與非作用面21b，該作用面21a具有多個電極墊210。
[0065]又，該絕緣膜22覆蓋該作用面21a與該些電極墊210，且該絕緣膜22為非導電性絕緣膜(Non-conductive Film,簡稱 NCF)。
[0066]如圖2B所7K,提供一具有相對的第一表面20a與第二表面20b的封裝基板20,且于該第一表面20a上具有一線路層20’與一絕緣保護層201。
[0067]于本實施例中，該封裝基板20的材質可為介電材或其它現(xiàn)有材質，并無特別限制，且該封裝基板20可具有電性連接該線路層20’的內(nèi)部線路(圖略)，而該絕緣保護層201為防焊層，如綠漆、黑漆。
[0068]此外，該線路層20’具有多個電性接觸墊200與多個導電跡線2