半導(dǎo)體結(jié)構(gòu)的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)的形成方法。
【背景技術(shù)】
[0002]金屬-氧化物-半導(dǎo)體(MOS)晶體管是半導(dǎo)體制造中的最基本器件，其廣泛適用于各種集成電路中，根據(jù)主要載流子以及制造時(shí)的摻雜類型不同，分為NMOS晶體管和PMOS
晶體管。
[0003]現(xiàn)有技術(shù)提供了一種MOS晶體管的制作方法。圖1至圖5為現(xiàn)有技術(shù)的NMOS晶體管和PMOS晶體管集成制作過(guò)程的剖面結(jié)構(gòu)示意圖。
[0004]請(qǐng)參考圖1，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100包括第一區(qū)域11和第二區(qū)域12 ;在所述第一區(qū)域11的半導(dǎo)體襯底100上形成第一柵極結(jié)構(gòu)103，在第二區(qū)域12的半導(dǎo)體襯底100上形成第二柵極結(jié)構(gòu)104。
[0005]所述第一柵極結(jié)構(gòu)103作為PMOS晶體管的柵極，所述第二柵極結(jié)構(gòu)104作為NMOS晶體管的柵極。
[0006]所述第一區(qū)域11和第二區(qū)域12的半導(dǎo)體襯底100內(nèi)可以形成淺溝槽隔離結(jié)構(gòu)101。
[0007]請(qǐng)參考圖2，在所述第一柵極結(jié)構(gòu)103和第二柵極結(jié)構(gòu)104兩側(cè)的側(cè)壁表面上形成側(cè)墻105。
[0008]所述側(cè)墻105的形成工藝為:形成覆蓋所述半導(dǎo)體襯底100、第一柵極結(jié)構(gòu)103和第二柵極結(jié)構(gòu)104表面的側(cè)墻材料層；無(wú)掩膜刻蝕所述側(cè)墻材料層，在第一柵極結(jié)構(gòu)103和第二柵極結(jié)構(gòu)104兩側(cè)的側(cè)壁表面上形成側(cè)墻105。
[0009]所述側(cè)墻105可以為單層或雙層堆疊結(jié)構(gòu)。
[0010]請(qǐng)參考圖3，形成覆蓋所述第二區(qū)域12的半導(dǎo)體襯底100、第二柵極結(jié)構(gòu)104和側(cè)墻105的第一掩膜層106 ;進(jìn)行第一離子注入工藝，向在第一柵極結(jié)構(gòu)103和側(cè)墻105兩側(cè)的第一區(qū)域11的半導(dǎo)體襯底100內(nèi)注入P型雜質(zhì)離子，在第一柵極結(jié)構(gòu)103和側(cè)墻105兩側(cè)的第一區(qū)域11的半導(dǎo)體襯底100內(nèi)形成PMOS晶體管的淺摻雜源/漏區(qū)107。
[0011]請(qǐng)參考圖4，去除所述第一掩膜層106 (參考圖3)，形成覆蓋第一區(qū)域11的半導(dǎo)體襯底100、第一柵極結(jié)構(gòu)103和側(cè)墻105的第二掩膜層108 ;進(jìn)行第二離子注入，在第二柵極結(jié)構(gòu)104和側(cè)墻105兩側(cè)的第二區(qū)域12的半導(dǎo)體襯底100內(nèi)注入N型雜質(zhì)離子，在第二柵極結(jié)構(gòu)104和側(cè)墻105兩側(cè)的第二區(qū)域12的半導(dǎo)體襯底100內(nèi)形成NMOS晶體管的淺摻雜源/漏區(qū)109。
[0012]請(qǐng)參考圖5，進(jìn)行退火工藝，激活PMOS晶體管的淺摻雜源/漏區(qū)107和NMOS晶體管的淺摻雜源/漏區(qū)109中雜質(zhì)離子。
[0013]但是，采用現(xiàn)有的NMOS晶體管和PMOS晶體管集成制作工藝形成的PMOS晶體管相對(duì)于NMOS晶體管更容易產(chǎn)生短溝道的問(wèn)題。

【發(fā)明內(nèi)容】

[0014]本發(fā)明解決的問(wèn)題是怎樣在NMOS晶體管和PMOS晶體管集成制作工藝中，減弱形成的PMOS晶體管的短溝道效應(yīng)。
[0015]為解決上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域；在所述第一區(qū)域的半導(dǎo)體襯底上形成第一柵極結(jié)構(gòu)，在第二區(qū)域的半導(dǎo)體襯底上形成第二柵極結(jié)構(gòu)；在所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)側(cè)壁表面上形成第一側(cè)墻，在第一側(cè)墻表面形成第二側(cè)墻；以所述第一側(cè)墻、第二側(cè)墻和第一柵極結(jié)構(gòu)為掩膜，在第一柵極結(jié)構(gòu)和第二側(cè)墻兩側(cè)的第一區(qū)域的半導(dǎo)體襯底內(nèi)注入P型雜質(zhì)離子，形成PMOS晶體管的淺摻雜源/漏區(qū)；去除所述第二側(cè)墻；以所述第一側(cè)墻和第二柵極結(jié)構(gòu)為掩膜，在第二柵極結(jié)構(gòu)和第一側(cè)墻兩側(cè)的第二區(qū)域的半導(dǎo)體襯底內(nèi)注入N型雜質(zhì)離子，形成NMOS晶體管的淺摻雜源/漏區(qū)，所述N型雜質(zhì)離子的質(zhì)量大于P型雜質(zhì)離子的質(zhì)量；進(jìn)行退火工藝，激活PMOS晶體管的淺摻雜源/漏區(qū)中的P型雜質(zhì)離子和NMOS晶體管的淺摻雜源/漏區(qū)中的N型雜質(zhì)離子。
[0016]可選的，所述第一側(cè)墻和第二側(cè)墻的形成過(guò)程為:形成覆蓋所述半導(dǎo)體襯底、第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的第一側(cè)墻材料層；無(wú)掩膜刻蝕所述第一側(cè)墻材料層，在第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的側(cè)壁表面上形成第一側(cè)墻；形成覆蓋所述半導(dǎo)體襯底、第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和第一側(cè)墻表面的第二側(cè)墻材料層；無(wú)掩膜刻蝕第二側(cè)墻材料層，在第一側(cè)墻表面形成第二側(cè)墻。
[0017]可選的，所述第一側(cè)墻和第二側(cè)墻的形成過(guò)程為:形成覆蓋所述半導(dǎo)體襯底、第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的第一側(cè)墻材料層和第二側(cè)墻材料層；無(wú)掩膜刻蝕所述第一側(cè)墻材料層和第二側(cè)墻材料層，在第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的側(cè)壁表面上形成第一側(cè)墻，在第一側(cè)墻表面形成第二側(cè)墻。
[0018]可選的，在去除所述第二側(cè)墻后，刻蝕去除第一側(cè)墻的與第二側(cè)墻的底端相接觸部分的第一側(cè)墻。
[0019]可選的，所述第一側(cè)墻的材料與第二側(cè)墻的材料不相同。
[0020]可選的，所述第一側(cè)墻的材料為低K介電材料，低K介電材料為SiCON、SiC0H、FSG或BSG，所述第二側(cè)墻的材料為SiN或SiC。
[0021]可選的，去除所述第二側(cè)墻采用濕法刻蝕工藝。
[0022]可選的，所述第二側(cè)墻材料為SiN時(shí)，所述濕法刻蝕工藝采用的溶液為濃磷酸溶液。
[0023]可選的，所述濃磷酸溶液的質(zhì)量濃度為70-90%，溫度為120-170攝氏度。
[0024]可選的，所述第一側(cè)墻的寬度大于第二側(cè)墻的寬度。
[0025]可選的，所述第一側(cè)墻的寬度為40?70埃，第二側(cè)墻的寬度為20?40埃。
[0026]可選的，所述P型雜質(zhì)離子為硼離子、氟化硼離子、鎵離子或銦離子。
[0027]可選的，所述N型雜質(zhì)離子為磷離子、砷離子或銻離子。
[0028]可選的，所述P型雜質(zhì)離子為硼離子或氟化硼離子，所述N型雜質(zhì)離子為磷離子或砷離子。
[0029]可選的，注入N型雜質(zhì)離子的能量為l_5kev，劑量為lE14-5E15atom/cm2。注入P型雜質(zhì)離子的能量為l_5kev，劑量為lE14-5E15atom/cm2。
[0030]可選的，所述退火工藝包括尖峰退火和激光退火。
[0031]可選的，在形成NMOS晶體管的淺摻雜源漏區(qū)后，還包括:在第一側(cè)墻上形成第三側(cè)墻；以所述第三側(cè)墻和第一柵極結(jié)構(gòu)為掩膜，在第一柵極結(jié)構(gòu)和第三側(cè)墻兩側(cè)的第一區(qū)域的半導(dǎo)體襯底內(nèi)注入P型雜質(zhì)離子，形成PMOS晶體管的深摻雜源/漏區(qū)，PMOS晶體管的深摻雜源/漏區(qū)的深度大于PMOS晶體管的淺摻雜源/漏區(qū)的深度；以所述第三側(cè)墻和第二柵極結(jié)構(gòu)為掩膜，在第二柵極結(jié)構(gòu)和第三側(cè)墻兩側(cè)的第二區(qū)域的半導(dǎo)體襯底內(nèi)注入N型雜質(zhì)離子，形成NMOS晶體管的深摻雜源/漏區(qū)，NMOS晶體管的深摻雜源/漏區(qū)的深度大于NMOS晶體管的淺摻雜源/漏區(qū)的深度。
[0032]可選的，在第一柵極結(jié)構(gòu)兩側(cè)的第一區(qū)域的半導(dǎo)體襯底內(nèi)注入P型雜質(zhì)離子之前，還包括:形成覆蓋所述第二區(qū)域的半導(dǎo)體襯底、第二柵極結(jié)構(gòu)和第二側(cè)墻的第一掩膜層。
[0033]可選的，在去除第二側(cè)墻之前，去除所述第一掩膜層。
[0034]可選的，在第二柵極結(jié)構(gòu)兩側(cè)的第二區(qū)域的半導(dǎo)體襯底內(nèi)注入N型雜質(zhì)離子之前，還包括:形成覆蓋所述第一區(qū)域的半導(dǎo)體襯底、第一柵極結(jié)構(gòu)和第一側(cè)墻的第二掩膜層；注入N型雜質(zhì)離子之后，去除所述第二掩膜層。
[0035]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0036]在所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)側(cè)壁表面上形成第一側(cè)墻，在第一側(cè)墻表面形成第二側(cè)墻后，以所述第一側(cè)墻、第二側(cè)墻和第一柵極結(jié)構(gòu)為掩膜，