作為電容的下極板金屬和互連線金屬，因此在沉積金屬前先進(jìn)行過(guò)孔刻蝕，形成過(guò)孔圖形后再進(jìn)行第二柵極層116沉積和光刻。第二柵極層116需采用導(dǎo)電性較好的導(dǎo)電材料，如鉬鋁鉬或鈦鋁鈦的夾心結(jié)構(gòu)。
[0092]電容層制作方法:在第二柵極層116之上沉積一層介電常數(shù)較高的材料作為電容介質(zhì)層109(CI)，如氮化硅等，最后沉積金屬層3作為電容上極板，同時(shí)作為電源的走線。
[0093]驅(qū)動(dòng)電路平面走線方案(以6T1C為例):開關(guān)TFT的柵極層和初始化電壓(REF)走線均由第一柵極層107構(gòu)建。兩個(gè)第一互連通孔105為同一道刻蝕工藝形成，其中第一互連通孔105為連接第二柵極層116和P-Si的通道，第一互連通孔114為連接第二柵極層116和a-Si的通道。驅(qū)動(dòng)TFT的柵極層、互連線和數(shù)據(jù)走線均采用第二柵極層116構(gòu)建，同時(shí)驅(qū)動(dòng)TFT的柵極層作為電容下極板，電容上極板和電源走線采用第二互連線層115構(gòu)建，為降低電源的電阻壓降效應(yīng)，第二互連線層115避開在過(guò)孔3后可做整面布線。
[0094]顯然，上述實(shí)施例僅僅是為清楚地說(shuō)明所作的舉例，而并非對(duì)實(shí)施方式的限定。對(duì)于所屬領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在上述說(shuō)明的基礎(chǔ)上還可以做出其它不同形式的變化或變動(dòng)。這里無(wú)需也無(wú)法對(duì)所有的實(shí)施方式予以窮舉。而由此所引伸出的顯而易見的變化或變動(dòng)仍處于本發(fā)明的保護(hù)范圍之中。
【主權(quán)項(xiàng)】
1.一種像素驅(qū)動(dòng)電路，包括基板(100)，形成在基板(100)上的TFT層和像素存儲(chǔ)電容(103)，其特征在于， 所述的TFT層包括第一 TFT(1l)層和第二 TFT層(102)，所述第一 TFT層(101)和第二 TFT層(102)之間設(shè)有隔離層(104)，所述隔離層(104)中設(shè)有若干貫穿所述隔離層(104)的第一互連通孔(105)，所述第一互連通孔(105)內(nèi)設(shè)有導(dǎo)電材料使所述第一TFT(1l)層和第二TFT層(I 02)實(shí)現(xiàn)電氣連接； 所述的像素存儲(chǔ)電容(103)形成在所述第二 TFT層(102)遠(yuǎn)離所述隔離層(104)的一側(cè)，并通過(guò)設(shè)置第三互連通孔(112)使像素電容(103)與第二 TFT層(102)實(shí)現(xiàn)電氣連接。2.根據(jù)權(quán)利要求1所述的像素驅(qū)動(dòng)電路，其特征在于， 所述第一TFT層(I O I)包括: 第一半導(dǎo)體層:設(shè)置在所述基板(100)上，包括第一源漏極(106)和第一溝道區(qū)(117); 第一柵介質(zhì)層(108),設(shè)置在所述基板(100)上，覆蓋所述第一半導(dǎo)體層； 第一柵極層(107)，設(shè)置在所述第一柵介質(zhì)層(108)上； 層間介質(zhì)層(104):設(shè)置在所述第一柵介質(zhì)層(108)上，覆蓋所述柵極層(107); 所述第二 TFT層(102)包括: 第二半導(dǎo)體層:設(shè)置在所述層間介質(zhì)層(104)上，包括第二溝道區(qū)(118)和第二源漏極(113)； 第二柵介質(zhì)層(111)，設(shè)置在所述層間介質(zhì)層(104)上，覆蓋所述第二半導(dǎo)體層； 第二柵極層(116)，設(shè)置在所述第二柵介質(zhì)層(111)上； 所述第一柵介質(zhì)層(108)、層間介質(zhì)層(104)和第二柵介質(zhì)層(111)構(gòu)成所述隔離層(104)，貫穿所述隔離層(104)的第一互連通孔內(nèi)設(shè)有導(dǎo)電材料使所述第一TFT層(101)和第二 TFT層(I 02)實(shí)現(xiàn)電氣連接。3.根據(jù)權(quán)利要求2所述的像素驅(qū)動(dòng)電路，其特征在于，所述的第二柵極層(116)上方形成有第二互連線層(115)，所述第二柵極層(116)和所述第二互連線層(115)構(gòu)成為所述像素存儲(chǔ)電容(103)的兩個(gè)極板，二者之間為電容介質(zhì)層(109);所述第三互連通孔(112)貫穿電容介質(zhì)層(109)，并通過(guò)其內(nèi)部填充的導(dǎo)電材料實(shí)現(xiàn)像素存儲(chǔ)電容(103)和第二 TFT層(102)的電氣連接。4.根據(jù)權(quán)利要求3所述的像素驅(qū)動(dòng)電路，其特征在于，所述第一互連通孔(105)為兩個(gè)，其中一第一互連通孔(105)與第三互連通孔(112)內(nèi)填充的導(dǎo)電材料電氣連接實(shí)現(xiàn)第一源漏極與所述第二互連線層(115)的電氣連接;另一第一互連通孔(105)內(nèi)填充的導(dǎo)電材料使所述第一源漏極和第二源漏極實(shí)現(xiàn)電氣連接。5.根據(jù)權(quán)利要求4所述的像素驅(qū)動(dòng)電路，其特征在于， 所述第二柵介質(zhì)層(111)上設(shè)置有覆蓋所述第一互連通孔(105)的第一互連線層(110)，其中一所述第一互連線層(110)分別與所述第一互連通孔(105)和所述第三互連通孔(112)內(nèi)填充的金屬材料電氣連接； 所述第二柵介質(zhì)層(111)設(shè)有貫穿所述第二柵介質(zhì)層(111)的第二互連通孔(114)，另一所述第一互連線層(110)分別與所述第一互連通孔(105)和所述第二互連通孔(114)內(nèi)填充的金屬材料電氣連接。6.根據(jù)權(quán)利要求5所述的像素驅(qū)動(dòng)電路，其特征在于， 所述第一源漏極(106)和第二源漏極(113)為硼離子重?fù)诫s的半導(dǎo)體層，所述第一溝道區(qū)(117)和第二溝道區(qū)為未摻雜的半導(dǎo)體層。7.根據(jù)權(quán)利要求6所述的像素驅(qū)動(dòng)電路，其特征在于，所述第一柵極層(107)與第一溝道區(qū)(117)在基板上的投影重疊，所述第二柵極層(116)與第二溝道區(qū)(118)在基板上的投影重疊。8.—種如權(quán)利要求1-7任一項(xiàng)所述像素驅(qū)動(dòng)電路的制備方法，其特征在于，包括下述步驟: 51、第一TFT的制備方法 511、在基板(100)上沉積多晶硅層，經(jīng)圖案化形成由第一源漏極(106)和第一溝道區(qū)(117)構(gòu)成的半導(dǎo)體層； 512、在所述基板(100)上形成覆蓋所述半導(dǎo)體層的第一柵介質(zhì)層(108); 513、在所述第一柵介質(zhì)層(108)上形成第一柵極層材料層，經(jīng)刻蝕形成第一柵極層(107); 514、步驟S13后，對(duì)所述半導(dǎo)體層進(jìn)行離子注入，被第一柵極層(107)覆蓋的半導(dǎo)體層形成第一溝道區(qū)(117)，未被第一柵極層覆蓋的半導(dǎo)體層形成第一源漏極(106); 515、在所述第一柵極層介質(zhì)層(108)上形成覆蓋所述第一柵極層(107)的層間介質(zhì)層(104); 52、第二TFT的制備方法 521、在所述層間介質(zhì)層(104)上沉積非晶硅材料層，經(jīng)刻蝕形成非晶硅層； 522、在所述層間介質(zhì)層(104)上沉積覆蓋所述非晶硅層的第二柵介質(zhì)層(111); 523、在預(yù)設(shè)位置刻蝕所述第二柵介質(zhì)層(111)、層間介質(zhì)層(104)和第一柵介質(zhì)層(108),形成第一互連通孔(105)和第二互連通孔(114); 524、在所述第二柵介質(zhì)層(111)上及第一互連通孔(105)、第二互連通孔(114)內(nèi)沉積第二柵極層材料層，經(jīng)刻蝕形成第二柵極層(116)和第一互聯(lián)線層(110); 525、在完成步驟S24后對(duì)所述的第二半導(dǎo)體層進(jìn)行離子注入，被第二柵極層(116)覆蓋的非晶硅區(qū)域形成第二溝道區(qū)(118)，未被第二柵極層(116)覆蓋的非晶硅區(qū)域形成第二源漏極(I 13); 53、像素存儲(chǔ)電容的制備方法 在所述的第二柵極層(116)及第一互連線層(110)上沉積電容介質(zhì)層(109)，并在電容介質(zhì)層(109)上刻蝕形成第三互連通孔(112)，在所述電容介質(zhì)層(109)的上方沉積第二互連線層(115)，所述第二互連線層(115)與電容介質(zhì)層(109)、所述第二柵極層(116)構(gòu)成像素存儲(chǔ)電容。9.根據(jù)權(quán)利要求8所述的制備方法，其特征在于， 形成所述第一半導(dǎo)體層的材料其迀移率不低于100cm2/Vs，形成所述第二半導(dǎo)體層的材料其迀移率不超過(guò)50cm2/Vs ο10.根據(jù)權(quán)利要求9所述的制備方法，其特征在于， 所述第一半導(dǎo)體層為低溫多晶硅、多晶鍺硅、單晶硅或三五族化合物半導(dǎo)體;所述第一半導(dǎo)體層為多晶硅、非晶硅、金屬氧化物半導(dǎo)體。
【專利摘要】本發(fā)明提供的一種像素驅(qū)動(dòng)電路，包括基板，形成在基板上的TFT層和像素存儲(chǔ)電容，所述的TFT層包括第一TFT層和第二TFT層，所述第一TFT層和第二TFT層之間設(shè)有隔離層，所述隔離層中設(shè)有若干貫穿所述隔離層的第一互連通孔，所述第一互連通孔內(nèi)設(shè)有導(dǎo)電材料使所述第一TFT層和第二TFT層實(shí)現(xiàn)電氣連接；所述的像素存儲(chǔ)電容形成在所述第二TFT層遠(yuǎn)離所述隔離層的一側(cè),并通過(guò)設(shè)置第三互連通孔使像素電容與第二TFT層實(shí)現(xiàn)電氣連接。三層結(jié)構(gòu)疊加設(shè)置布局，可以針對(duì)開關(guān)TFT和驅(qū)動(dòng)TFT對(duì)特性不同的需求，將開關(guān)TFT和驅(qū)動(dòng)TFT分別制備，同時(shí)可以有效減少像素電路的版圖面積。
【IPC分類】H01L21/77, H01L27/12
【公開號(hào)】CN105552085
【申請(qǐng)?zhí)枴緾N201510992138
【發(fā)明人】周茂清, 段志勇, 魏朝剛
【申請(qǐng)人】昆山國(guó)顯光電有限公司
【公開日】2016年5月4日
【申請(qǐng)日】2015年12月25日