高密度集成電路封裝結(jié)構(gòu)以及集成電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路封裝的技術(shù)領(lǐng)域，更具體地說，本發(fā)明涉及一種高密度集成電路封裝結(jié)構(gòu)以及具有該封裝結(jié)構(gòu)的集成電路。
【背景技術(shù)】
[0002]集成電路是現(xiàn)代技術(shù)的核心，也是現(xiàn)代科學(xué)技術(shù)發(fā)展的基礎(chǔ)，科學(xué)研究都必須依賴以集成電路為核心的儀器設(shè)備；另外它還是人類現(xiàn)代文明的基礎(chǔ)，從根本上改變?nèi)藗兩罘绞降默F(xiàn)代文明，如物聯(lián)網(wǎng)、互聯(lián)網(wǎng)、電腦、電視、冰箱、手機(jī)、IPAD、IPH0NE、各種自動(dòng)控制設(shè)備等等都依賴集成電路來實(shí)現(xiàn)其智能化功能的。
[0003]集成電路的制造分設(shè)計(jì)、圓片制造、封裝、測試幾個(gè)主要部分，封裝是其中關(guān)鍵環(huán)節(jié)，建立在封裝技術(shù)上的封裝形式是為滿足各種用途對(duì)集成電路的性能、體積、可靠性、形狀和成本的特殊要求而研制的。
[0004]集成電路封裝:是指通過使用能夠保證單晶材料完美晶格結(jié)構(gòu)的研磨、切割技術(shù)將集成電路圓片分離成符合要求的單一芯片，用導(dǎo)電膠或共晶等技術(shù)將芯片固定到引線框基島上，用微細(xì)連接技術(shù)(微米級(jí))將芯片和外引線腳連接起來，然后用高分子材料或陶瓷材料將芯片和引線等保護(hù)起來，并形成一定的形狀，成為可供用戶使用的集成電路產(chǎn)品。
[0005]集成電路的封裝類型可以概括為兩大類:密封陶瓷封裝以及塑料封裝。密封陶瓷封裝是利用真空密封裝置將芯片與環(huán)繞的包圍物隔離的方式封裝，典型的密封陶瓷封裝應(yīng)用于高效能的封裝等級(jí)。而塑料封裝芯片則是利用環(huán)氧基樹脂將芯片封裝，雖然其難以完全與環(huán)境隔離，因此周邊的空氣可能穿過此封裝，并在工藝中會(huì)對(duì)芯片的質(zhì)量產(chǎn)生不良的影響，但近年來塑料封裝技術(shù)在其應(yīng)用和功效上得到了顯著的發(fā)展，完全能夠滿足絕大部分工業(yè)、民用產(chǎn)品，材料成本低且塑料封裝的生產(chǎn)工藝能夠進(jìn)行自動(dòng)化生產(chǎn)，從而有效地降低了成本。
[0006]現(xiàn)在集成電路的封裝形式主要有DIP、S0P、SS0P、TSS0P、MS0P、QFP、PLCC、QFN、DFN等。SOP、SSOP、TSSOP、MS0P等等封裝結(jié)構(gòu)由于體積小、頻率特性較好、內(nèi)阻較低、材料用量少、生產(chǎn)自動(dòng)化程度高，而且整機(jī)企業(yè)使用時(shí)易于自動(dòng)化作業(yè)，生產(chǎn)效率高、成本低，所以是絕大部分工業(yè)、民用產(chǎn)品采用的封裝形式。
[0007]集成電路的封裝形式對(duì)集成電路產(chǎn)品的性能、可靠性、成本具有重大作用。隨著芯片制造技術(shù)從微米向納米級(jí)發(fā)展，單位面積芯片功能每18個(gè)月翻番的摩爾定律在逐漸失效，未來功能強(qiáng)大的云計(jì)算、互聯(lián)網(wǎng)中的物聯(lián)網(wǎng)和移動(dòng)網(wǎng)等等必須依賴其核心技術(shù)集成電路的突破，集成電路的大容量、高速度、低功耗的提高，在芯片制造上將變得越來越難，更大程度上需要封裝形式及技術(shù)的突破。原來集成電路芯片制造技術(shù)的特征尺寸是微米級(jí)，甚至更寬，所以芯片的面積普遍較大，為了容納下較大的芯片面積，導(dǎo)致封裝結(jié)構(gòu)尺寸很大，不但消耗很多原材料、封裝生產(chǎn)效率低、功耗大、頻率低、集成電路焊接在印刷線路板上需要占用較大的面積、成本較高；同時(shí)為了滿足各種成品的尺寸要求，設(shè)計(jì)了接近的S0P、SS0P、TSS0P、MS0P等等多種封裝結(jié)構(gòu)；并且用現(xiàn)在的封裝結(jié)構(gòu)封裝當(dāng)今的小尺寸芯片的產(chǎn)品，由于引線比較長，頻率特性下降、內(nèi)阻明顯增加、功耗及熱耗大、產(chǎn)品壽命下降。隨著芯片制造技術(shù)從微米級(jí)向亞微米，甚至納米級(jí)(16納米已經(jīng)成熟，可以規(guī)?；a(chǎn))推進(jìn)，芯片面積以幾何級(jí)數(shù)減小，同時(shí)，對(duì)芯片的功耗、頻率特性等提出了更高的要求，對(duì)封裝結(jié)構(gòu)也提出了更高的要求。

【發(fā)明內(nèi)容】

[0008]為了適用芯片制造技術(shù)從微米級(jí)向亞微米，甚至納米級(jí)的發(fā)展的需要，克服現(xiàn)有技術(shù)中的封裝結(jié)構(gòu)在電路體積大、產(chǎn)品電熱性能差，嚴(yán)重影響產(chǎn)品可靠性、頻率特性下降、制造成本高等方面的不足，本發(fā)明的目的在于提供一種高密度集成電路封裝結(jié)構(gòu)以及集成電路。
[0009]為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用了以下技術(shù)方案:
[0010]—種高密度集成電路封裝結(jié)構(gòu)，包括:金屬引線框，所述金屬引線框包括引線框基島、內(nèi)引腳線和外引腳線；固定在引線框基島上的芯片；以及芯片和內(nèi)引腳線之間的微米級(jí)連接線;和密封所述金屬引線框、芯片以及微米級(jí)連接線的長方體塑封結(jié)構(gòu)，其特征在于:所述塑封結(jié)構(gòu)的長度AI 滿足關(guān)系:I.20mm+(B-8) X 0.30mm/2 < Al <4.50mm+(B-8) X1.00mm/2 ；塑封結(jié)構(gòu)的寬度A2滿足關(guān)系:1.20mm <A2<3.50mm;塑封結(jié)構(gòu)的厚度A3滿足關(guān)系:A3 2 0.35mm; B為外引腳線的個(gè)數(shù)，且為滿足4 < B < 68的整數(shù)。
[0011 ] 作為優(yōu)選地，外引腳線的跨度BI滿足2.30mm <B1<5.20mm;外引腳線的間距B2滿足0.30mm < B2 < I.00mm。
[0012]作為優(yōu)選地，所述塑封結(jié)構(gòu)的長度Al滿足以下關(guān)系:Al= 2.50+(B-8)X0.53/2mm;塑封結(jié)構(gòu)的寬度A2為2.60mm;塑封結(jié)構(gòu)的厚度A3為0.85mm;外引腳線的跨度BI為4.0Omm;夕卜引腳線的寬度為0.20mm?0.23mm、引腳線中心間距B2為0.53mm。作為示例性地例子，外引腳線的個(gè)數(shù)可以為6、8、10、12、14、16、18、20、24個(gè)，并且塑封結(jié)構(gòu)的長度Al分別為2.05mm、2.60mm、3.00mm、3.60mm、4.05mm、4.60mm、5.10mm、5.60mm、6.60mm0
[0013]作為優(yōu)選地，所述封裝結(jié)構(gòu)中，在長方體塑封結(jié)構(gòu)的底部還開設(shè)有應(yīng)力釋放槽，該應(yīng)力釋放槽的深度和寬度均為0.05mm，并且所述應(yīng)力釋放槽為螺旋形槽體。因?yàn)榧呻娐贩庋b結(jié)構(gòu)包括塑封樹脂、金屬引線框、硅芯片等不同的材料，由于使用的材料性質(zhì)差異很大，熱膨脹系數(shù)不一樣，組合在一起時(shí)就會(huì)產(chǎn)生應(yīng)力。該應(yīng)力不僅會(huì)使不同材料間產(chǎn)生離層，影響產(chǎn)品可靠性，還會(huì)使芯片產(chǎn)生彎曲，硅晶格扭曲大量的模擬實(shí)驗(yàn)表明，對(duì)于本發(fā)明的封裝結(jié)構(gòu)，設(shè)置如上所述的螺旋形槽體，與常規(guī)形狀的應(yīng)力釋放槽(例如常規(guī)的網(wǎng)狀應(yīng)力釋放槽)能夠避免集成電路使用時(shí)溫度變化以及外力作用應(yīng)力矢量的疊加，從而能夠有效避免硅晶格的扭曲，最大幅度的避免了應(yīng)力對(duì)集成電路性能的影響。
[0014]作為優(yōu)選地，為了改善集成電路的導(dǎo)熱性能，本發(fā)明對(duì)封裝結(jié)構(gòu)的內(nèi)部位置關(guān)系等做了進(jìn)一步的改進(jìn)。設(shè)計(jì)的基島到內(nèi)引腳頂端的距離為0.150mm;基島下沉距離為0.152mm；內(nèi)引腳線長度為0.400mm。通過上述設(shè)計(jì)以及合理布線，可以很好地改善了電容、電感、電阻等參數(shù)降低集成電路體內(nèi)溫度，進(jìn)一步提高集成電路使用壽命和可靠性。
[0015]本發(fā)明的第二方面還涉及上述高密度集成電路封裝結(jié)構(gòu)的封裝方法。
[0016]所述封裝方法包括以下步驟:
[0017]提供一金屬引線框，所述金屬引線框包括引線框基島、內(nèi)引腳線和外引腳線；
[0018]提供一芯片，并將所述芯片粘結(jié)于所述引線框基島上；所述芯片和內(nèi)引腳線之間通過微米級(jí)連接線電性連接；
[0019]通過注塑方法形成用于密封所述金屬引線框和所述芯片的長方體塑封結(jié)構(gòu)。
[0020]本發(fā)明的第三方面還涉及一種集成電路。所述集成電路通過設(shè)置多個(gè)本發(fā)明上述的高密度集成電路封裝結(jié)構(gòu)形成。
[0021]與現(xiàn)有技術(shù)相比，本發(fā)明所述的高密度集成電路封裝結(jié)構(gòu)具有以下有益效果:
[0022](I)內(nèi)阻大大減小，改善了封裝結(jié)構(gòu)的電性能和熱性能，而且還可以節(jié)約一半左右的金屬資源和成本。
[0023](2)縮短了電信號(hào)的傳輸距離，減少信號(hào)傳輸?shù)难舆t時(shí)間和寄生參數(shù)，大大改善頻率特性。
[0024](3)封裝效率更高、封裝成本較低;節(jié)省總封裝材料成本約45%，由于結(jié)構(gòu)的改進(jìn)，生產(chǎn)效率可以大大提高，整體生產(chǎn)效率可以提高35%左右，最高的工序，如切筋、注塑工序是原來的2倍以上;可以為整機(jī)廠家減少該集成電路占有印刷線路板的面積，可減少凈面積75%。
[0025](4)可以兼容多種封裝結(jié)構(gòu)，如S0P、TSS0P、SS0P、MS0P及部分QFN、DFN，滿足日益發(fā)展的便攜式產(chǎn)品的需求。
【附圖說明】
[0026]圖1為本發(fā)明一個(gè)實(shí)施例的引線框基島的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0027]以下將結(jié)合具體實(shí)施例對(duì)本發(fā)明所述的高密度集成電路封裝結(jié)構(gòu)以及集成電路做進(jìn)一步的闡述，以幫助本領(lǐng)域的技術(shù)人員對(duì)本發(fā)明的發(fā)明構(gòu)思、技術(shù)方案有更完整、準(zhǔn)確和深入的理解。
[0028]實(shí)施例1
[0029]如圖1所示，本實(shí)施例所述的高密度集成電路封裝結(jié)構(gòu)包括金屬引線框，金屬引線框包括引線框基島1、內(nèi)引腳線2和外引腳線3;固定在引線框基島上的芯片，以及芯片和內(nèi)引腳線之間的微米級(jí)連接線;和密封金屬引線框、芯片以及微米級(jí)連接線的長方體塑封結(jié)構(gòu);所述內(nèi)引腳線和外引腳線相連接，在實(shí)施中，引腳線和外引腳線之間也可以通過銀合金鍍層連接。所述塑封結(jié)構(gòu)的長度Al滿足關(guān)系:1.20mm+(B-8) X 0.30mm/2 <A1 <