半導(dǎo)體集成電路裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及一種半導(dǎo)體集成電路裝置，該半導(dǎo)體集成電路裝置包括使用鰭片(f i η)結(jié)構(gòu)的晶體管的標(biāo)準(zhǔn)單元。
【背景技術(shù)】
[0002]作為在半導(dǎo)體基板上形成半導(dǎo)體集成電路的方法，標(biāo)準(zhǔn)單元法已為人所知。標(biāo)準(zhǔn)單元法是指，預(yù)先準(zhǔn)備好具有特定邏輯功能的基本單位(例如，反相器、鎖存器、觸發(fā)器以及全加器等)以作為標(biāo)準(zhǔn)單元，然后將多個(gè)標(biāo)準(zhǔn)單元布置在半導(dǎo)體基板上后，將這些標(biāo)準(zhǔn)單元之間用布線連接起來(lái)，由此設(shè)計(jì)出LSI(Large Scale Integrat1n，大規(guī)模集成電路)芯片的方法。
[0003]近年來(lái)，在半導(dǎo)體器件領(lǐng)域，提出了利用鰭片結(jié)構(gòu)的晶體管(以下稱作“鰭式晶體管”)的方案。圖12是示出鰭式晶體管的簡(jiǎn)要結(jié)構(gòu)的示意圖。不同于現(xiàn)有二維結(jié)構(gòu)的M0S(Metal-Oxide Semi conductor，金屬氧化物半導(dǎo)體)晶體管，鰭式晶體管的源極和漏極具有被稱為鰭片的隆起的立體結(jié)構(gòu)。并且鰭式晶體管的柵極以圍住該鰭片的方式布置。借助這樣的鰭片結(jié)構(gòu)，溝道區(qū)域就會(huì)由鰭片的三個(gè)面形成，因此，與現(xiàn)有結(jié)構(gòu)相比，對(duì)溝道的控制性得到了大幅改善。由此，能夠?qū)崿F(xiàn)減少漏功率、提高通態(tài)電流、以及降低工作電壓等效果，從而能夠提高半導(dǎo)體集成電路的性能。
[0004]作為對(duì)鰭片結(jié)構(gòu)制作方面的改進(jìn)，專利文獻(xiàn)1中示出了下述方法，S卩，使鰭片的形成方向與硅基板的結(jié)晶方向相一致后，選擇性地進(jìn)行蝕刻的方法。
[0005]專利文獻(xiàn)1:日本公開(kāi)專利公報(bào)特開(kāi)2008-219002號(hào)

【發(fā)明內(nèi)容】

[0006]-發(fā)明所要解決的技術(shù)問(wèn)題_
[0007]就鰭片結(jié)構(gòu)而言，鰭片未必會(huì)在其整個(gè)長(zhǎng)度方向上均一地形成。即，鰭片的寬度未必在其整個(gè)長(zhǎng)度方向上都相等，會(huì)產(chǎn)生一定程度的偏差。特別是，鰭片的寬度有越靠近鰭片的終端部越變窄的傾向。由此，如果將晶體管形成在鰭片的終端部附近，就很有可能無(wú)法獲得所期望的性能。
[0008]另外，將布線、接觸部(contact)連接到鰭片的終端部上時(shí)，就有可能因鰭片的終端部出現(xiàn)形成不良及/或布線、接觸部的掩膜位置錯(cuò)位，而導(dǎo)致鰭片與布線、接觸部的電氣接觸劣化，使得電阻特性產(chǎn)生偏差。該偏差有可能導(dǎo)致半導(dǎo)體芯片的成品率降低。
[0009]本申請(qǐng)的目的在于:在包括使用鰭式晶體管的標(biāo)準(zhǔn)單元的半導(dǎo)體集成電路裝置中，能夠抑制鰭片終端部的寬度變窄所造成的影響，從而能夠抑制性能偏差。
[0010]-用以解決技術(shù)問(wèn)題的技術(shù)方案-
[0011]本申請(qǐng)的一個(gè)方案為:半導(dǎo)體集成電路裝置包括具有沿第一方向延伸的鰭片的標(biāo)準(zhǔn)單元，所述標(biāo)準(zhǔn)單元包括:有源晶體管(active transistor)，其由所述鰭片和柵極布線構(gòu)成，所述柵極布線沿垂直于所述第一方向的第二方向延伸且被設(shè)置在所述鰭片上；以及虛擬晶體管(dummy transistor)，其由所述鰭片和虛擬柵極布線構(gòu)成，所述虛擬柵極布線與所述柵極布線并列設(shè)置在所述鰭片上，所述虛擬晶體管與所述有源晶體管共用源極的節(jié)點(diǎn)和漏極的節(jié)點(diǎn)中的一節(jié)點(diǎn)。
[0012]根據(jù)該方案，因?yàn)橛刑摂M晶體管存在，所以有源晶體管的源極的節(jié)點(diǎn)和漏極的節(jié)點(diǎn)中的一節(jié)點(diǎn)就會(huì)位于離開(kāi)鰭片終端部附近的位置。即，鰭片寬度很可能變窄的鰭片終端部偏離開(kāi)有源晶體管的節(jié)點(diǎn)所在的位置。由此，能夠避免鰭片終端部的寬度變窄對(duì)有源晶體管所造成的影響，從而能夠抑制有源晶體管的性能偏差。
[0013]-發(fā)明的效果-
[0014]根據(jù)本申請(qǐng)，在包括使用鰭式晶體管的標(biāo)準(zhǔn)單元的半導(dǎo)體集成電路裝置中，能夠抑制鰭片終端部的寬度變窄所造成的影響。因此，能夠抑制半導(dǎo)體集成電路裝置的性能偏差。
【附圖說(shuō)明】
[0015]圖1是示出第一實(shí)施方式所涉及的半導(dǎo)體集成電路裝置具備的標(biāo)準(zhǔn)單元的布局結(jié)構(gòu)示例的俯視圖。
[0016]圖2是圖1中的標(biāo)準(zhǔn)單元的電路圖。
[0017]圖3是示出圖1中的布局結(jié)構(gòu)的比較例的俯視圖。
[0018]圖4是示出第二實(shí)施方式所涉及的半導(dǎo)體集成電路裝置具備的標(biāo)準(zhǔn)單元的布局結(jié)構(gòu)示例的俯視圖。
[0019 ]圖5是示出圖4中的布局結(jié)構(gòu)的比較例的俯視圖。
[0020]圖6是示出在第二實(shí)施方式中的標(biāo)準(zhǔn)單元的其它布局結(jié)構(gòu)示例的俯視圖。
[0021]圖7是示出在第二實(shí)施方式中的標(biāo)準(zhǔn)單元的其它布局結(jié)構(gòu)示例的俯視圖。
[0022]圖8是示出在實(shí)施方式中的標(biāo)準(zhǔn)單元的其它布局結(jié)構(gòu)示例的俯視圖。
[0023]圖9是圖8中的標(biāo)準(zhǔn)單元的電路圖。
[0024]圖10是示出在實(shí)施方式中的標(biāo)準(zhǔn)單元的其它布局結(jié)構(gòu)示例的俯視圖。
[0025]圖11是圖10中的標(biāo)準(zhǔn)單元的電路圖。
[0026]圖12是示出鰭片結(jié)構(gòu)的晶體管的簡(jiǎn)要結(jié)構(gòu)的示意圖。
【具體實(shí)施方式】
[0027]下面，參照附圖對(duì)實(shí)施方式進(jìn)行說(shuō)明。在以下實(shí)施方式中，假設(shè)半導(dǎo)體集成電路裝置包括多個(gè)標(biāo)準(zhǔn)單元，并且其中至少一部分標(biāo)準(zhǔn)單元使用鰭式晶體管。
[0028]此外，在本說(shuō)明書中，將有助于標(biāo)準(zhǔn)單元的邏輯功能的晶體管稱為“有源晶體管”，將有源晶體管以外的晶體管即對(duì)標(biāo)準(zhǔn)單元的邏輯功能沒(méi)有助益的晶體管稱為“虛擬晶體管”。
[0029](第一實(shí)施方式)
[0030]圖1是示出第一實(shí)施方式所涉及的半導(dǎo)體集成電路裝置具備的標(biāo)準(zhǔn)單元的布局結(jié)構(gòu)示例的俯視圖。圖2是圖1中的標(biāo)準(zhǔn)單元的電路圖。如圖2所示，圖1中的標(biāo)準(zhǔn)單元1是形成雙輸入N0R(或非)電路的單元。在圖1和其它俯視圖中，由鰭片和在該鰭片上形成的柵極來(lái)構(gòu)成鰭式晶體管。局部布線在當(dāng)俯視時(shí)與鰭片或者柵極重疊的部分形成為與鰭片或者柵極中的上側(cè)部分抵接，從而電連接。金屬布線位于局部布線的上層，并經(jīng)由接觸部而與局部布線連接。需要說(shuō)明的是，在圖1中，為了便于看圖，對(duì)鰭片標(biāo)注了斜線。然而，對(duì)于位于柵極下側(cè)的部分則未標(biāo)注斜線。此外，對(duì)局部布線和金屬布線也標(biāo)注了種類不同的斜線，將金屬布線與局部布線經(jīng)由接觸部連接的部分涂成了黑色。在其它俯視圖中亦同。
[0031 ]如圖1所示，標(biāo)準(zhǔn)單元1具有沿圖1中的橫向(第一方向)延伸的鰭片11、16。鰭片11用于在N型區(qū)域構(gòu)成N型晶體管，鰭片16則用于在P型區(qū)域構(gòu)成P型晶體管。即，由鰭片11和沿圖1中的縱向(垂直于第一方向的第二方向)延伸且被設(shè)置在鰭片11上的柵極布線12、13分別構(gòu)成有源晶體管即N型晶體管NUN2J型晶體管N1、N2共用漏極。另外，由鰭片16和沿圖1中的縱向延伸且被設(shè)置在鰭片16上的柵極布線17、12、13、18分別構(gòu)成有源晶體管即P型晶體管？1、卩2、？3、卩4。
[0032]在標(biāo)準(zhǔn)單元1的下端設(shè)置有沿圖1中的橫向延伸且供給接地電位的接地布線8a;在標(biāo)準(zhǔn)單元1的上端設(shè)置有沿圖1中的橫向延伸且供給電源電位的電源布線8h。在標(biāo)準(zhǔn)單元1的左右端分別設(shè)置有沿圖1中的縱向延伸的虛擬柵極布線9a、9b。
[0033]進(jìn)而，在鰭片11上構(gòu)成有虛擬晶體管D1、D2。即，由鰭片11和與柵極布線12并列設(shè)置在鰭片11上的虛擬柵極布線14構(gòu)成虛擬晶體管DUN型晶體管N1與虛擬晶體管D1共用源極，作為電源電位之一例的接地電位被供給該源極。由鰭片11和與柵極布線13并列設(shè)置在鰭片11上的虛擬柵極布線15構(gòu)成虛擬晶體管D2』型晶體管N2與虛擬晶體管D2共用被供給接地電位的源極。虛擬晶體管D1、D2的源極、漏極以及柵極都連接到作為電源布線之一例的接地布線8a上。
[0034]N型晶體管N1與虛擬晶體管D1共用源極，并與作為第三晶體管的N型晶體管N2共用漏極。N型晶體管N2與虛擬晶體管D2共用源極，并與作為第三晶體管的N型晶體管N1共用漏極。即，在圖1中的布局結(jié)構(gòu)下，在N型區(qū)域，所有的有源晶體管N1、N2與其它晶體管共用源極和漏極兩者的節(jié)點(diǎn)。