集成電路裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及包括例如晶體管和/或放大器的有源元件的集成電路裝置，以及涉及在這樣的布置中的電流返回路徑的配置。
【背景技術(shù)】
[0002]在RF功率基站放大器技術(shù)中存在這樣的趨勢(shì):在一個(gè)封裝中包含大量有源晶體管以在獲得所需功率水平的同時(shí)節(jié)約成本。然而，在這種情況下，可能發(fā)生電流分布影響。也就是說(shuō)，在封裝中的多個(gè)有源晶體管的存在可能影響電流/電壓如何在管芯上的空間分布。這對(duì)放大器的性能可能是有害的，因?yàn)樗赡芤鹦蕮p失和在輸出功率中的損失。在一些情況中，這種損失可能達(dá)到在效率中的5%之多和在輸出功率中的15%之多。

【發(fā)明內(nèi)容】

[0003]根據(jù)本申請(qǐng)的一個(gè)方面，提供一種集成電路裝置，包括:
[0004]凸緣，所述凸緣包括導(dǎo)電材料并具有表面；
[0005]設(shè)置在凸緣表面的晶體管管芯；
[0006]第一導(dǎo)電元件，所述第一導(dǎo)電元件電連接到晶體管管芯以允許電流從晶體管管芯流出；
[0007]其中凸緣包括一個(gè)或多個(gè)厚度減少的部分，所述一個(gè)或多個(gè)厚度減少的部分被配置為控制通過(guò)凸緣流到晶體管管芯的電流。
[0008]—個(gè)或多個(gè)厚度減少的部分可能增加集成電路裝置中的電路路徑的電感、電抗和阻抗中的一個(gè)或多個(gè)，從而可能增加集成電路裝置的效率。這可能是有利的，因?yàn)橐粋€(gè)或多個(gè)厚度減少的部分可能有助于在基板和凸緣之間更加均勻地分布電流。一個(gè)或多個(gè)厚度減少的部分可能通過(guò)調(diào)節(jié)到晶體管管芯的電流分布來(lái)影響通過(guò)晶體管管芯的阻抗。
[0009]厚度減少的部分的厚度可能是大部分凸緣的厚度的50%至95%之間。凸緣的厚度可能大約是1mm或2mm。例如，大部分凸緣的厚度可能是1mm，厚度減少的部分的厚度可能是0.8mm (即，厚度減少0.2mm或20 % )。
[0010]一個(gè)或多個(gè)厚度減少的部分可能與凸緣表面的一個(gè)或多個(gè)凹陷相應(yīng)。這些凹陷的深度可能是幾百微米(例如，100微米至300微米之間、300微米至500微米之間、500微米至800微米之間，和800微米至1000微米之間中的至少一個(gè))。這些凹陷可能是在制造過(guò)程中刻入凸緣的。優(yōu)點(diǎn)可能包括厚度減少的部分可能比例如增加額外的元件以控制電感更加機(jī)械穩(wěn)定。另外，可以理解的是，這種厚度減少的部分可能易于制造。另外，厚度減少的部分的效果可能敏感與它們的精確結(jié)構(gòu)(例如尺寸，位置，形狀)。因此，可以容納相對(duì)大的制造公差。
[0011]凹陷具有側(cè)壁，該側(cè)壁用凸緣的表面形成優(yōu)角(大于180°小于360° )。凹陷可能具有從底壁的表面延伸，并且可能垂直于底壁表面的側(cè)壁。底壁的表面可能大體上與凸緣的表面平行。
[0012]凹陷可能被比凸緣的導(dǎo)電性更低的材料填滿(mǎn)(例如絕緣體)。
[0013]—個(gè)或多個(gè)凹陷可能包括伸長(zhǎng)的溝槽。
[0014]晶體管管芯包括伸長(zhǎng)的晶體管條，其中伸長(zhǎng)的溝槽與伸長(zhǎng)的晶體管條并排設(shè)置。
[0015]晶體管管芯可能包括多個(gè)晶體管(例如高達(dá)100個(gè)晶體管)。
[0016]集成電路裝置包括布置在晶體管管芯和第一輸出端之間的伸長(zhǎng)的電容器條，其中所述溝槽位于伸長(zhǎng)的電容器條和第一輸出端之間。
[0017]集成電路裝置包括布置在晶體管管芯和第一輸出端之間的伸長(zhǎng)的電容器條，其中所述溝槽位于伸長(zhǎng)的電容器條和伸長(zhǎng)的晶體管管芯之間。
[0018]集成電路裝置包括第二導(dǎo)電元件，第二導(dǎo)電元件被配置為提供管芯和第二輸出端之間的電連接。
[0019]集成電路裝置包括第二導(dǎo)電元件，第二導(dǎo)電元件被配置為提供管芯和輸入端之間的電連接。
[0020]這里披露的任何導(dǎo)電元件可能是引線(xiàn)。
[0021]集成電路裝置可能包括兩個(gè)或更多伸長(zhǎng)的晶體管管芯。兩個(gè)或更多伸長(zhǎng)的晶體管管芯首尾相連布置在凸緣的表面上。
[0022]晶體管管芯可能包括MOSFET或基于LDM0S的晶體管。
[0023]晶體管管芯可能是集成的放大器管芯。
[0024]可以理解的是，厚度減少的部分的位置和方位可能取決于以下的一個(gè)或多個(gè):有源元件的數(shù)量，有源元件之間的間隔，有源元件的相對(duì)位置，匹配配置，以及電流的頻率?！捌ヅ渑渲谩?或“匹配網(wǎng)絡(luò)拓?fù)洹?可能涉及網(wǎng)絡(luò)如何修改以適應(yīng)將晶體管的阻抗變換到更接近最終應(yīng)用(例如使用電容器和電感器，如鍵合線(xiàn))。典型的拓?fù)浒?，例如，“Inshin”，“低通”，“Inshin低通”，“Inshin后鍵合"等，凹陷可能以這種方式放置來(lái)補(bǔ)償阻抗分布的不均衡。
[0025]集成電路裝置可能包括超模壓塑料(0ΜΡ)包裝。厚度減少的部分可能用0ΜΡ封裝來(lái)改進(jìn)鎖定連接。亦即，0ΜΡ可能被配置為機(jī)械地夾進(jìn)溝槽中(例如從而0ΜΡ滑入溝槽中，或與溝槽具有合適的摩擦)。
[0026]基板可能包括散熱部分和與散熱部分毗鄰的印刷電路板(PCB)部分。凸緣可能被設(shè)置在散熱部分的頂部。
[0027]貫穿整個(gè)說(shuō)明書(shū)，與相對(duì)方位或位置有關(guān)的描述，如“后面”、“前面”、“頂部”、“底部”、“側(cè)面”和其中衍生出的任何形容詞和副詞，被用于表示在附圖中出現(xiàn)的半導(dǎo)體器件的方位。然而，這樣的描述不是為了以任何方式限制所要記載的實(shí)施方式或所要求保護(hù)的發(fā)明。
[0028]集成電路裝置可能還包括超模壓塑料封裝，被配置為將以下部件封入內(nèi)部:凸緣；管芯；和第一導(dǎo)電元件的至少一部分。這樣封裝可能提供超模壓塑料封裝和基板之間的空隙。
[0029]凸緣的密封可能有利地改善將超模壓塑料封裝機(jī)械地鎖定到集成電路裝置的剩余部分。
[0030]集成電路裝置可能還包括:第二導(dǎo)電元件，第二導(dǎo)電元件被配置為提供管芯和第二輸出端之間的獨(dú)立的電連接，第二輸出端設(shè)置在遠(yuǎn)離第一輸出端的基板上。
[0031]集成電路裝置可能還包括:設(shè)置在管芯上的第一晶體管元件，第一晶體管元件被配置為提供和/或接收來(lái)自第一導(dǎo)電元件的電信號(hào)；設(shè)置在管芯上的第二晶體管元件，第二晶體管原件不同于第一晶體管元件，第二晶體管元件被配置為提供和/或接收來(lái)自不同的導(dǎo)電元件的電信號(hào)。
[0032]第一晶體管元件可能形成放大器的部分。第二晶體管元件可能形成放大器的部分。
[0033]集成電路裝置可能包括功率放大器。集成電路裝置可能包括多赫蒂放大器。第一有源元件可能形成峰值放大器的部分。第二有源元件可能形成主放大器的部分。集成電路裝置可能包括一個(gè)或多個(gè)雙封裝(dual-1n package) AB級(jí)放大器，集成電路裝置可能包括一個(gè)或多個(gè)推拉放大器。
[0034]可能提供一種通訊設(shè)備，射頻設(shè)備，移動(dòng)設(shè)備或基站設(shè)備，包括本文所披露的任何集成電路裝置。
[0035]可能提供一種集成電路封裝，包括本文披露的任何集成電路裝置，第一導(dǎo)電元件，第一導(dǎo)電元件被配置為連接到基站的第一輸出端；凸緣，凸緣被配置為連接到基板上的電流返回端。
[0036]集成電路裝置可能包括設(shè)置在基板上的凸緣和設(shè)置在凸緣上的管芯。集成電路的有源元件可能包括晶體管和/或放大器。有源元件可能設(shè)置在管芯上。基板可能包括印刷電路板(PCB)部分和散熱部分，散熱部分Btt鄰PCB部分。
[0037]凸緣可能被設(shè)置在基板的散熱部分上和可能直接與散熱部分接觸。
[0038]集成電路裝置可能具有設(shè)置在基板上的輸出端。該輸出端可能通過(guò)導(dǎo)電元件和鍵合線(xiàn)電耦合到管芯。在應(yīng)用中，電流可能從管芯通過(guò)鍵合線(xiàn)和導(dǎo)電元件流到輸出端。在應(yīng)用中，電流需要流過(guò)返回路徑，返回路徑從基板返回到管芯。這里披露的例子可能涉及改善集成電路裝置中的電流返回路徑的設(shè)計(jì)。
【附圖說(shuō)明】
[0039]通過(guò)示例的方式根據(jù)以下附圖描述本發(fā)明的實(shí)施例，其中:
[0040]圖la示出了包括兩個(gè)有源晶體管管芯的集成電路裝置；
[0041]圖lb示出了在凸緣中的電流分布用于具有單個(gè)晶體管管芯的集成電路裝置；
[0042]圖lc示出了作為沿著如圖lb所示的晶體管的縱軸延伸的位置的函數(shù)的凸緣的阻抗圖；
[0043]圖2a示出了在用于具有單個(gè)晶體管管芯的集成電路裝置的凸緣中的電流分布；
[0044]圖2b示出了作為沿著如圖2a所示的晶體管的縱軸延伸的位置的函數(shù)的凸緣的阻抗圖；
[0045]圖3是包括多個(gè)有源晶體管的集成電路裝置的實(shí)施例的俯視圖，每個(gè)有源晶體管平行配置；
[0046]圖3b是穿過(guò)圖3a的集成電路裝置的截面圖；
[0047]圖3c是電流分布示出了阻抗如果在凸緣上分布，晶體管管芯設(shè)置在凸緣上；和
[0048]圖3d示出了凸緣的阻抗作為沿著縱軸延伸的位置的函數(shù)。
【具體實(shí)施方式】
[0049]為了方便的緣故，在圖中描述的不同的