低摻雜漏區(qū)。
[0078]具體地，所述的全耗盡頂層張應(yīng)變鍺層的厚度可選20?30nm，優(yōu)選20nm，摻雜濃度小于1017cm 3O
[0079]具體地，所述柵界面層優(yōu)選氧化釔(Y2O3)材料，所述高K材料層可以選用鉿基材料(為高介電常數(shù)材料中的一類(lèi))，如Hf02、HfS1, HfS1N, HfTaO, HfT1或HfZrO中的一種或其組合，也可以選用其他高介電常數(shù)材料，如Al203、La203、Zr02或LaAlO中的一種或其組合，或者選用所述其他高介電常數(shù)材料與所述鉿基材料的組合。
[0080]具體地，所述的前柵位于柵介質(zhì)層的上層，所述的背柵位于絕緣層上張應(yīng)變鍺襯底底層硅層的下層，且背柵與前柵對(duì)準(zhǔn)，前柵與背柵長(zhǎng)度大于源區(qū)與本征區(qū)的感應(yīng)區(qū)之間的勢(shì)皇區(qū)寬度。
[0081]具體地，所述的低摻雜漏區(qū)和所述的高摻雜源區(qū)摻有不同摻雜類(lèi)型的雜質(zhì)，且低摻雜漏區(qū)的摻雜濃度優(yōu)選5 X 118Cm 3，高摻雜源區(qū)的摻雜濃度優(yōu)選2X 102°cm 3。
[0082]具體地，所述的全耗盡頂層張應(yīng)變鍺層的摻雜濃度在I X 114Cm 3至I X 10 17cm 3之間。
[0083]通過(guò)上述實(shí)施例的闡述，本發(fā)明的有益效果是:
第一、通過(guò)引入雙軸張應(yīng)變，鍺材料實(shí)現(xiàn)從間接帶隙半導(dǎo)體材料向直接帶隙半導(dǎo)體材料的轉(zhuǎn)變，可發(fā)生直接量子隧穿，隧穿幾率大幅提高，同時(shí)鍺材料中電子和空穴的迀移率隨著應(yīng)力的增大而提尚，有利于提尚TFET的驅(qū)動(dòng)電流及開(kāi)關(guān)速度；
第二、因雜質(zhì)在張應(yīng)變鍺材料中擴(kuò)散較快，采用帶膠離子注入工藝形成N或P型低摻雜漏區(qū)，有助于形成緩變摻雜濃度梯度的本征區(qū)/漏區(qū)結(jié)，有效抑制TFET中的雙極效應(yīng)。
[0084]第三、通過(guò)對(duì)P型槽或N型槽深度的精確限定，隧穿結(jié)面積可以有效的控制。
[0085]第四、張應(yīng)變鍺材料由于其氧化物熱穩(wěn)定性差的特性，P型槽或N型槽側(cè)壁平整化的處理可在高溫環(huán)境自動(dòng)完成，簡(jiǎn)化了工藝流程；
第四、在P或N區(qū)槽中淀積鍺材料形成源區(qū)時(shí)，采用原位摻雜，解決了在張應(yīng)變鍺材料中難形成激活的高摻雜源區(qū)問(wèn)題，同時(shí)有助于形成具有陡峭摻雜濃度梯度的隧穿結(jié)和摻雜均勻的高摻雜源區(qū)。
[0086]第五、所述的具有突變隧穿結(jié)的絕緣層上張應(yīng)變鍺TFET包括前柵和背柵，所述的前柵位于柵介質(zhì)層的上層，所述的背柵位于絕緣層上張應(yīng)變鍺襯底底層硅的下層，且背柵與前柵對(duì)準(zhǔn)。前柵與背柵長(zhǎng)度大于源區(qū)與本征區(qū)的感應(yīng)區(qū)之間的勢(shì)皇區(qū)寬度，避免了柵長(zhǎng)過(guò)小而引起的泄露電流增加，器件性能下降。
[0087]第六、絕緣層上的頂層張應(yīng)變鍺厚度可選20?30nm，優(yōu)選20nm，該厚度有效提高前柵與背柵對(duì)TFET隧穿結(jié)處勢(shì)皇寬度的控制能力，進(jìn)而提高TFET中的驅(qū)動(dòng)電流，亞閾值擺幅等電學(xué)特性。
[0088]第七、所述柵界面層優(yōu)選氧化釔(Y2O3),其介電常數(shù)為15(為高介電常數(shù)材料中的一種)，可與鍺材料形成良好的界面接觸，有效地減弱費(fèi)米能級(jí)釘扎效應(yīng)，所述高K材料層可以選用鉿基材料，如Hf02、HfSi0、HfSi0N、HfTa0、HfTi0或HfZrO中的一種或其組合，也可以選用其他高介電常數(shù)材料，或者選用所述其他高介電常數(shù)材料與所述鉿基材料的組合，可提高前柵對(duì)隧穿結(jié)處勢(shì)皇寬度的控制能力，進(jìn)而提高TFET中的驅(qū)動(dòng)電流，亞閾值擺幅等電學(xué)特性。
[0089]第八、漏區(qū)摻雜濃度為5 X 118Cm 3，該摻雜濃度可有效抑制TFET中的雙極性效應(yīng)，降低亞閾電流以及保證電學(xué)接觸。
[0090]第九、源區(qū)摻雜濃度為2X 102°cm 3，該摻雜濃度可有效的提高TFET中的驅(qū)動(dòng)電流，亞閾值擺幅等電學(xué)特性。
[0091]與現(xiàn)有的TFET相比，本發(fā)明提供的具有突變隧穿結(jié)的絕緣層上張應(yīng)變鍺TFET及制備方法可以有效的提高器件驅(qū)動(dòng)電流以及降低亞閾斜率，同時(shí)能有效的抑制雙向?qū)ㄌ匦杂型诘凸念I(lǐng)域得到采用，有較高的實(shí)用價(jià)值。
[0092]綜上所述，本文中應(yīng)用了具體個(gè)例對(duì)本發(fā)明具有突變隧穿結(jié)的絕緣層上張應(yīng)變鍺TFET及制備方法的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō)明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在【具體實(shí)施方式】及應(yīng)用范圍上均會(huì)有改變之處，綜上，本說(shuō)明書(shū)內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制，本發(fā)明的保護(hù)范圍應(yīng)以所附的權(quán)利要求為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種具有突變隧穿結(jié)的絕緣層上張應(yīng)變鍺TFET的制備方法，其特征在于，包括步驟: (a)制備絕緣層上張應(yīng)變鍺襯底；所述襯底從下而上依次包括底層硅層、氧化埋層及頂層張應(yīng)變鍺層； (b)在所述襯底上采用刻蝕工藝形成淺溝槽隔離； (C)在所述襯底上表面采用光刻工藝形成漏區(qū)圖形并采用帶膠離子注入工藝在所述襯底上形成漏區(qū)； (d)在所述襯底上采用干法刻蝕工藝形成源區(qū)溝槽； (e)在所述源區(qū)溝槽內(nèi)淀積鍺材料，并同時(shí)進(jìn)行原位摻雜形成源區(qū)，且所述源區(qū)的摻雜濃度高于所述漏區(qū)的摻雜濃度； (f)在所述襯底上表面形成柵界面層； (g)在所述柵界面層表面形成柵介質(zhì)層和前柵極層，采用干法刻蝕工藝形成前柵；在所述襯底下表面生長(zhǎng)背柵極層，采用干法刻蝕工藝形成背柵；以及 (h)光刻引線窗口，淀積金屬，光刻引線，形成所述源區(qū)、所述漏區(qū)、所述前柵和所述背柵的金屬引線，最終形成具有突變隧穿結(jié)的絕緣層上張應(yīng)變鍺TFET。2.如權(quán)利要求1所述的制備方法，其特征在于，步驟(a)包括: (al)在一 GaAs襯底上依次外延生長(zhǎng)In組分漸變的InxGa1 xAs層、In組分固定的InyGa1 yAs層及張應(yīng)變鍺層； (a2)向所述張應(yīng)變鍺層表面注入一定劑量的H離子，并與表面包括氧化層的所述另一硅基片進(jìn)行鍵合，剝離處理，以在另一硅基片上依次形成包括所述氧化層、所述張應(yīng)變鍺層及所述In組分固定的InyGa1 yAs層； (a3)去除所述另一硅基片上的In組分固定的InyGa1 yAs層及部分張應(yīng)變鍺層形成所述絕緣層上張應(yīng)變鍺襯底。3.如權(quán)利要求1所述的制備方法，其特征在于，步驟(c)包括: (Cl)利用光刻工藝在所述襯底上表面光刻形成所述漏區(qū)圖形； (c2)采用帶膠離子注入工藝在所述襯底上注入離子以形成所述漏區(qū)； (c3)去除光刻膠。4.如權(quán)利要求1所述的制備方法，其特征在于，在步驟(c)之后，還包括: (X)利用退火工藝激活所述漏區(qū)中的雜質(zhì)。5.如權(quán)利要求1所述的制備方法，其特征在于，步驟(d)包括: (dl)在所述襯底上表面形成保護(hù)層； (d2)利用光刻工藝在所述保護(hù)層上形成隔離區(qū)圖形； (d3)利用干法刻蝕工藝刻蝕所述保護(hù)層及所述襯底的頂層張應(yīng)變鍺層以形成所述源區(qū)溝槽。6.如權(quán)利要求1所述的制備方法，其特征在于，步驟(e)包括: (el)對(duì)所述源區(qū)溝槽進(jìn)行平整化處理； (e2)在所述源區(qū)溝槽內(nèi)在選擇性外延生長(zhǎng)鍺材料，同時(shí)通入摻雜氣體對(duì)鍺材料進(jìn)行原位摻雜，以形成所述源區(qū)； (e3)利用CMP工藝對(duì)所述襯底上表面進(jìn)行平整化處理。7.如權(quán)利要求6所述的制備方法，其特征在于，步驟(e2)包括: 利用CVD工藝，在300°C -600°C的溫度，利用選擇性單晶鍺外延生長(zhǎng)方法進(jìn)行選擇性外延生長(zhǎng)鍺材料，同時(shí)通入摻雜氣體對(duì)所述鍺材料進(jìn)行原位摻雜，以實(shí)現(xiàn)摻雜元素的原位激活，形成所述源區(qū)。8.如權(quán)利要求1所述的制備方法，其特征在于，步驟(f)包括: 用PH3、NH3對(duì)所述襯底的頂層張應(yīng)變鍺層表面進(jìn)行鈍化處理形成所述柵界面層；或者 在所述襯底的頂層張應(yīng)變鍺層表面生長(zhǎng)厚度為I?2nm的氧化物作為所述柵界面層。9.如權(quán)利要求1所述的制備方法，其特征在于，步驟(g)包括: (gl)在所述柵界面層表面生長(zhǎng)淀積高K材料層，作為所述柵介質(zhì)層； (g2)在所述柵介質(zhì)層表面生長(zhǎng)多晶硅材料層，作為所述前柵極層； (g3)利用干法刻蝕工藝刻蝕所述柵界面層、所述柵介質(zhì)層和所述前柵極層形成所述前柵； (g4)在所述襯底下表面淀積金屬層，作為所述背柵極層； (g5)利用干法刻蝕工藝刻蝕所述背柵極層形成所述背柵。10.一種具有突變隧穿結(jié)的絕緣層上張應(yīng)變鍺TFET，其特征在于，是由如權(quán)利要求1-9任一項(xiàng)所述的方法制得。
【專(zhuān)利摘要】本發(fā)明涉及一種具有突變隧穿結(jié)的絕緣層上張應(yīng)變鍺TFET及制備方法，該制備方法包括：制備絕緣層上張應(yīng)變鍺襯底；采用刻蝕工藝形成淺溝槽隔離；在襯底上表面采用光刻工藝形成漏區(qū)圖形并采用帶膠離子注入工藝在襯底上形成漏區(qū)；在襯底上采用干法刻蝕工藝形成源區(qū)溝槽；在源區(qū)溝槽內(nèi)淀積鍺材料，并同時(shí)進(jìn)行原位摻雜形成源區(qū)；在襯底上表面形成柵界面層、柵介質(zhì)層和前柵極層，采用干法刻蝕工藝形成前柵；在襯底下表面生長(zhǎng)背柵極層，采用干法刻蝕工藝形成背柵；光刻引線窗口，淀積金屬，光刻引線，形成源區(qū)、漏區(qū)、前柵和背柵的金屬引線，最終形成具有突變隧穿結(jié)的絕緣層上張應(yīng)變鍺TFET。
【IPC分類(lèi)】H01L29/06, H01L29/739, H01L21/331
【公開(kāi)號(hào)】CN105226087
【申請(qǐng)?zhí)枴緾N201510555813
【發(fā)明人】李妤晨, 張超, 張巖, 徐大慶, 秦學(xué)斌
【申請(qǐng)人】西安科技大學(xué)
【公開(kāi)日】2016年1月6日
【申請(qǐng)日】2015年9月2日