用于半導(dǎo)體結(jié)構(gòu)的體極接點(diǎn)布局的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種用于半導(dǎo)體結(jié)構(gòu)的接點(diǎn)布局。
[0002]相關(guān)申請(qǐng)案的交互參照。
[0003]此申請(qǐng)案是主張2014年5月12日申請(qǐng)的美國(guó)臨時(shí)專利申請(qǐng)案序號(hào)61/992，115以及2014年6月3日申請(qǐng)的美國(guó)臨時(shí)專利申請(qǐng)案序號(hào)62/007，080的優(yōu)先權(quán)，所述美國(guó)臨時(shí)專利申請(qǐng)案是被納入在此作為參考。
【背景技術(shù)】
[0004]—種用于金屬氧化物半導(dǎo)體場(chǎng)效電晶管(MOSFET)的習(xí)知接點(diǎn)布局(Contactlayout)是由一體極接點(diǎn)(Body contact)的條帶(stripe)所組成，其在所述體極接點(diǎn)的兩側(cè)上具有一源極接點(diǎn)的條帶，并且所述源極接點(diǎn)的條帶是平行于所述體極接點(diǎn)的條帶。一多晶硅的條帶是被設(shè)置在每個(gè)源極接點(diǎn)的條帶的外側(cè)，并且一漏極接點(diǎn)是被設(shè)置在每個(gè)多晶硅的條帶的外側(cè)。因此，一習(xí)知的接點(diǎn)布局是由平行的多晶硅、源極、體極、源極、以及多晶硅的條帶所組成，其在兩側(cè)具有一漏極。
[0005]為了縮減所述接點(diǎn)區(qū)域的尺寸，一種接點(diǎn)布局是由兩個(gè)平行的多晶硅的條帶以及介于所述兩個(gè)平行的條帶之間的多個(gè)方形體極接點(diǎn)孔洞所組成的。每個(gè)方形體極接點(diǎn)孔洞是被定向成使得每個(gè)方形體極接點(diǎn)孔洞的側(cè)邊中的兩個(gè)側(cè)邊是平行于所述多晶硅的條帶。源極接點(diǎn)區(qū)域亦被設(shè)置在所述平行的多晶硅的條帶之間，并且位于相鄰的方形體極接點(diǎn)孔洞之間。

【發(fā)明內(nèi)容】

[0006]在一實(shí)施例中，一種半導(dǎo)體結(jié)構(gòu)被揭不。所述半導(dǎo)體結(jié)構(gòu)包含多個(gè)多晶娃區(qū)域，其被設(shè)置在一半導(dǎo)體層中；一源極區(qū)域，其被設(shè)置在所述多個(gè)多晶硅區(qū)域之間；以及多個(gè)體極接點(diǎn)孔洞，其被設(shè)置在所述源極區(qū)域中。所述多個(gè)體極接點(diǎn)孔洞的每個(gè)體極接點(diǎn)孔洞是具有在所述半導(dǎo)體層的一工作表面之處構(gòu)成一多邊形的形狀的側(cè)邊，并且其中所述多邊形是相對(duì)所述多晶硅區(qū)域中的一多晶硅區(qū)域的一實(shí)質(zhì)平的表面為傾斜的。
【附圖說(shuō)明】
[0007]了解到圖式是僅描繪范例實(shí)施例，并且因此在范疇上并不被視為限制性的，所述范例實(shí)施例將會(huì)透過所附的圖式的使用，以額外的特定性及細(xì)節(jié)來(lái)加以描述，其中:
[0008]圖1是一種用于半導(dǎo)體結(jié)構(gòu)的強(qiáng)化的效能的改善的體極接點(diǎn)布局的一范例實(shí)施例的立體圖。
[0009]圖2至11是用于半導(dǎo)體結(jié)構(gòu)的強(qiáng)化的效能的改善的體極接點(diǎn)布局的范例實(shí)施例的俯視圖。
[0010]圖12是一種可被利用以實(shí)施本
【發(fā)明內(nèi)容】
的改善的體極接點(diǎn)布局中的一或多個(gè)體極接點(diǎn)布局的范例的半導(dǎo)體電路的方塊圖。
[0011]圖13是一種用于形成體極接點(diǎn)的范例的方法的流程圖。
[0012]根據(jù)常見的實(shí)務(wù)，所述的各種特點(diǎn)并未按照比例繪制，而是被繪制以強(qiáng)調(diào)相關(guān)于所述范例實(shí)施例的特定特點(diǎn)。
【具體實(shí)施方式】
[0013]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述。
[0014]本
【發(fā)明內(nèi)容】
的實(shí)施例是提供一種用于一半導(dǎo)體結(jié)構(gòu)的新穎的體極接點(diǎn)布局。例如，所述半導(dǎo)體結(jié)構(gòu)可以內(nèi)含在被形成于一半導(dǎo)體電路、晶圓、芯片或晶粒中的一金屬氧化物半導(dǎo)體場(chǎng)效電晶管(MOSFET)中。所述MOSFET例如可以是一 η通道MOS (NM0S)、P通道MOS (PMOS)、互補(bǔ)MOS (CMOS)、或是雙重?cái)U(kuò)散MOS (DMOS)電晶管。在某些實(shí)施例中，此種MOSFET例如可以利用一種絕緣體上硅(SOI)的制造技術(shù)來(lái)加以形成。在其它實(shí)施例中，此種MOSFET可以針對(duì)于硅化體極接點(diǎn)(或者是，在非硅化物的體極接點(diǎn)上)加以形成。就此而論，所述半導(dǎo)體結(jié)構(gòu)例如可以是一被利用在電源供應(yīng)器或是電源管理電路中的M0SFET。此種電源管理電路例如可被利用作為在像是智能型手機(jī)的產(chǎn)品或類似的其它產(chǎn)品中的電源供應(yīng)器的構(gòu)件。
[0015]在一或多個(gè)范例實(shí)施例中，一種體極接點(diǎn)布局是被提供用于一半導(dǎo)體結(jié)構(gòu)。明確地說(shuō)，多個(gè)體極接點(diǎn)被形成在所述源極區(qū)域中，其中所述源極區(qū)域是被設(shè)置在多個(gè)柵極中的兩個(gè)柵極之間。在某些范例實(shí)施例中，如同在圖式中所示，所述柵極是被設(shè)置在一半導(dǎo)體層上，并且每個(gè)柵極是在一坐標(biāo)空間中平行于一 y軸來(lái)延伸。然而，在某些范例實(shí)施例中，所述柵極是被設(shè)置在一半導(dǎo)體層中，并且每個(gè)柵極是在一坐標(biāo)空間中平行于一 y軸來(lái)延伸。再者，在范例的實(shí)施例中，所述源極區(qū)域是被設(shè)置在所述半導(dǎo)體結(jié)構(gòu)中。在范例的實(shí)施例中，每個(gè)源極區(qū)域的一相鄰所述柵極的部分是具有一平行于所述y軸而延伸的寬度，其比在X軸上與所述柵極相距一段距離處的所述源極區(qū)域平行于所述y軸的寬度還大。在范例的實(shí)施例中，所述多個(gè)體極接點(diǎn)的每個(gè)體極接點(diǎn)是具有構(gòu)成一多邊形或是一經(jīng)修改的多邊形的形狀的側(cè)邊。在某些實(shí)施例中，一經(jīng)修改的多邊形是一圓形。為了此
【發(fā)明內(nèi)容】
的目的，一經(jīng)修改的多邊形是一包含一或多個(gè)經(jīng)修改的(例如，圓形或削角的)角落及/或側(cè)邊的多邊形。在各種的實(shí)施例中，一體極接點(diǎn)的側(cè)邊可以重迭所述兩個(gè)柵極(如同在圖2、6、7、9及11中所示)、觸及所述兩個(gè)柵極(如同在圖1、3、4、8及10中所示)、或是在所述兩個(gè)柵極之間包含一間隔(如同在圖5中所示)。再者，一體極接點(diǎn)并不必是在所述兩個(gè)柵極之間居中的(centered)。
[0016]在范例的實(shí)施例中，每個(gè)體極接點(diǎn)的一側(cè)邊是相對(duì)所述多個(gè)柵極的一柵極的一側(cè)邊為〃傾斜的(canted)"。若一體極接點(diǎn)的多邊形或是經(jīng)修改的多邊形的一側(cè)邊被定向?yàn)槠x所述柵極的一或兩者的一側(cè)邊一角度偏差Θ，則所述體極接點(diǎn)是〃傾斜的"。在某些范例實(shí)施例中，每個(gè)體極接點(diǎn)是以一介于5度到85度之間的角度"傾斜的"。再者，當(dāng)一體極接點(diǎn)是"傾斜的"，則所述體極接點(diǎn)在一坐標(biāo)系統(tǒng)中平行于一 I軸來(lái)延伸的寬度是隨著所述體極接點(diǎn)從大約所述體極接點(diǎn)的中心接近所述多個(gè)柵極中的一柵極而減小。
[0017]由于所述體極接點(diǎn)是〃傾斜的"，因此相較于被習(xí)知的體極接點(diǎn)所取代的(displaced)寬度，所述半導(dǎo)體結(jié)構(gòu)的源極區(qū)域的一相鄰柵極的實(shí)質(zhì)較小的寬度被取代。換言之，相較于習(xí)知技術(shù)的利用例如是方形的體極接點(diǎn)，其側(cè)邊中的一或多個(gè)是鄰接一柵極的側(cè)邊并且因此在橫跨源極區(qū)域界定一均勻的寬度的情形，利用在此
【發(fā)明內(nèi)容】
中的實(shí)施例的相鄰柵極并且平行于一I軸而延伸的源極寬度是較大的。再者，對(duì)照習(xí)知的體極接點(diǎn)，所述"傾斜的"體極接點(diǎn)并未顯著縮減在所牽涉到的半導(dǎo)體結(jié)構(gòu)中的源極區(qū)域的寬度，同時(shí)保持在交替的柵極線之間的間隔為小的。因此，相較于具有習(xí)知的體極接點(diǎn)的MOSFET的導(dǎo)通狀態(tài)電阻(Ronsp)，納入具有在此發(fā)明的〃傾斜的〃體極接點(diǎn)的半導(dǎo)體結(jié)構(gòu)的MOSFET的Ronsp是顯著地被改善。例如，對(duì)于0.13 μ m技術(shù)的半導(dǎo)體裝置而言，具有〃傾斜的〃體極接點(diǎn)的MOSFET的Ronsp可以低30 %之多，并且對(duì)于更小的特征尺寸技術(shù)的裝置而言可以是更低的。相較于具有習(xí)知的體極接點(diǎn)的MOSFET的Ronsp，此在具有〃傾斜的〃體極接點(diǎn)的MOSFET的Ronsp上的改善的存在主要是因?yàn)椴煌诹?xí)知的M0SFET，在具有〃傾斜的〃體極接點(diǎn)的MOSFET中的源極寬度并未顯著地被縮減，即使在一 MOSFET中由一 〃傾斜的〃體極接點(diǎn)所造成的源極開口可以是和一習(xí)知的體極接點(diǎn)所造成的源極開口實(shí)際相同的。因此，一具有〃傾斜的〃體極接點(diǎn)的MOSFET的有效通道寬度是顯著大于一具有類似尺寸的習(xí)知的體極接點(diǎn)的MOSFET的有效通道寬度。
[0018]值得注意的是，一被利用以制造習(xí)知的半導(dǎo)體結(jié)構(gòu)(例如，M0SFET)的類似的制程及設(shè)備亦可被利用以制造具有"傾斜的"體極接點(diǎn)的半導(dǎo)體結(jié)構(gòu)。再者，此種"傾斜的"體極接點(diǎn)可被利用在任何具有集成的(integrated)體極接點(diǎn)的MOSFET中、或是在任何包含集成的體極束縛(ties)的MOSFET中。然而，在其中源極開口是構(gòu)成MOSFET的間距(例如，在柵極之間的距離)的一大部分的例如是低電壓的MOSFET上，此種〃傾斜的〃體極接點(diǎn)的利用將可能會(huì)具有最大的效果。
[0019]概括來(lái)說(shuō)，本
【發(fā)明內(nèi)容】
是利用最小尺寸的體極接點(diǎn)以及介于其間的空間距離，以最小化在柵極之間沿著坐標(biāo)系統(tǒng)的X軸的距離，此最小化間距并且最大化源極區(qū)域靠近所牽涉到的半導(dǎo)體結(jié)構(gòu)的柵極在y軸上的寬度。因此，本
【發(fā)明內(nèi)容】
是使得最小尺寸的體極接點(diǎn)能夠被形成在一種半導(dǎo)體結(jié)構(gòu)(例如，M0SFET)中，而不放松間距或是犧牲所牽涉到的任何源極區(qū)域。
[0020]在其它范例實(shí)施例中，所述體極接點(diǎn)可具有不同的形狀。例如，多個(gè)體極接點(diǎn)可被形成在一 MOSFET中，并且所述體極接點(diǎn)中的一或多個(gè)可具有一多邊形、矩形、平行四邊形、梯形、五邊形、六邊形、八邊形、星形、圓形、或是四邊形的形狀，其具有或不具有經(jīng)修改的(例如，圓形或削角的)角落及/或側(cè)邊。在某些實(shí)施例中，所述體極接點(diǎn)的形狀可以在一制造(例如，微影)制程期間，利用例如是一光學(xué)鄰近效應(yīng)修正(OPC)的襯線(serif)來(lái)加以形成或修改。
[0021]圖1是描繪根據(jù)本
【發(fā)明內(nèi)容】
的一范例實(shí)施例的一種用于強(qiáng)化的效能的半導(dǎo)體結(jié)構(gòu)100的一立體圖。例如，在一實(shí)施例中，半導(dǎo)體結(jié)構(gòu)100可以內(nèi)含在被形成于一半導(dǎo)體電路、晶圓、芯片或晶粒中的一 MOSFET內(nèi)。所述MOSFET可以是一 NMOS或PMOS電晶管。在某些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)100可被利用在一功率MOSFET中。
[0022]參照在圖1中所示的范例實(shí)施例，半導(dǎo)體結(jié)構(gòu)100包含一第一柵極102、一第二柵極104，其被設(shè)置在所述半導(dǎo)體結(jié)構(gòu)100的一半導(dǎo)體層140上，并且在一坐標(biāo)空間101中平行于所述I軸來(lái)延伸；以及一源極區(qū)域106，其被設(shè)置在所述第一柵極102與第二柵極104之間。在范例的實(shí)施例中，所述源極區(qū)域106是被設(shè)置在半導(dǎo)體結(jié)構(gòu)100中。多個(gè)(例如是多個(gè)，盡管只有三個(gè)被展示)體極接點(diǎn)108、110、112是被形成在介于所述第一柵極102與第二柵極104的側(cè)邊之間的源極區(qū)域106中。如同在以上所提及的，盡管所述體極接點(diǎn)108、110、112是被展示為在所述柵極102、104之間居中的，但是在某些實(shí)施例中，它們并不一定是在所述柵極102、104之間居中的。在此范例實(shí)施例中，每個(gè)體極接點(diǎn)108、110、112是〃傾斜的〃；換言之，每個(gè)體極接點(diǎn)108、110、112具有一側(cè)邊是被定向?yàn)榫哂衅x一柵極102、104的一側(cè)邊116的一角度偏差Θ 114。在一范例實(shí)施例中，所述角度偏差是45度。就此而論，在所示的立體圖中，每個(gè)體極接點(diǎn)108、110、112在所述半導(dǎo)體層140的一工作表面142之處看起來(lái)是菱形的。所述工作表面142是平行于坐標(biāo)系統(tǒng)101的xy平面。再者，由于所述"傾斜的"體極接點(diǎn)108、110、112，因此每個(gè)源極區(qū)域的一相鄰所述柵極的部分具有一平行于所述y軸來(lái)延伸的寬度，其比在坐標(biāo)空間101中的X軸上與所述柵極102、104相距一段距離處的所述源極區(qū)域平行于所述y軸的寬度還大。
[0023]在某些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)100例如可以內(nèi)含在一 NMOS電晶管中，其中源極區(qū)域106包含一種具有一 η型導(dǎo)電度的適當(dāng)?shù)牟牧希⑶殷w極接點(diǎn)108、110、112包含一種具有一 P型導(dǎo)電度的適當(dāng)經(jīng)摻雜的材料。在其它實(shí)施例中，半導(dǎo)體結(jié)構(gòu)100例如可以內(nèi)含在一 PMOS電晶管中，其中源極區(qū)域