表面改進(jìn)的tsv結(jié)構(gòu)及其方法
【專利說(shuō)明】
【背景技術(shù)】
[0001]本申請(qǐng)的主題涉及電磁元件和相關(guān)電路裝置的封裝，例如制造結(jié)構(gòu)的方法。更具體地，本申請(qǐng)的主題涉及包括硅通孔(TSV)的集成電路結(jié)構(gòu)及其制造方法。
[0002]諸如半導(dǎo)體芯片的微電子器件通常要求許多針對(duì)其他電子部件的輸入和輸出連接。半導(dǎo)體芯片或可比較器件的輸入和輸出接觸通常設(shè)置在基本覆蓋器件的表面的柵格狀圖案中(通常稱為“面積陣列”)或者設(shè)置在可以平行于器件的前表面的每個(gè)邊緣并且與器件的前表面的每個(gè)邊緣相鄰延伸的加長(zhǎng)行中或者設(shè)置在前表面的中心中。通常，諸如芯片的器件可以物理安裝在諸如印刷電路板的襯底上，并且器件的接觸必須電連接至電路板的導(dǎo)電部件。
[0003]半導(dǎo)體芯片通常設(shè)置在封裝中，這利于在外部襯底(諸如電路板或其他電路面板)上制造和安裝芯片期間處理芯片。許多半導(dǎo)體芯片被設(shè)置在適合于表面安裝的封裝中。使用三維封裝開發(fā)了一些類型的半導(dǎo)體芯片。三維封裝包含兩個(gè)以上的集成電路，它們垂直堆疊使得它們占用較少的空間和/或具有較大的連接性。一些三維封裝包括硅通孔(TSV)，其提供穿過(guò)集成電路的主體的垂直連接。典型地，TSV被填充有用于優(yōu)化電性能的銅，并且使用蝕刻工藝露出通孔。
[0004]利用TSV技術(shù)的封裝相對(duì)于具有邊緣布線的封裝而言具有多種優(yōu)勢(shì)，包括例如較高的互連密度和較小的形式因子。然而，雖然TSV技術(shù)具有其優(yōu)點(diǎn)，但也存在挑戰(zhàn)。例如，露出已經(jīng)沉積銅的通孔的當(dāng)前方法會(huì)由于銅和硅的材料特性(包括響應(yīng)于高溫銅比硅更快速地膨脹)而導(dǎo)致對(duì)芯片的損傷。由于蝕刻工藝會(huì)將封裝暴露給熱量，所以銅部件會(huì)比周圍的硅膨脹得更多，損傷環(huán)繞銅的硅。此外，銅離子會(huì)擴(kuò)散或迀移，污染電有源硅區(qū)域或介電膜。這會(huì)損傷封裝使其不可用。
[0005]因此，期望制造微電子封裝的新的設(shè)備和方法。

【發(fā)明內(nèi)容】

[0006]本文公開了微電子元件和制造微電子元件的方法。
[0007]在一個(gè)實(shí)施例中，一種用于微電子元件的制造方法可以包括:形成從襯底的第一面朝向襯底的與第一面相對(duì)的第二面延伸的開口。襯底內(nèi)的開口可以具有基本恒定的直徑。開口的壁可包括介電區(qū)域。第一金屬可以沉積在開口內(nèi)以從開口的底部朝向第一表面向上延伸。第二金屬(可不同于第一金屬)可以沉積在開口內(nèi)?？梢詮牡诙嫜心ヒr底以露出第一金屬。襯底可以包括半導(dǎo)體區(qū)域，并且形成開口的步驟可以包括形成穿過(guò)半導(dǎo)體區(qū)域的至少一部分的開口，并且沿著開口的內(nèi)表面形成介電區(qū)域以限定開口的壁?？梢栽诎雽?dǎo)體區(qū)域的至少在開口的底部處露出的表面上執(zhí)行第一金屬的沉積。第二面可以被研磨以露出介電區(qū)域的至少一部分。第一金屬可以包括鎳或鎳合金中的至少一種。第二金屬可以包括銅或銅合金中的至少一種。在沉積第一金屬之后，介電區(qū)域的一部分可以保持在開口內(nèi)露出。焊料掩?？梢员怀练e在第二面上，并且開口可以形成在焊料掩模中。焊料可以沉積在開口中，并且焊料可以接觸第一金屬。
[0008]在另一實(shí)施例中，一種用于微電子元件的制造方法可以包括:形成從襯底的第一面朝向襯底與第一面相對(duì)的第二面延伸的開口。開口的壁可以包括介電區(qū)域?？梢詳U(kuò)大開口的底部，使得開口的第一部分具有第一寬度且開口的第二部分具有第二寬度。第一寬度可大于第二寬度。第一金屬可以沉積在開口的在至少第一部分內(nèi)，以從開口的底部向上延伸。第二金屬可以沉積在開口的第二部分內(nèi)。第二金屬可以不同于第一金屬。可以從第二面研磨襯底以露出第一金屬。露出的第一金屬可以為在襯底的第二面處露出的微電子元件的接觸的部分。襯底可以包括半導(dǎo)體區(qū)域，并且形成開口的步驟可以包括形成穿過(guò)半導(dǎo)體區(qū)域的至少一部分的開口，并且沿著開口的內(nèi)表面形成介電區(qū)域以限定開口的壁。擴(kuò)大開口底部的步驟可以包括各向同性地蝕刻底部。
[0009]在一個(gè)實(shí)施例中，一種微電子元件可以包括襯底，襯底包括第一面和與第一面相對(duì)的第二面。開口可以穿過(guò)襯底延伸，并且可以包括從第一面延伸的第一部分和從第二面延伸的第二部分。開口可以包括壁，并且壁處的介電區(qū)域位于開口的至少第二部分內(nèi)。第一金屬可沉積在開口的第一部分內(nèi)，并且可以從第一面朝向第二面在開口內(nèi)延伸至第一高度。第一金屬可以包括鎳或鎳合金中的至少一種。第二金屬可以在開口中從第一金屬延伸到大于第一高度的第二高度。第二金屬可以包括銅或銅合金中的至少一種。第一金屬可以在平行于第一面的第一方向上具有寬度，并且第二金屬可以在第一方面上具有第二寬度。第一寬度可大于第二寬度。第二金屬的一部分可以從襯底的第一面上方凸出，并且可以被介電區(qū)域橫向包圍。第一金屬可以被配置為第一面處的微電子元件的接觸的部分。襯底可以包括半導(dǎo)體區(qū)域。開口可以延伸穿過(guò)半導(dǎo)體區(qū)域的至少一部分。壁處的介電區(qū)域可以覆蓋開口內(nèi)的半導(dǎo)體區(qū)域的內(nèi)表面。焊料掩?？梢耘c第一面接觸并且可以包括其中設(shè)置有焊料的開口。焊料可以接觸第一金屬。
[0010]以下將更加完整地描述本公開的這些和其他實(shí)施例。
【附圖說(shuō)明】
[0011]參照附圖描述本公開的實(shí)施例，其中:
[0012]圖1是根據(jù)本公開一個(gè)實(shí)施例的微電子元件的截面圖；
[0013]圖1A是根據(jù)本公開另一實(shí)施例的微電子元件的頂視圖；
[0014]圖1B是根據(jù)本公開又一實(shí)施例的微電子元件的頂視圖；
[0015]圖1C是根據(jù)本公開再一實(shí)施例的微電子元件的頂視圖；
[0016]圖1D是根據(jù)本公開還一實(shí)施例的微電子元件的頂視圖；
[0017]圖2至圖9示出了根據(jù)本公開實(shí)施例的圖1的微電子元件的制造方法中的各階段；
[0018]圖10是根據(jù)本公開另一實(shí)施例的微電子元件的截面圖；以及
[0019]圖11至圖16示出了根據(jù)本公開另一實(shí)施例的圖10的微電子元件的制造方法的各階段。
【具體實(shí)施方式】
[0020]參照附圖描述本公開的具體實(shí)施例。在附圖和以下描述中，類似的參考數(shù)字表示相似或相同的元件。
[0021]如圖1所示，微電子元件100可包括具有第一面104和第二面106的半導(dǎo)體區(qū)域102。在一個(gè)實(shí)例中，半導(dǎo)體區(qū)域可以主要由硅組成。通孔或開口 108從第一面104向第二面106延伸穿過(guò)區(qū)域102。開口 108可以具有各種結(jié)構(gòu)，包括一般性的圓柱形。開口 108可以包括壁110，并且可具有寬度W1。介電層114可以覆蓋壁110并且可以延伸超過(guò)區(qū)域102的第二面106。第一金屬118可以設(shè)置在開口 108的第一端119處，并且可具有寬度W2，其寬于開口 108的寬度W1。在一個(gè)實(shí)施例中，第一金屬118可以被焊料潤(rùn)濕并且諸如通過(guò)鍍來(lái)沉積。第一金屬可以是與銅(其以高速率擴(kuò)散并且可以破壞硅和氧化硅)相比具有更低的擴(kuò)散到硅和氧化硅中的速率的類型。例如，第一金屬118可以是鎳或鎳合金。第二金屬120可以填充開口 108的剩余部分。第二金屬120可以是銅或銅合金。介電層的部分119可以在第二面106之上突出，即在第二面106之上達(dá)到高度H，并且第二金屬120也可以突出到這種高度H。焊料掩模122可以沉積在第二面106上，與介電層114延伸超過(guò)第二面的部分119接觸，并且還可以環(huán)繞第一金屬118和第二金屬120的部分。諸如焊料的導(dǎo)電材料124可以沉積在第二金屬118的表面125上。
[0022]在一個(gè)實(shí)施例中，半導(dǎo)體區(qū)域102可以具有大約50和1000微米之間的范圍內(nèi)的厚度。在其他實(shí)施例中，半導(dǎo)體區(qū)域102的厚度可以小于50微米。在一個(gè)實(shí)施例中，開口108可具有3和100微米之間的范圍內(nèi)的寬度。在另一實(shí)施例中，開口 108的寬度Wl可以在I和10微米之間。在又一實(shí)施例中，開口 108的寬度Wl可以小于I微米。開口 108可具有各種形狀和結(jié)構(gòu)。如圖1A所示，開口 108可以為圓形。如圖1B所示，開口 108可以為橢圓形。如圖1C所示，開口 108可以大概為矩形，并且開口 108的邊緣可以被圓化。如圖1D所示，開口 108可以為超環(huán)面，即環(huán)形。
[0023]參照?qǐng)D2至圖7描述形成微電子元件100的階段。如圖2所示，區(qū)域102具有第一面104和第二面106。開口 108可以形成為從第一面104朝向第二面106以長(zhǎng)度Hl延伸穿過(guò)半導(dǎo)體區(qū)域102的一部分并且可以具有寬度W1。長(zhǎng)度Hl可以大于寬度W1。在該階段，開口 108僅延伸穿過(guò)區(qū)域102的一部分并且包括壁110和底部112。介電層114沉積在開口 108內(nèi)并且可以覆蓋開口的壁110和底部112。介電層114可以由包括二氧化硅等的材料形成。
[0024]如圖3所示，開口 108的底部112可以被蝕刻以從開口的底部去除介電層114的一部分，從而露出介電層外的底部。在該蝕刻工藝期間，介電層114的厚度可以接近第二面106呈錐形或者變窄，并且可以露出部分壁110。諸如氮化硅的襯墊氮化物可以沉積在第一面104上以在蝕刻工藝期間保護(hù)第一面。
[0025]如圖4所示，開口 108的底部112可以被擴(kuò)大以形成具有寬度W2的擴(kuò)大區(qū)域116，寬度W2大于開口 108的寬度W1。可通過(guò)各向同性蝕刻工藝形成擴(kuò)大區(qū)域116，其可以包括在開口 108內(nèi)沉積諸如二氟化氙、六氟化硫等的蝕刻劑。
[0026]如圖5所示，第一金屬118可以填充開口 108的擴(kuò)大區(qū)域116的至少一部分，留下開口未被填充的剩余部分117?？蛇x地，第一金屬118可以加襯或涂覆擴(kuò)大區(qū)域116的表面(未示出)。如圖6所示，剩余部分117可以填充有第二金屬120。第二金屬120可以包括銅或銅合金。如圖7所示，可以研磨區(qū)域102的第二面106 (例如，接地)，以從第二面露出第一金屬118。第一金屬118和第二金屬120可以是導(dǎo)電的，并且可以一起形成部分導(dǎo)電通孔。開口 108的大部分可以填充第二金屬。
[0027]在一個(gè)實(shí)例中，第一金屬118可以在第二金屬120和區(qū)域102的第二面106之間創(chuàng)建間隔，使得在第二面的研磨期間，抑制了第二面的露出并且大幅降低了第二金屬污染半導(dǎo)體或介電區(qū)域的可能性。露出的第一金屬118可以形成接觸的至少一部分。由于擴(kuò)大區(qū)域116的寬度大于開口 108的寬度，所以露出的第一金屬118可